CN107958683A - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN107958683A
CN107958683A CN201710977775.8A CN201710977775A CN107958683A CN 107958683 A CN107958683 A CN 107958683A CN 201710977775 A CN201710977775 A CN 201710977775A CN 107958683 A CN107958683 A CN 107958683A
Authority
CN
China
Prior art keywords
data storage
storage area
voltage
capacitor group
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710977775.8A
Other languages
English (en)
Other versions
CN107958683B (zh
Inventor
郑想勋
咸铉周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107958683A publication Critical patent/CN107958683A/zh
Application granted granted Critical
Publication of CN107958683B publication Critical patent/CN107958683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体存储器件可以包括第一数据储存区域至第四数据储存区域。半导体存储器件可以包括第一电容器组至第四电容器组以及电压发生电路。第一电容器组可以被布置成与第一数据储存区域相邻，以为第一数据储存区域提供第一稳定电压。第二电容器组可以被布置成与第二数据储存区域相邻，以为第二数据储存区域提供第二稳定电压。第三电容器组可以被布置成与第三数据储存区域相邻，以为第三数据储存区域提供第三稳定电压。第四电容器组可以被布置成与第四数据储存区域相邻，以为第四数据储存区域提供第四稳定电压。电压发生电路可以被配置成为第一电容器组至第四电容器组提供内部电压。

Description

半导体存储器件
相关申请的交叉引用
本申请要求2016年10月17日在韩国知识产权局提交的申请号为10-2016-0134099的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例总体而言涉及一种半导体器件，更具体地，涉及一种半导体存储器件。
背景技术
半导体存储器件从外部设备接收电源电压。半导体存储器件产生具有半导体存储器件中所需的电压电平的内部电压。半导体存储器件包括由内部电压操作的内部电路。
已经研发了半导体存储器件以通过减小内部电路的面积来降低功耗并提高面积效率。
发明内容
根据一个实施例，可以提供一种半导体存储器件。半导体存储器件可以包括第一数据储存区域、第二数据储存区域、第三数据储存区域以及第四数据储存区域。半导体存储器件可以包括第一电容器组、第二电容器组、第三电容器组、第四电容器组以及电压发生电路。第一电容器组可以被布置成与第一数据储存区域相邻，以为第一数据储存区域提供第一稳定电压。第二电容器组可以被布置成与第二数据储存区域相邻，以为第二数据储存区域提供第二稳定电压。第三电容器组可以被布置成与第三数据储存区域相邻，以为第三数据储存区域提供第三稳定电压。第四电容器组可以被布置成与第四数据储存区域相邻，以为第四数据储存区域提供第四稳定电压。电压发生电路可以被配置成为第一电容器组至第四电容器组提供内部电压。
根据一个实施例，可以提供一种半导体存储器件。半导体存储器件可以包括多个数据储存区域、多个电容器组以及电压发生电路。电容器组可以被配置成为数据储存区域提供稳定电压。电压发生电路可以被配置成为电容器组提供内部电压。每个电容器组可以包括多个电容器。
附图说明
图1是示出根据实施例的示例的半导体存储器件的框图。
图2是示出图1中的半导体存储器件的第一数据储存区域和第一电容器组的框图。
图3是示出根据实施例的示例的半导体存储器件的框图。
具体实施方式
下面将参考示出了实施例的一些示例的附图来描述实施例的各种示例。然而，实施例可以以多种不同的形式来实现，而不应被解释为限于本文所阐述的实施例的示例。相反，提供实施例的这些示例使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本公开的范围。在附图中，为了清楚起见，层和区域的尺寸和相对尺寸可能被夸大。
在下文中，将参考附图来说明实施例的示例。
图1是示出根据实施例的示例的半导体存储器件的框图。
参考图1，半导体存储器件的实施例的示例可以包括第一数据储存区域110、第二数据储存区域210、第三数据储存区域310、第四数据储存区域410、第一电容器组120、第二电容器组220、第三电容器组320、第四电容器组420、在列方向上的第一外围电路区域610、在列方向上的第二外围电路区域620、在行方向上的第一外围电路区域710、在行方向上的第二外围电路区域720以及X孔800。
第一数据储存区域至第四数据储存区域110、210、310和410可以被配置成储存数据。第一数据储存区域至第四数据储存区域110、210、310和410可以包括多个区块。每个区块可以包括多个存储单元。
第一电容器组120可以被布置成更靠近第一数据储存区域至第四数据储存区域110、210、310和410中的第一数据储存区域110，以为第一数据储存区域110提供第一稳定电压V_c1。第一电容器组120可以包括多个电容器。
第二电容器组220可以被布置成更靠近第一数据储存区域至第四数据储存区域110、210、310和410中的第二数据储存区域210，以为第二数据储存区域210提供第二稳定电压V_c2。第二电容器组220可以包括多个电容器。
第三电容器组320可以被布置成更靠近第一数据储存区域至第四数据储存区域110、210、310和410中的第三数据储存区域310，以为第三数据储存区域310提供第三稳定电压V_c3。第三电容器组320可以包括多个电容器。
第四电容器组420可以被布置成更靠近第一数据储存区域至第四数据储存区域110、210、310和410中的第四数据储存区域410，以为第四数据储存区域410提供第四稳定电压V_c4。第四电容器组420可以包括多个电容器。
在列方向上的第一外围电路区域610可以被布置在在第一数据储存区域110与第三数据储存区域310之间。用于将列信号和数据传输到第一数据储存区域110和第三数据储存区域310的缓冲器、驱动器、解码器以及感测放大器可以被布置在在列方向上的第一外围电路区域610中。
在列方向上的第二外围电路区域620可以被布置在在第二数据储存区域210与第四数据储存区域410之间。用于将列信号和数据传输到第二数据储存区域210和第四数据储存区域410的缓冲器、驱动器、解码器以及感测放大器可以被布置在在列方向上的第二外围电路区域620中。
在行方向上的第一外围电路区域710可以被布置在在第一数据储存区域110与第二数据储存区域210之间。用于将行信号和数据传输到第一数据储存区域110和第二数据储存区域210的缓冲器、驱动器以及解码器可以被布置在在行方向上的第一外围电路区域710中。
在行方向上的第二外围电路区域720可以被布置在在第三数据储存区域310与第四数据储存区域410之间。用于将行信号和数据传输到第三数据储存区域310和第四数据储存区域410的缓冲器、驱动器以及解码器可以被布置在在行方向上的第二外围电路区域720中。
X孔800可以被布置在在列方向上的第一外围电路区域610与第二外围电路区域620之间，并且可以被布置在在行方向上的第一外围电路区域710与第二外围电路区域720之间。电压发生电路500可以被布置在X孔800中。
电压发生电路500可以从外部设备接收电源电压。电压发生电路500可以产生具有半导体存储器件中所需的电压电平的内部电压V_int。
电压发生电路500可以为第一电容器组至第四电容器组120、220、320和420提供内部电压V_int。
第一电容器组120可以接收内部电压V_int。第一电容器组120可以为第一数据储存区域110提供第一稳定电压V_c1。
第二电容器组220可以接收内部电压V_int。第二电容器组220可以为第二数据储存区域210提供第二稳定电压V_c2。
第三电容器组320可以接收内部电压V_int。第三电容器组320可以为第三数据储存区域310提供第三稳定电压V_c3。
第四电容器组420可以接收内部电压V_int。第四电容器组420可以为第四数据储存区域410提供第四稳定电压V_c4。
图2是示出图1中的半导体存储器件的第一数据储存区域和第一电容器组的框图。
参考图2，第一数据储存区域110可以包括第一区块至第四区块111、112、113和114。第一电容器组120可以包括第一电容器至第四电容器C1、C2、C3和C4。可选择地，第一数据储存区域110可以包括一个、两个、三个或至少五个区块。此外，第一电容器组120可以包括一个、两个、三个或至少五个电容器。
第一电容器至第四电容器C1、C2、C3和C4中的每个电容器可以具有连接到可以通过其来传输内部电压V_int的电压线V_line的一端，以及连接到接地电压VSS端子的另一端。电压线V_line可以连接到第一区块至第四区块111、112、113和114。作为第一稳定电压V_c1的内部电压V_int可以通过与第一电容器至第四电容器C1、C2、C3和C4连接的电压线V_line而被传输到第一区块至第四区块111、112、113和114。
第二数据储存区域至第四数据储存区域210、310和410可以具有与第一数据储存区域110的配置基本相同的配置。第二电容器组至第四电容器组220、320和420可以具有与第一电容器组120的配置基本相同的配置。
在下文中，将示出根据实施例的示例的半导体存储器件的操作。
电压发生电路500可以被布置在X孔800中。电压发生电路500可以为第一电容器组至第四电容器组120、220、320和420提供内部电压V_int。
第一电容器组至第四电容器组120、220、320和420中的每个电容器组可以包括第一电容器至第四电容器C1、C2、C3和C4。第一电容器组至第四电容器组120、220、320和420可以通过与电容器C1、C2、C3和C4连接的电压线V_line分别为第一数据储存区域至第四数据储存区域110、210、310和410提供第一稳定电压至第四稳定电压V_c1、V_c2、V_c3和V_c4。
根据实施例的示例，半导体存储器件可以使用单个电压发生电路为数据储存区域提供稳定电压。电容器组可以分别被布置成与数据储存区域相邻。电容器可以通过电压线用从电压发生电路产生的内部电压来充电。作为稳定电压的内部电压和电容器中的电压可以被传输到数据储存区域。因为稳定电压可以使用单个电压发生电路来提供给数据储存区域，所以可以提高半导体存储器件的面积效率。此外，因为稳定电压可以仅使用电容器而被传输到数据储存区域，所以可以降低功耗，使得可以增加功率效率。
图3是示出根据实施例的示例的半导体存储器件的框图。
参考图3，半导体存储器件的实施例的示例可以包括第一数据储存区域110、第二数据储存区域210、第三数据储存区域310、第四数据储存区域410、第一电容器组120、第二电容器组220、第三电容器组320、第四电容器组420、在列方向上的第一外围电路区域610、在列方向上的第二外围电路区域620、在行方向上的第一外围电路区域710、在行方向上的第二外围电路区域720以及X孔800。
第一数据储存区域至第四数据储存区域110、210、310和410可以被配置成储存数据。第一数据储存区域至第四数据储存区域110、210、310和410可以包括多个区块。每个区块可以包括多个存储单元。
第一电容器组120可以被布置成更靠近第一数据储存区域至第四数据储存区域110、210、310和410中的第一数据储存区域110，以为第一数据储存区域110提供第一稳定电压V_c1。第一电容器组120可以包括多个电容器。
第二电容器组220可以被布置成更靠近第一数据储存区域至第四数据储存区域110、210、310和410中的第二数据储存区域210，以为第二数据储存区域210提供第二稳定电压V_c2。第二电容器组220可以包括多个电容器。
第三电容器组320可以被布置成更靠近第一数据储存区域至第四数据储存区域110、210、310和410中的第三数据储存区域310，以为第三数据储存区域310提供第三稳定电压V_c3。第三电容器组320可以包括多个电容器。
第四电容器组420可以被布置成更靠近第一数据储存区域至第四数据储存区域110、210、310和410中的第四数据储存区域410，以为第四数据储存区域410提供第四稳定电压V_c4。第四电容器组420可以包括多个电容器。
在列方向上的第一外围电路区域610可以被布置在在第一数据储存区域110与第三数据储存区域310之间。用于将列信号和数据传输到第一数据储存区域110和第三数据储存区域310的缓冲器、驱动器、解码器以及感测放大器可以被布置在在列方向上的第一外围电路区域610中。
在列方向上的第二外围电路区域620可以被布置在在第二数据储存区域210与第四数据储存区域410之间。用于将列信号和数据传输到第二数据储存区域210和第四数据储存区域410的缓冲器、驱动器、解码器以及感测放大器可以被布置在在列方向上的第二外围电路区域620中。
在行方向上的第一外围电路区域710可以被布置在在第一数据储存区域110与第二数据储存区域210之间。用于将行信号和数据传输到第一数据储存区域110和第二数据储存区域210的缓冲器、驱动器以及解码器可以被布置在在行方向上的第一外围电路区域710中。
在行方向上的第二外围电路区域720可以被布置在在第三数据储存区域310与第四数据储存区域410之间。用于将行信号和数据传输到第三数据储存区域310和第四数据储存区域410的缓冲器、驱动器以及解码器可以被布置在在行方向上的第二外围电路区域720中。
X孔800可以被布置在在列方向上的第一外围电路区域610与第二外围电路区域620之间，以及可以被布置在在行方向上的第一外围电路区域710与第二外围电路区域720之间。第一电压发生电路510和第二电压发生电路520可以被布置在X孔800中。
第一电压发生电路510和第二电压发生电路520可以从外部设备接收电源电压。第一电压发生电路510和第二电压发生电路520可以产生具有半导体存储器件中所需的电压电平的第一内部电压V_int1和第二内部电压V_int2。第一内部电压V_int1的电压电平可以基本上等于或不同于第二内部电压V_int2的电压电平。
第一电压发生电路510可以为第一电容器组120和第三电容器组320提供第一内部电压V_int1。
第二电压发生电路520可以为第二电容器组220和第四电容器组420提供第二内部电压V_int2。
第一电容器组120可以接收第一内部电压V_int1。第一电容器组120可以为第一数据储存区域110提供第一稳定电压V_c1。
第二电容器组220可以接收第二内部电压V_int2。第二电容器组220可以为第二数据储存区域210提供第二稳定电压V_c2。
第三电容器组320可以接收第一内部电压V_int1。第三电容器组320可以为第三数据储存区域310提供第三稳定电压V_c3。
第四电容器组420可以接收第二内部电压V_int2。第四电容器组420可以为第四数据储存区域410提供第四稳定电压V_c4。
图3中的第一数据储存区域110和第一电容器组120可以具有与图2中的配置基本相同的配置。第二数据储存区域至第四数据储存区域210、310和410可以具有与第一数据储存区域110的配置基本相同的配置。第二电容器组至第四电容器组220、320和420可以具有与第一电容器组120的配置基本相同的配置。
在下文中，可以示出根据实施例的示例的半导体存储器件的操作。
第一电压发生电路510可以被布置在X孔800中。第一电压发生电路510可以为第一电容器组120和第三电容器组320提供第一内部电压V_int1。
第二电压发生电路520可以被布置在X孔800中。第二电压发生电路520可以为第二电容器组220和第四电容器组420提供第二内部电压V_int2。
第一电容器组至第四电容器组120、220、320和420中的每个电容器组可以包括第一电容器至第四电容器C1、C2、C3和C4。第一电容器组至第四电容器组120、220、320和420可以通过与电容器C1、C2、C3和C4连接的电压线V_line来分别为第一数据储存区域至第四数据储存区域110、210、310和410提供第一内部电压V_int1和第二内部电压V_int2作为第一稳定电压至第四稳定电压V_c1、V_c2、V_c3和V_c4。
根据实施例的示例，半导体存储器件可以使用两个电压发生电路为数据储存区域提供稳定电压。电容器组可以分别被布置成与数据储存区域相邻。电容器可以通过电压线用从电压发生电路产生的内部电压来充电。作为稳定电压的内部电压和电容器中的电压可以被传输到数据储存区域。因为稳定电压可以使用两个电压发生电路来提供给数据储存区域，所以可以提高半导体存储器件的面积效率。此外，因为稳定电压可以仅使用电容器而被传输到数据储存区域，所以可以降低功耗，使得可以增加功率效率。
本说明书的上述实施例是说明性的而非限制性的。各种替代物和等同物是可能的。实施例不受本文所述的实施例的限制。实施例也不限于任何特定类型的半导体器件。鉴于本公开内容，其它添加、删减或修改是明显的，并且意在落入所附权利要求的范围内。

Claims (15)

1.一种包括第一数据储存区域至第四数据储存区域的半导体存储器件，所述半导体存储器件包括：
第一电容器组，其被布置成与第一数据储存区域相邻，以为第一数据储存区域提供第一稳定电压；
第二电容器组，其被布置成与第二数据储存区域相邻，以为第二数据储存区域提供第二稳定电压；
第三电容器组，其被布置成与第三数据储存区域相邻，以为第三数据储存区域提供第三稳定电压；
第四电容器组，其被布置成与第四数据储存区域相邻，以为第四数据储存区域提供第四稳定电压；以及
电压发生电路，其被配置成为第一电容器组至第四电容器组提供内部电压。
2.根据权利要求1所述的半导体存储器件，还包括：
在行方向上的第一外围电路区域，其被布置在第一数据储存区域与第二数据储存区域之间；
在行方向上的第二外围电路区域，其被布置在第三数据储存区域与第四数据储存区域之间；
在列方向上的第一外围电路区域，其被布置在第一数据储存区域与第三数据储存区域之间；
在列方向上的第二外围电路区域，其被布置在第二数据储存区域与第四数据储存区域之间；以及
X孔，其被布置在行方向上的第一外围电路区域与第二外围电路区域之间以及在列方向上的第一外围电路区域与第二外围电路区域之间，
其中，电压发生电路被布置在X孔中。
3.根据权利要求1所述的半导体存储器件，其中，第一电容器组至第四电容器组中的每个电容器组包括：
电压线，其被配置成接收内部电压并且将第一稳定电压至第四稳定电压传输到第一数据储存区域至第四数据储存区域；以及
多个电容器，其连接到电压线。
4.根据权利要求2所述的半导体存储器件，其中，X孔包括多个电压发生电路。
5.根据权利要求2所述的半导体存储器件，其中，X孔的电压发生电路包括单个电压发生电路。
6.根据权利要求3所述的半导体存储器件，
其中，第一数据储存区域包括耦接到电压线和第一电容器组的多个电容器的至少一个区块，并且被配置成接收作为第一稳定电压的内部电压，
其中，第二数据储存区域包括耦接到电压线和第二电容器组的多个电容器的至少一个区块，并且被配置成接收作为第二稳定电压的内部电压，
其中，第三数据储存区域包括耦接到电压线和第三电容器组的多个电容器的至少一个区块，并且被配置成接收作为第三稳定电压的内部电压，以及
其中，第四数据储存区域包括耦接到电压线和第四电容器组的多个电容器的至少一个区块，并且被配置成接收作为第四稳定电压的内部电压。
7.根据权利要求3所述的半导体存储器件，其中，多个电容器的每个电容器具有连接到通过其传输内部电压的电压线的一端，以及连接到接地电压的另一端。
8.根据权利要求1所述的半导体存储器件，
其中，第一电容器组被布置成与第二数据储存区域至第四数据储存区域相比更靠近第一数据储存区域；
其中，第二电容器组被布置成与第一数据储存区域、第三数据储存区域和第四数据储存区域相比更靠近第二数据储存区域；
其中，第三电容器组被布置成与第一数据储存区域、第二数据储存区域和第四数据储存区域相比更靠近第三数据储存区域；
其中，第四电容器组被布置成与第一数据储存区域至第三数据储存区域相比更靠近第四数据储存区域。
9.一种半导体存储器件，包括：
多个数据储存区域；
多个电容器组，其被配置成为数据储存区域提供稳定电压；以及
电压发生电路，其被配置成为电容器组提供内部电压，
其中，每个电容器组包括多个电容器。
10.根据权利要求9所述的半导体存储器件，还包括：
在行方向上的外围电路区域，其被配置成将行信号传输到数据储存区域；
在列方向上的外围电路区域，其被配置成将列信号传输到数据储存区域；以及
X孔，其被布置在在行方向上的外围电路区域与在列方向上的外围电路区域之间，
其中，电压发生电路被布置在X孔中。
11.根据权利要求10所述的半导体存储器件，其中，X孔包括多个电压发生电路。
12.根据权利要求10所述的半导体存储器件，其中，X孔的电压发生电路包括单个电压发生电路。
13.根据权利要求9所述的半导体存储器件，其中，多个电容器的每个电容器具有连接到通过其传输内部电压的电压线的一端，以及连接到接地电压的另一端。
14.根据权利要求10所述的半导体存储器件，
其中，X孔包括第一电压发生电路和第二电压发生电路，
其中，第一电压发生电路为至少一个电容器组提供来自第一电压发生电路的第一内部电压，以及
其中，第二电压发生电路为至少一个电容器组提供来自第二电压发生电路的第二内部电压。
15.根据权利要求14所述的半导体存储器件，其中，第一内部电压的电压电平不同于第二内部电压的电压电平。
CN201710977775.8A 2016-10-17 2017-10-17 半导体存储器件 Active CN107958683B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0134099 2016-10-17
KR1020160134099A KR102528314B1 (ko) 2016-10-17 2016-10-17 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
CN107958683A true CN107958683A (zh) 2018-04-24
CN107958683B CN107958683B (zh) 2021-08-31

Family

ID=61904046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710977775.8A Active CN107958683B (zh) 2016-10-17 2017-10-17 半导体存储器件

Country Status (3)

Country Link
US (1) US10332578B2 (zh)
KR (1) KR102528314B1 (zh)
CN (1) CN107958683B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020191467A1 (en) * 2001-06-15 2002-12-19 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
CN1414564A (zh) * 2001-10-26 2003-04-30 三菱电机株式会社 可实现高密度化或高性能化的半导体存储器
US20030202395A1 (en) * 2002-04-19 2003-10-30 Lee Hi-Choon Circuit for removing noise form power line and semiconductor memory device having the circuit
CN1710665A (zh) * 2004-06-18 2005-12-21 三星电子株式会社 共用的去耦电容
CN1758438A (zh) * 2004-10-05 2006-04-12 海力士半导体有限公司 半导体存储装置及其封装以及使用该装置的存储卡
US8085577B2 (en) * 2009-08-03 2011-12-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of data write/data erase therein
CN102844817A (zh) * 2010-04-21 2012-12-26 德州仪器公司 高性能静态存储器中的保持直到被存取rta功率节省模式
CN102956268A (zh) * 2011-08-25 2013-03-06 三星电子株式会社 数据读取电路、非易失性存储器件以及读取数据的方法
CN103035622A (zh) * 2011-10-10 2013-04-10 三星电子株式会社 包括功率噪声降低的电压生成电路的半导体芯片封装件
US8724412B2 (en) * 2011-10-04 2014-05-13 SK Hynix Inc. Voltage supply circuit, semiconductor memory device, and operating method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558475B1 (ko) * 2003-04-16 2006-03-07 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 배치 방법
KR100859412B1 (ko) * 2006-11-16 2008-09-22 주식회사 하이닉스반도체 반도체 장치
KR20130139621A (ko) * 2012-06-13 2013-12-23 에스케이하이닉스 주식회사 반도체 집적 회로 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020191467A1 (en) * 2001-06-15 2002-12-19 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
CN1414564A (zh) * 2001-10-26 2003-04-30 三菱电机株式会社 可实现高密度化或高性能化的半导体存储器
US20030202395A1 (en) * 2002-04-19 2003-10-30 Lee Hi-Choon Circuit for removing noise form power line and semiconductor memory device having the circuit
CN1710665A (zh) * 2004-06-18 2005-12-21 三星电子株式会社 共用的去耦电容
CN1758438A (zh) * 2004-10-05 2006-04-12 海力士半导体有限公司 半导体存储装置及其封装以及使用该装置的存储卡
US8085577B2 (en) * 2009-08-03 2011-12-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of data write/data erase therein
CN102844817A (zh) * 2010-04-21 2012-12-26 德州仪器公司 高性能静态存储器中的保持直到被存取rta功率节省模式
CN102956268A (zh) * 2011-08-25 2013-03-06 三星电子株式会社 数据读取电路、非易失性存储器件以及读取数据的方法
US8724412B2 (en) * 2011-10-04 2014-05-13 SK Hynix Inc. Voltage supply circuit, semiconductor memory device, and operating method thereof
CN103035622A (zh) * 2011-10-10 2013-04-10 三星电子株式会社 包括功率噪声降低的电压生成电路的半导体芯片封装件

Also Published As

Publication number Publication date
US20180108394A1 (en) 2018-04-19
KR20180041854A (ko) 2018-04-25
US10332578B2 (en) 2019-06-25
CN107958683B (zh) 2021-08-31
KR102528314B1 (ko) 2023-05-03

Similar Documents

Publication Publication Date Title
KR101599656B1 (ko) 온-패키지 입/출력 인터페이스들을 이용한 패키지 내의 다이에 대한 패키징된 칩의 인터커넥션
US20130293292A1 (en) Interlayer communications for 3d integrated circuit stack
CN102089826B (zh) 邻近光存储器模块
CN105431939A (zh) 堆栈存储器
US8320149B2 (en) Multi-chip module with master-slave analog signal transmission function
US8916910B2 (en) Reconfigurable RF/digital hybrid 3D interconnect
US20080112203A1 (en) Power line layout
US20220413736A1 (en) Memory system including a memory controller
US8164918B2 (en) Steering fabric that facilitates reducing power use for proximity communication
CN106487375A (zh) 缓冲器电路、接收器和使用接收器的系统
CN104979336A (zh) 多层半导体器件
CN101656245B (zh) 具有垫的半导体存储器件
JP6571692B2 (ja) メムリスティブニューラルネットワーク及びその形成方法
CN107958683A (zh) 半导体存储器件
KR20190057395A (ko) 집적 회로, 휴대폰 및 디스플레이 장치
TW201621596A (zh) 單層電容式觸控面板
CN101060007B (zh) 复合存储器芯片
CN104867517A (zh) 低功率存储器
CN101154658B (zh) 有数个模块单元的芯片和有数个功能区块的存储器芯片
US20120250286A1 (en) Apparatus and Method for Increasing Bandwidths of Stacked Dies
CN101783685B (zh) 一种电荷耦合流水线模数转换器的版图结构
CN109147857B (zh) 熔丝阵列和存储器装置
KR100275751B1 (ko) 구조가 간단한 반도체 메모리 장치
CN107508594A (zh) 低功耗sram型fpga
CN106684062B (zh) 集成电路的布局

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant