CN107946320B - 一种阵列基板及其制备方法、显示面板和显示装置 - Google Patents

一种阵列基板及其制备方法、显示面板和显示装置 Download PDF

Info

Publication number
CN107946320B
CN107946320B CN201711214162.5A CN201711214162A CN107946320B CN 107946320 B CN107946320 B CN 107946320B CN 201711214162 A CN201711214162 A CN 201711214162A CN 107946320 B CN107946320 B CN 107946320B
Authority
CN
China
Prior art keywords
data line
array substrate
redundant data
width
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711214162.5A
Other languages
English (en)
Other versions
CN107946320A (zh
Inventor
李岩锋
于亚楠
徐敬义
赵欣
王晓康
任艳伟
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201711214162.5A priority Critical patent/CN107946320B/zh
Publication of CN107946320A publication Critical patent/CN107946320A/zh
Priority to US16/131,959 priority patent/US10700105B2/en
Application granted granted Critical
Publication of CN107946320B publication Critical patent/CN107946320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

本申请提供了一种阵列基板的制备方法、阵列基板、显示面板和显示装置，以减少工艺过程中出现open等不良，提高良率；所述阵列基板包括显示区域和非显示区域，在非显示区域，所述阵列基板包括基板以及设置在所述基板上的冗余数据线和有效数据线，所述冗余数据线的宽度大于所述有效数据线的宽度；通过在边缘设置较宽的冗余数据线来吸收曝光、刻蚀工艺过程中在边缘产生的多余能量或粒子，从而有效地保护边缘的冗余数据线和有效数据线不会曝光过量或过刻，减少工艺过程中出现open等不良，提高良率。

Description

一种阵列基板及其制备方法、显示面板和显示装置
技术领域
本发明涉及显示面板技术领域，特别是涉及一种阵列基板的制备方法、阵列基板、显示面板和显示装置。
背景技术
窄边框显示屏因其简洁、美观、相同尺寸可视面积大等优点，已成为高品质显示屏的主要发展趋势，然而随着产品边框逐渐变窄，要求在TFT基板上布线更细且更密。当窄边框产品在SD数据线层进行布线时，fanout布线区数据线的CD关键尺寸或者Space间距均较小，在工艺过程中很容易出现线路弱连接甚至断开的情况，极易发生Open断路等不良，进而造成一定的良率损失。
发明内容
本发明提供一种阵列基板的制备方法、阵列基板、显示面板和显示装置，以减少工艺过程中出现open等不良，提高良率。
为了解决上述问题，本发明公开了一种阵列基板，所述阵列基板包括显示区域和非显示区域，所述非显示区域的阵列基板包括：基板，以及设置在所述基板上的冗余数据线和有效数据线，所述冗余数据线的宽度大于所述有效数据线的宽度。
优选地，所述冗余数据线为网格状。
优选地，所述冗余数据线的宽度与所述有效数据线的宽度之差大于0.5μm且小于或等于68μm。
优选地，所述冗余数据线的宽度大于2.5μm且小于或等于70μm。
优选地，所述冗余数据线的宽度大于10μm且小于或等于20μm。
优选地，所述冗余数据线或所述有效数据线的材料至少为下列之一：Mo、Al、Ti、Au、Cu、Hf、Ta。
优选地，还包括：设置在所述冗余数据线和所述有效数据线上的平坦层。
为了解决上述问题，本发明还公开了一种显示面板，包括上述任一项所述的阵列基板。
为了解决上述问题，本发明还公开了一种显示装置，包括上述的显示面板。
为了解决上述问题，本发明还公开了一种阵列基板的制备方法，所述阵列基板包括显示区域和非显示区域，所述非显示区域的阵列基板的制备方法，包括：
提供基板；
在所述基板上形成冗余数据线和有效数据线，所述冗余数据线的宽度大于所述有效数据线的宽度。
优选地，所述冗余数据线为网格状。
优选地，所述冗余数据线的宽度与所述有效数据线的宽度之差大于0.5μm且小于或等于68μm。
优选地，所述冗余数据线的宽度大于2.5μm且小于或等于70μm。
优选地，所述冗余数据线的宽度大于10μm且小于或等于20μm。
优选地，还包括：在所述冗余数据线和所述有效数据线上形成平坦层。
与现有技术相比，本发明包括以下优点：
本申请提供了一种阵列基板，在非显示区域，所述阵列基板包括基板以及设置在所述基板上的冗余数据线和有效数据线，所述冗余数据线的宽度大于所述有效数据线的宽度；通过在边缘设置较宽的冗余数据线来吸收曝光、刻蚀工艺过程中在边缘产生的多余能量或粒子，从而有效地保护边缘的冗余数据线和有效数据线不会曝光过量或过刻，减少工艺过程中出现open等不良，提高良率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出了现有技术中的阵列基板在非显示区域的剖面结构示意图；
图2示出了本申请一实施例提供的一种阵列基板在非显示区域的剖面结构示意图；
图3示出了本申请另一实施例提供的一种阵列基板在非显示区域的平面结构示意图；
图4示出了本申请一实施例提供的一种非显示区域阵列基板的制备方法的流程示意图；
附图标记说明：
10-现有技术阵列基板边缘；11-现有技术形成的冗余数据线；12-现有技术形成的有效数据线；13-现有技术显影形成的光刻胶；20-非显示区域边缘；21-基板；22-冗余数据线；23-有效数据线；24-平坦层。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
现有技术中，参照图1，靠近阵列基板边缘10的冗余数据线11和有效数据线12的设计宽度相同，发明人发现这种结构的阵列基板在工艺制作过程中存在如下问题，在曝光过程中，靠近阵列基板边缘10的光刻胶13容易曝光过量，如图1所示，显影之后在数据线材料层上实际剩余的光刻胶13越靠近边缘10越窄，即图1中所示的a＜b<c；在后续刻蚀过程中，越靠近边缘10的数据线过刻现象越明显，甚至在窄边框产品中，由于冗余数据线11和有效数据线12的关键尺寸均较小，在实际生产过程中极易出现Open等不良。
在本申请的一实施例中提供了一种阵列基板，该阵列基板包括显示区域和非显示区域，参照图2，非显示区域的阵列基板可以包括：基板21以及设置在基板21上的冗余数据线22和有效数据线23，冗余数据线22的宽度大于有效数据线23的宽度。
具体的，图2中示出了靠近非显示区域边缘20设置的冗余数据线22，宽度为d1，以及靠近冗余数据线22设置的两条有效数据线23，宽度分别为d2和d3，其中d1>d2＝d3。在曝光和刻蚀过程中，加宽的冗余数据线22可吸收靠近边缘20多余的能量或粒子，有效地避免因曝光过量或过刻导致的冗余数据线22和有效数据线23过细问题。其中，非显示区域边缘20也即阵列基板的边缘，图2中箭头表示的方向为由非显示区域指向显示区域的方向。
其中，冗余数据线22可以是dummy source线；有效数据线23可以是位于fanout区的SD线，也可以是触控信号线，触控信号线可以与gate扫描线同层。但本发明不仅限于上述列举的冗余数据线和有效数据线，任何通过在边缘设置较宽的冗余数据线来吸收曝光、刻蚀工艺过程中在边缘产生的多余能量或粒子，从而有效地避免边缘的冗余数据线和有效数据线曝光过量或过刻的数据线均在本发明实施例的保护范围之内。
本实施例提供的一种阵列基板，通过在边缘设置较宽的冗余数据线来吸收曝光、刻蚀工艺过程中在边缘产生的多余能量或粒子，从而有效地避免边缘的冗余数据线和有效数据线曝光过量或过刻，减少工艺过程中出现open等不良，提高良率。
在实际应用中，冗余数据线22的宽度可以根据有效数据线23的宽度，以及非显示区域边缘与冗余数据线22之间的空白区域的尺寸等因素共同确定。冗余数据线22的宽度与有效数据线23的宽度之差可以大于0.5μm且小于或等于68μm。例如当有效数据线的宽度为2μm左右时，冗余数据线22的宽度可以大于2.5μm且小于或等于70μm，但是一般考虑大于10μm且小于或等于20μm的宽度即可实现较好的保护效果。冗余数据线22的宽度可以根据具体情况设计确定，本申请对此不作限定。
冗余数据线22或有效数据线23的材料可以为Mo、Al、Ti、Au、Cu、Hf、Ta等导电率较高的金属材料。
在实际应用中，非显示区域的阵列基板还可以包括设置在冗余数据线22和有效数据线23上的平坦层24，通过设置平坦层24可以填平pad区域，方便后续封装。
在本申请的另一实施例中，参照图3示出了非显示区域阵列基板的平面结构示意图，上述冗余数据线22可以是网格状，这样在刻蚀过程中，网格状的冗余数据线22可以进一步将边缘多余的粒子限制在网格中，有效地避免由于粒子反弹导致的过刻现象。本申请对网格的形状不作具体要求，但可在加宽的冗余数据线22范围内设置多条交叉的、宽度大于2.5μm的金属线，从而形成网格状的冗余数据线22。
在本申请的另一实施例中还提供了一种阵列基板的制备方法，该阵列基板包括显示区域和非显示区域，非显示区域的阵列基板的制备方法，参照图4，可以包括：
步骤401：提供基板21。
具体的，基板可以是玻璃基板或者柔性基板，还可以包括在玻璃基板或者柔性基板上形成的栅线层，绝缘层等结构。基板的具体结构本申请不作限定。
步骤402：在基板上形成冗余数据线和有效数据线，冗余数据线的宽度大于有效数据线的宽度。
具体的，参照图2，可以通过构图工艺在基板21上形成冗余数据线22和有效数据线23，其中较宽的冗余数据线22可以通过设计mask的形状和尺寸来实现。
在实际工艺过程中，冗余数据线22的宽度与有效数据线23的宽度之差可以大于0.5μm且小于或等于68μm。例如，当有效数据线23的宽度为2μm时，冗余数据线22的宽度可以大于2.5μm且小于或等于70μm，但是一般考虑大于10μm且小于或等于20μm的宽度即可实现较好的保护效果。冗余数据线22或有效数据线23的材料可以为Mo、Al、Ti、Au、Cu、Hf或Ta等导电率较高的金属材料。
为了使非显示区域平坦化，方便后续封装，非显示区域的阵列基板的制备方法还可以进一步包括：
在冗余数据线22和有效数据线23上形成平坦层24。形成平坦层24的非显示区域的阵列基板的剖面结构示意图如图2所示。
为了进一步地避免曝光过度以及过刻的问题，上述冗余数据线22的形状可以为网格状，具有网格状冗余数据线22的非显示区域的阵列基板的平面结构示意图如图3所示。同样可以通过设计mask的形状来实现。通过网格状的冗余数据线22可以进一步将边缘多余的粒子限制在网格中，有效地避免由于粒子反弹导致的过刻现象。
在本申请的另一实施例中还提供了一种显示面板，该显示面板可以包括上述任一实施例所述的阵列基板。
具体的，该显示面板可以是TFT-LCD显示面板，也可以是OLED显示面板。
在本申请的另一实施例中还提供了一种显示装置，该显示装置可以包括上述显示面板。
本申请提供了一种阵列基板的制备方法、阵列基板、显示面板和显示装置，在非显示区域，所述阵列基板包括基板以及设置在所述基板上的冗余数据线和有效数据线，所述冗余数据线的宽度大于所述有效数据线的宽度；通过在边缘设置较宽的冗余数据线来吸收曝光、刻蚀工艺过程中在边缘产生的多余能量或粒子，从而有效地保护边缘的冗余数据线和有效数据线不会曝光过量或过刻，减少工艺过程中出现open等不良，提高良率。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种阵列基板的制备方法、阵列基板、显示面板和显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (13)

1.一种阵列基板，其特征在于，所述阵列基板包括显示区域和非显示区域，所述非显示区域的阵列基板包括：基板，以及设置在所述基板上的冗余数据线和有效数据线，所述冗余数据线的宽度大于所述有效数据线的宽度；
其中，所述冗余数据线靠近所述阵列基板的边缘，所述有效数据线位于所述冗余数据线靠近所述显示区域的一侧；
所述冗余数据线为网格状。
2.根据权利要求1所述的阵列基板，其特征在于，所述冗余数据线的宽度与所述有效数据线的宽度之差大于0.5μm且小于或等于68μm。
3.根据权利要求1所述的阵列基板，其特征在于，所述冗余数据线的宽度大于2.5μm且小于或等于70μm。
4.根据权利要求3所述的阵列基板，其特征在于，所述冗余数据线的宽度大于10μm且小于或等于20μm。
5.根据权利要求1所述的阵列基板，其特征在于，所述冗余数据线或所述有效数据线的材料至少为下列之一：Mo、Al、Ti、Au、Cu、Hf、Ta。
6.根据权利要求1至5任一项所述的阵列基板，其特征在于，还包括：设置在所述冗余数据线和所述有效数据线上的平坦层。
7.一种显示面板，其特征在于，包括权利要求1至6任一项所述的阵列基板。
8.一种显示装置，其特征在于，包括权利要求7所述的显示面板。
9.一种阵列基板的制备方法，其特征在于，所述阵列基板包括显示区域和非显示区域，所述非显示区域的阵列基板的制备方法，包括：
提供基板；
在所述基板上形成冗余数据线和有效数据线，所述冗余数据线的宽度大于所述有效数据线的宽度；
其中，所述冗余数据线靠近所述阵列基板的边缘，所述有效数据线位于所述冗余数据线靠近所述显示区域的一侧；
所述冗余数据线为网格状。
10.根据权利要求9所述的制备方法，其特征在于，所述冗余数据线的宽度与所述有效数据线的宽度之差大于0.5μm且小于或等于68μm。
11.根据权利要求9所述的制备方法，其特征在于，所述冗余数据线的宽度大于2.5μm且小于或等于70μm。
12.根据权利要求11所述的制备方法，其特征在于，所述冗余数据线的宽度大于10μm且小于或等于20μm。
13.根据权利要求9至12任一项所述的制备方法，其特征在于，还包括：在所述冗余数据线和所述有效数据线上形成平坦层。
CN201711214162.5A 2017-11-28 2017-11-28 一种阵列基板及其制备方法、显示面板和显示装置 Active CN107946320B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711214162.5A CN107946320B (zh) 2017-11-28 2017-11-28 一种阵列基板及其制备方法、显示面板和显示装置
US16/131,959 US10700105B2 (en) 2017-11-28 2018-09-14 Array substrate and method for manufacturing the same, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711214162.5A CN107946320B (zh) 2017-11-28 2017-11-28 一种阵列基板及其制备方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN107946320A CN107946320A (zh) 2018-04-20
CN107946320B true CN107946320B (zh) 2020-12-11

Family

ID=61950275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711214162.5A Active CN107946320B (zh) 2017-11-28 2017-11-28 一种阵列基板及其制备方法、显示面板和显示装置

Country Status (2)

Country Link
US (1) US10700105B2 (zh)
CN (1) CN107946320B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112396956A (zh) * 2020-11-05 2021-02-23 武汉华星光电半导体显示技术有限公司 一种显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010032981A1 (en) * 2000-04-19 2001-10-25 Hyang-Shik Kong Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US20050077524A1 (en) * 2003-10-14 2005-04-14 Ahn Byung Chul Liquid crystal display panel and fabricating method thereof
CN106842678A (zh) * 2017-02-13 2017-06-13 京东方科技集团股份有限公司 一种彩膜基板、显示面板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345245A (zh) * 2007-07-12 2009-01-14 统宝光电股份有限公司 具有静电放电防护效应的面板与电子装置
KR102154709B1 (ko) * 2013-11-08 2020-09-11 삼성디스플레이 주식회사 유기 발광 표시 장치, 및 유기 발광 표시 장치의 리페어 방법
KR102423443B1 (ko) * 2016-01-15 2022-07-21 삼성디스플레이 주식회사 액정표시장치 및 액정표시장치의 제조 방법
KR102463226B1 (ko) * 2016-05-31 2022-11-07 엘지디스플레이 주식회사 광 밸브 패널과 이를 이용한 액정표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010032981A1 (en) * 2000-04-19 2001-10-25 Hyang-Shik Kong Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US20050077524A1 (en) * 2003-10-14 2005-04-14 Ahn Byung Chul Liquid crystal display panel and fabricating method thereof
CN106842678A (zh) * 2017-02-13 2017-06-13 京东方科技集团股份有限公司 一种彩膜基板、显示面板及显示装置

Also Published As

Publication number Publication date
US20190164997A1 (en) 2019-05-30
CN107946320A (zh) 2018-04-20
US10700105B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
WO2017124810A1 (zh) 阵列基板、液晶显示面板及显示装置
US9678400B2 (en) Array substrate for liquid crystal display and manufacturing method thereof
US11380628B2 (en) Mother substrate for display substrates, manufacture method thereof, display substrate and display device
KR101870986B1 (ko) 박막 트랜지스터 어레이 기판 제조방법
CN104460121A (zh) 液晶显示面板及其制作方法、液晶显示装置
WO2014190702A1 (zh) 阵列基板及其制作方法、显示装置
WO2015110027A1 (zh) 像素结构及其制作方法和显示面板
US9483148B2 (en) Method for manufacturing touch substrate
JP2007199708A5 (zh)
WO2015096442A1 (zh) 显示面板及显示装置
WO2015027616A1 (zh) 阵列基板、其制备方法、液晶显示面板及显示装置
US9798192B2 (en) Display substrate and manufacturing method thereof, display panel and display device
CN102832226A (zh) 主动元件阵列基板及其制造方法
US9502576B2 (en) Thin film transistor and method for manufacturing the same, array substrate, display device
WO2016206203A1 (zh) 导电结构及其制作方法、阵列基板、显示装置
US20160315158A1 (en) Thin-film transistor and method for fabricating the same, array substrate and method for fabricating the same, and display device
CN107946320B (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN104460154A (zh) 阵列基板及其制备方法、显示装置
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
JP6168777B2 (ja) 表示パネル及び表示装置ならびに当該表示パネルの製造方法
WO2017054381A1 (zh) 阵列基板、制造方法以及相应的显示面板和电子装置
CN103165525A (zh) Tft阵列基板及其上esd保护电路的制备方法
US6440783B2 (en) Method for fabricating a thin film transistor display
US9953596B2 (en) Display panel and manufacturing method thereof, display device
JP6173049B2 (ja) 表示パネル及びその製造方法、並びに、液晶表示パネル

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant