CN107946255B - 光学模块的封装结构及其封装方法 - Google Patents

光学模块的封装结构及其封装方法 Download PDF

Info

Publication number
CN107946255B
CN107946255B CN201610893267.7A CN201610893267A CN107946255B CN 107946255 B CN107946255 B CN 107946255B CN 201610893267 A CN201610893267 A CN 201610893267A CN 107946255 B CN107946255 B CN 107946255B
Authority
CN
China
Prior art keywords
substrate
shielding
buffer
light
light source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610893267.7A
Other languages
English (en)
Other versions
CN107946255A (zh
Inventor
沈启智
李国雄
谢尚峰
庄瑞诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixart Imaging Inc
Original Assignee
Pixart Imaging Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixart Imaging Inc filed Critical Pixart Imaging Inc
Priority to CN201610893267.7A priority Critical patent/CN107946255B/zh
Publication of CN107946255A publication Critical patent/CN107946255A/zh
Application granted granted Critical
Publication of CN107946255B publication Critical patent/CN107946255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种光学模块的封装结构，其包括：一基板、一遮蔽件、一感光组件及一盖板。遮蔽件设于基板之上，并与基板的上表面间形成一第一容置空间。感光组件设于基板之上，并位于第一容置空间内部。遮蔽件具有一光接收部，光接收部位于感光组件的上方。其中，遮蔽件在相对于第一容置空间的外侧表面上具有至少一凹槽，凹槽上设有一缓冲件，缓冲件凸出于遮蔽件的上表面。盖板设于缓冲件之上，盖板通过与缓冲件的接触以和遮蔽件的上表面保持一固定距离，因而解决盖板与遮蔽件的间距不一致而造成的测量误差的问题。

Description

光学模块的封装结构及其封装方法
技术领域
本发明涉及一种封装结构及其封装方法，且特别涉及一种可用于光学模块的封装结构及其封装方法。
背景技术
目前近接光学感测模块俨然已成为各式电子装置的主流技术选择。例如当电子装置贴近用户脸部或放置于口袋中时，光学模块即可侦测到物体，并使电子装置立即关闭屏幕显示及/或触控功能，以避免误触并节省电力消耗，以带来更佳的使用体验。
其中，此光学模块是利用一光源发射一光线，光线经由物体表面的反射而投射至一感光组件，再转换成电子信号进行后续处理，而达成侦测物体的目的。其中光学模块的光源与感光组件必需使用一遮蔽件相互隔开，使光源与感光组件得以区隔地设置在一基板上，以避免相互受到干扰而降低产品效能。
然而，光学模块在组装至电子装置时必需覆盖一盖板，而盖板往往无法均匀的贴合光学模块，使得盖板与光学模块的遮蔽件之间具有空气间隙(air gap)，而让盖板与遮蔽件的间距不一致，造成光学模块测量上的误差。
发明内容
为解决盖板无法均匀的贴合光学模块，使得盖板与光学模块的遮蔽件的间具有空气间隙(air gap)，而让盖板与遮蔽件的间距不一致，造成光学模块测量上产生误差的问题。本发明提供一种光学模块的封装结构，通过在光学模块的遮蔽件上设置凹槽及缓冲件，而达成使盖板与遮蔽件的上表面保持固定距离的目的。
为了达到上述目的，本发明实施例提供一种光学模块的封装结构，其包括：一基板；一感光组件，设置于基板之上；一遮蔽件，设于基板之上，与基板的上表面间形成一第一容置空间，感光组件并位于第一容置空间内部，其中，遮蔽件具有一光接收部，光接收部位于感光组件的上方，其中，遮蔽件的上表面具有至少一凹槽，至少一凹槽上设有一缓冲件，缓冲件凸出于遮蔽件的上表面；一盖板，设于这些缓冲件之上，盖板通过与这些缓冲件的接触以和遮蔽件的上表面保持一固定距离。
优选地，该至少一凹槽对称的分布于光接收部的周围。
优选地，光接收部为一开口，使感光组件接收到来自第一容置空间外部的光线。
优选地，光学模块的封装结构具一光源，光源设置于基板之上；其中，遮蔽件与基板的上表面间具有一第二容置空间，光源并位于第二容置空间内部；其中，遮蔽件具有一光发射部，光发射部位于光源的上方，光发射部为一开口，使光源产生的光线发射至第二容置空间的外部。
优选地，缓冲件为一非耐热材料或一泡棉。
优选地，缓冲件为一耐热材料或一硅氧树脂。
优选地，遮蔽件为一不透光的材料。
优选地，基板为一印制电路板。
为了达到上述目的，本发明实施例提供一种光学模块的封装方法，其包括：设置一感光组件于一基板之上；设置一遮蔽件于基板之上，遮蔽件与基板的上表面间形成一第一容置空间，感光组件位于第一容置空间内部，其中，遮蔽件具有一光接收部，光接收部位于感光组件的上方，其中，遮蔽件的上表面具有至少一凹槽；设置一缓冲件于至少一凹槽上，缓冲件凸出于遮蔽件的上表面；设置一盖板于这些缓冲件之上，盖板通过与这些缓冲件的接触以和遮蔽件的上表面保持一固定距离。
优选地，该至少一凹槽对称的分布于光接收部的周围。
优选地，光接收部为一开口，使感光组件接收到来自第一容置空间外部的光线。
优选地，遮蔽件与基板的上表面间具有一第二容置空间，还包括下列步骤：设置一光源于基板之上，光源并位于第二容置空间内部，其中，遮蔽件具有一光发射部，光发射部位于光源的上方，光发射部为一开口，使光源产生的光线发射至第二容置空间的外部。
为了能更进一步了解本发明为达成既定目的所采取的技术、方法及功效，请参阅以下有关本发明的详细说明、附图，相信本发明的目的、特征与特点，当可由此得以深入且具体的了解，然而附图与附件仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
图1显示光学模块的封装结构一实施例的俯视图；
图2显示光学模块的封装结构一实施例的剖视图；
图3A显示光学模块的封装结构另一实施例的俯视图；
图3B显示光学模块的封装结构又一实施例的俯视图；
图3C显示光学模块的封装结构又一实施例的俯视图；
图4A～4D显示光学模块的封装方法一实施例的流程图。
具体实施方式
在下文将参看附图更充分地描述各种例示性实施例，在附图中展示一些例示性实施例。然而，本发明概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述的例示性实施例。确切而言，提供此等例示性实施例使得本发明将为详尽且完整，且将向本领域技术人员充分传达本发明概念的范畴。在诸附图中，可为了清楚而夸示层及区的大小及相对大小。类似数字始终指示类似组件。
应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种组件或信号等，但此等组件或信号不应受此等术语限制。此等术语乃用以区分一组件与另一组件，或者一信号与另一信号。另外，如本文中所使用，术语“或”视实际情况可能包括相关联的列出项目中的任一者或者多者的所有组合。
请参阅图1及图2，是本发明光学模块的封装结构一实施例的俯视图及剖视图。其中，图2是图1沿A-A’剖线的剖面图。如图所示，光学模块10具有一基板11、一感光组件12、一光源13、一遮蔽件14、缓冲件15及一盖板16。其中，遮蔽件14具有一光接收部147、一光发射部149及凹槽141。其中，为方便说明，缓冲件15及盖板16并未显示于图1之上。
基板11例如可以是一PCB(Printed Circuit Board)基板，但不以此为限。感光组件12例如可以是一感光耦合组件(CCD)及/或互补式金属氧化物半导体(CMOS)。感光组件12设置于基板11之上，并以打线与基板连接。遮蔽件14由一不透光的材料所制成。遮蔽件14设于基板11之上，并与基板11的上表面间形成一第一容置空间143及一第二容置空间145，而感光组件12即位于第一容置空间143的内部。其中，遮蔽件14在感光组件12的上方处具有一光接收部147。光接收部147为遮蔽件14的一开口，可以让感光组件12接收到来自第一容置空间143外部的光线。
光源13例如可以是一发光二极管(LED)及/或激光二极管(Laser Diode)。光源13设置于基板11之上，以打线与基板连接。光源13并位于第二容置空间145的内部。其中，遮蔽件14在光源13的上方处具有一光发射部149。光发射部149为遮蔽件14的一开口，可让光源13产生的光线发射至第二容置空间145的外部。
由于遮蔽件14是由不透光的材料所制成，因此光学模块10仅可通过光发射部149发射光源13所产生的光线。感光组件12仅可通过光接收部147接收来自第一容置空间143外部的光线。因而通过遮蔽件14的设置可避免组件的相互干扰而降低效能。
在本实施例中，遮蔽件14的上表面具有两个凹槽141。两个凹槽141对称的分布于光接收部147的两侧。其中，两凹槽141上皆设有一缓冲件15，缓冲件15部分凸出于遮蔽件14的上表面。
在本发明一实施例中，遮蔽件14的凹槽141的宽度在0.3～3.0公厘之间，但不以此为限。
在本发明一实施例中，遮蔽件14的凹槽141的深度在0.1～1.0公厘之间，但不以此为限。
在本发明一实施例中，缓冲件15凸出于遮蔽件14上表面的高度在0.1～1.0公厘之间，但不以此为限。
其中，缓冲件15是由一具有弹性的材料所组成。缓冲件例如可以是由泡棉及/或硅氧树脂(silicone)所制成，但不以此为限。
盖板16设置于两缓冲件15之上。由于缓冲件15是一具有弹性的材料，因此盖板16和遮蔽件14的上表面间的间距d即可通过盖板16与两缓冲件15的接触而保持固定。因而达成使盖板16与遮蔽件14的上表面保持固定距离的目的，从而解决盖板16与遮蔽件14的间因具有空气间隙(air gap)，使得盖板16与遮蔽件14的间距不一致，而造成光学模块10测量上产生误差的问题。同时，通过缓冲件15的设置，更可避免置入盖板16时对组件的挤压或碰撞。可避免例如挤压遮蔽件14所造成的破损或变形，或避免压坏基板11上的组件/接线的问题。
其中，通过于遮蔽件14上设置凹槽141，可让缓冲件15轻易地稳定设置于遮蔽件14上的特定位置。而当缓冲件15是使用例如硅氧树脂(silicone)等固化前是流动性的材料时，凹槽141可提供缓冲件15流动所需的空间，使其可以准确的设置于遮蔽件14上的特定位置。
在本发明一实施例中，缓冲件15是由一例如硅氧树脂(silicone)的耐热材料所制成。因此，缓冲件15可以在光学模块10初期制作时即置入，而可以承受例如SMT(SurfaceMount Technology)制程所需的高温(大约260℃)。
在本发明一实施例中，缓冲件15是由一例如泡棉的非耐热材料所制成。因此，缓冲件15可以于应用本发明光学模块10的产品(例如手机或平板计算机)在最终组装时才进行设置。其中，缓冲件15并可以例如双面胶带或是黏胶贴附于遮蔽件14之上。
因此，通过于遮蔽件14上设置凹槽141，并于凹槽141上设置缓冲件15，可辅助应用本发明光学模块10的产品的最终组装，让组装简易化并轻易达到所需要的精准度。
请参阅图3A，是本发明光学模块的封装结构另一实施例的俯视图。如图所示，光学模块20具有一基板11、一感光组件12、一光源13、一遮蔽件24、缓冲件25及一盖板16(未显示于图上)。其中，遮蔽件24具有一光接收部247、一光发射部249及凹槽241。
本实施例与图1及图2所示的实施例不同之处即在于：本实施例中，遮蔽件24的上表面具有四个凹槽241。四个凹槽241对称的分布于光接收部247的周围。其中，四个缓冲件25分别设于四个凹槽241之上。因此，当盖板16设置于四个缓冲件25之上时，盖板16和遮蔽件24的上表面间的间距即可通过盖板16与四个缓冲件25的接触而保持固定。因而达成使盖板16与遮蔽件24的上表面保持固定距离的目的。
本实施例中，由于具有四个对称分布于光接收部247周围的缓冲件25，因此能让盖板16与缓冲件25间的接触力道更为平均，可使得盖板16与遮蔽件34的间距更加保持一致。
请参阅图3B，是本发明光学模块的封装结构又一实施例的俯视图。如图所示，光学模块30具有一基板11、一感光组件12、一光源13、一遮蔽件34、缓冲件35及一盖板16(未显示于图上)。其中，遮蔽件34具有一光接收部347、一光发射部349及凹槽341。
本实施例与图1及图2所示的实施例不同之处即在于：本实施例中，遮蔽件34的上表面具有六个凹槽341。六个凹槽341对称的分布于光接收部347的周围。其中，六个缓冲件35分别设于六个凹槽341之上。因此，当盖板16设置于六个缓冲件35之上时，盖板16和遮蔽件34的上表面间的间距即可通过盖板16与六个缓冲件35的接触而保持固定。因而达成使盖板16与遮蔽件34的上表面保持固定距离的目的。
本实施例中，由于具有六个对称分布于光接收部347周围的缓冲件35，因此能让盖板16与缓冲件35间的接触力道更为平均，可使得盖板16与遮蔽件34的间距更加保持一致。
请参阅图3C，是本发明光学模块的封装结构又一实施例的俯视图。如图所示，光学模块40具有一基板11、一感光组件12、一光源13、一遮蔽件44、一缓冲件45及一盖板16(未显示于图上)。其中，遮蔽件44具有一光接收部447、一光发射部449及一凹槽441。
本实施例与图1及图2所示的实施例不同之处即在于：本实施例中，遮蔽件44的凹槽441为一环型的凹槽结构，凹槽441对称的环绕分布于光接收部447的周围。其中，缓冲件45设于凹槽441之上。因此，当盖板16设置于缓冲件45之上时，盖板16和遮蔽件44的上表面间的间距即可通过盖板16与缓冲件45的接触而保持固定。因而达成使盖板16与遮蔽件44的上表面保持固定距离的目的。
本实施例中，由于缓冲件45为一对称环绕于光接收部447周围的结构，因此能让盖板16与缓冲件45间的接触力道更为平均，可使得盖板16与遮蔽件44的间距更加保持一致。
请参阅图4A～4D，图4A～4D是本发明光学模块的封装方法一实施例的流程图，并请同时参阅图1及图2。如图4A所示，设置一感光组件12及一光源13于一基板11之上。接着，如图4B所示，设置一遮蔽件14于基板11之上，遮蔽件14并与基板11的上表面间形成一第一容置空间143及一第二容置空间145。感光组件12即位于第一容置空间143的内部，光源13则位于第二容置空间145内部。其中，遮蔽件14具有一光接收部147及一光发射部149，光接收部147位于感光组件12的上方，光发射部149位于光源13的上方。其中光接收部147为遮蔽件14的一开口，使感光组件12可接收到来自第一容置空间143外部的光线。光发射部149为遮蔽件14的一开口，使光源13产生的光线可以发射至第二容置空间145的外部。其中，遮蔽件14的上表面具有凹槽141。
接着，如图4C所示，于每一个凹槽141上设置一缓冲件15，缓冲件15部分凸出于遮蔽件14的上表面。接着，如图4D所示，设置一盖板16于缓冲件15之上，盖板16通过与缓冲件15的接触以和遮蔽件14的上表面保持一固定距离。从而解决盖板16与遮蔽件14的间具有空气间隙(air gap)，使得盖板16与遮蔽件14的间距不一致，而造成光学模块10测量上的误差的问题。
是以，通过上述揭露书所载的技术，本发明所提出的光学模块的封装结构通过在光学模块的遮蔽件上设置凹槽及缓冲件，而达成使盖板与遮蔽件的上表面保持固定距离的目的，解决盖板与遮蔽件的间距不一致，而造成光学模块测量上的误差的问题。更可辅助应用本发明光学模块的产品的最终组装，让组装简易化并轻易达到所需要的精准度。
惟以上所述仅为本发明的较佳可行实施例，非因此即局限本发明的专利范围，故举凡运用本发明说明书及图示内容所为的等效结构变化，均同理包含于本发明的范围内，合予陈明。

Claims (12)

1.一种光学模块的封装结构，其特征在于，包括：
一基板；
一感光组件，设置于该基板之上；
一光源，设置于该基板之上；
一遮蔽件，设于该基板之上，与该基板的上表面间形成一第一容置空间，该感光组件并位于该第一容置空间内部，其中，该遮蔽件具有一光接收部，该光接收部位于该感光组件的上方，其中，该遮蔽件的上表面具有多个彼此分离且对称的分布在该光接收部周围的凹槽，多个缓冲件分别通过多个该凹槽，而被定位于该遮蔽件的上表面，且每一该缓冲件的一部份凸出于所设置的该凹槽外，且多个该缓冲件中的至少两个该缓冲件的部分或全部位于该光源与该感光组件之间，且彼此分离而形成至少一空隙；以及
一盖板，设于该缓冲件之上，该盖板通过与该缓冲件的接触以和该遮蔽件的上表面保持一固定距离。
2.如权利要求1所述的光学模块的封装结构，其特征在于，该至少一凹槽对称的分布于该光接收部的周围。
3.如权利要求1所述的光学模块的封装结构，其特征在于，该光接收部为一开口，使该感光组件接收到来自该第一容置空间外部的光线。
4.如权利要求1所述的光学模块的封装结构，其特征在于，该遮蔽件与该基板的上表面间具有一第二容置空间，该光源并位于该第二容置空间内部；
其中，该遮蔽件具有一光发射部，该光发射部位于该光源的上方，该光发射部为一开口，使该光源产生的光线发射至该第二容置空间的外部。
5.如权利要求1所述的光学模块的封装结构，其特征在于，该缓冲件为一非耐热材料或一泡棉。
6.如权利要求1所述的光学模块的封装结构，其特征在于，该缓冲件为一耐热材料或一硅氧树脂。
7.如权利要求1所述的光学模块的封装结构，其特征在于，该遮蔽件为一不透光的材料。
8.如权利要求1所述的光学模块的封装结构，其特征在于，该基板为一印制电路板。
9.一种光学模块的封装方法，其特征在于，包括：
设置一感光组件与一光源于一基板之上；
设置一遮蔽件于该基板之上，该遮蔽件与该基板的上表面间形成一第一容置空间，该感光组件位于该第一容置空间内部，其中，该遮蔽件具有一光接收部，该光接收部位于该感光组件的上方，其中，该遮蔽件的上表面具有彼此分离且对称的分布在该光接收部周围的多个凹槽；
分别设置多个缓冲件于该遮蔽件上，其中，每一该缓冲件通过该至少一凹槽而被定位于该遮蔽件的该上表面，且每一该缓冲件的一部份凸出于所设置的凹槽外，且多个该缓冲件的至少两个位于该光源与该感光组件之间，且彼此分离而形成至少一空隙；以及
设置一盖板于该些缓冲件之上，该盖板通过与该些缓冲件的接触以和该遮蔽件的上表面保持一固定距离。
10.如权利要求9所述的光学模块的封装方法，其特征在于，该至少一凹槽对称的分布于该光接收部的周围。
11.如权利要求9所述的光学模块的封装方法，其特征在于，该光接收部为一开口，使该感光组件接收到来自该第一容置空间外部的光线。
12.如权利要求9所述的光学模块的封装方法，其特征在于，该遮蔽件与该基板的上表面间具有一第二容置空间，
该光源并位于该第二容置空间内部，其中，该遮蔽件具有一光发射部，该光发射部位于该光源的上方，该光发射部为一开口，使该光源产生的光线发射至该第二容置空间的外部。
CN201610893267.7A 2016-10-13 2016-10-13 光学模块的封装结构及其封装方法 Active CN107946255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610893267.7A CN107946255B (zh) 2016-10-13 2016-10-13 光学模块的封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610893267.7A CN107946255B (zh) 2016-10-13 2016-10-13 光学模块的封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN107946255A CN107946255A (zh) 2018-04-20
CN107946255B true CN107946255B (zh) 2020-08-07

Family

ID=61928386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610893267.7A Active CN107946255B (zh) 2016-10-13 2016-10-13 光学模块的封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN107946255B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921078A (zh) * 2005-08-25 2007-02-28 矽格股份有限公司 光感测半导体组件的封装方法及其封装结构
CN104051449A (zh) * 2013-03-12 2014-09-17 矽创电子股份有限公司 光学距离感测装置及其组装方法
CN105679753A (zh) * 2014-11-20 2016-06-15 日月光半导体制造股份有限公司 光学模块、其制造方法及电子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426833B (zh) * 2013-08-06 2016-03-02 深圳市依思普林科技有限公司 压接式功率模块
CN105789196B (zh) * 2014-12-22 2019-10-08 日月光半导体制造股份有限公司 光学模块及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921078A (zh) * 2005-08-25 2007-02-28 矽格股份有限公司 光感测半导体组件的封装方法及其封装结构
CN104051449A (zh) * 2013-03-12 2014-09-17 矽创电子股份有限公司 光学距离感测装置及其组装方法
CN105679753A (zh) * 2014-11-20 2016-06-15 日月光半导体制造股份有限公司 光学模块、其制造方法及电子装置

Also Published As

Publication number Publication date
CN107946255A (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
TWI699898B (zh) 光感測器封裝組件及其製造方法和電子設備
EP3605387B1 (en) Optical fingerprint recognition assembly, display apparatus and mobile terminal
US20170186886A1 (en) Sensor and Method for Fabricating the Same
EP2781994B1 (en) Electronic apparatus comprising a touch module
US20060266929A1 (en) Optical input device with a light source die mounted on a detecting die and manufacture method thereof
JP2006516779A (ja) 光電入力装置、このような装置の製造方法、及びこのような装置の助けを借りて物体の動きを測定する方法
KR100832073B1 (ko) 비접촉식 광 센서 모듈
WO2019214602A1 (zh) 移动终端
US10274365B2 (en) Optical module package structure and method thereof
US8913035B2 (en) Optical touch panel and light guide module thereof
JP6436296B2 (ja) 立体回路基板および当該立体回路基板を用いたセンサモジュール
KR20140135478A (ko) 모바일 장치용 지문 센서 모듈 및 이의 제조 방법
US10060789B2 (en) Electronic device with high electrostatic protection
KR20200087587A (ko) 디스플레이를 포함하는 전자 장치
CN107946255B (zh) 光学模块的封装结构及其封装方法
US9111702B2 (en) Knob structure and electronic device thereof
KR20160005317A (ko) 비접촉식 온도 센서가 장착된 전자 장치
JP2015081769A (ja) 光学式物体位置検出装置
EP1634150B1 (en) Opto-electronic input device and method of measuring the movement of an object by means of such a device
JP4222289B2 (ja) 画像検出装置及びその製造方法
CN113095245A (zh) 触控显示模组及其屏幕下指纹辨识模组
US8482012B2 (en) Chip module package structure
KR20180028380A (ko) 지문센서 모듈, 이를 제조하는 지문센서 모듈 제조장치 및 제조방법
TWI514201B (zh) 光學手指導覽器件
JP2016086227A (ja) 遠隔操作装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant