CN1921078A - 光感测半导体组件的封装方法及其封装结构 - Google Patents

光感测半导体组件的封装方法及其封装结构 Download PDF

Info

Publication number
CN1921078A
CN1921078A CNA2005100933160A CN200510093316A CN1921078A CN 1921078 A CN1921078 A CN 1921078A CN A2005100933160 A CNA2005100933160 A CN A2005100933160A CN 200510093316 A CN200510093316 A CN 200510093316A CN 1921078 A CN1921078 A CN 1921078A
Authority
CN
China
Prior art keywords
optical sensing
semiconductor assembly
cover plate
clearance wall
euphotic cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100933160A
Other languages
English (en)
Other versions
CN100413042C (zh
Inventor
陈柏宏
陈懋荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIGURD CO Ltd
Original Assignee
SIGURD CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIGURD CO Ltd filed Critical SIGURD CO Ltd
Priority to CNB2005100933160A priority Critical patent/CN100413042C/zh
Publication of CN1921078A publication Critical patent/CN1921078A/zh
Application granted granted Critical
Publication of CN100413042C publication Critical patent/CN100413042C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Light Receiving Elements (AREA)

Abstract

本发明是揭露一种光感测半导体组件的封装方法及其封装结构，其是在一具有复数个光感测芯片的光感测晶圆上先形成间隙壁结构后，将粘着剂直接涂布在间隙壁的非光感测区，使得在间隙壁上装设置透光盖板时，不会有粘着剂掉落至光感测芯片的光感测区上的情形发生；另外，更可配合间隙壁上有凹槽的设计，使其于压合时亦不易有粘着剂沿着贴合缝溢胶至光感测区的情况发生。

Description

光感测半导体组件的封装方法及其封装结构
技术领域
本发明是有关一种半导体组件的封装方法及其封装结构，特别是关于一种可保护光感测芯片不受外部微粒(Particle)污染的光感测半导体组件的封装方法及其封装结构。
背景技术
按，光感测半导体组件是利用光感测芯片及其上方的光感测区来撷取感测影像，因此光感测半导体组件的好坏与芯片息息相关，然而，在其封装过程中，常会有微粒污染光感测芯片的情况发生，使得封装制程格外重要。
一般传统的封装方式如图1A至图1B所示，首先请参阅图1A所示，在一光感测晶圆10上设有复数个光感测芯片12，每一光感测芯片12上具有一光感测区14；另提供一透光盖板16，其是成型一间隙壁(Spacer)矩阵18；然后在间隙壁矩阵18之间(非光感测区)涂布一粘着剂(AdhesiveGlue)20；然后再反转(Flip)透光盖板16，使其覆盖至光感测晶圆10上，如第1B图所示，使光感测区14、间隙壁矩阵18、透光盖板16之间形成一个密闭空间，用以保护光感测芯片12上的光感测区14不受到外界微粒的污染。
然而，由于透光盖板16是先涂布粘着剂20的后再进行反转贴合的动作时，此时会有粘着剂掉落至光感测芯片12的光感测区14上，形成一不易清洗的杂质来源，从而影响制程良率与品质。再者，上述制程乃是采用反转贴合晶圆的方式，于进行贴合制程时，易会有贴合对位精准度的问题发生。另外，若是粘着剂胶量控制不当，在进行压合过程中，胶量过少，无粘接封合效果，胶量过多则会有胶量沿着贴合缝溢胶至光感测区，而污染光感测芯片。
有鉴于此，针对上述的问题，本发明遂提出一种可保护光感测芯片不受外部微粒(Particle)污染的光感测半导体组件的封装方法及其封装结构。
发明内容
本发明是的主要目的是在提供一种光感测半导体组件的封装方法及其封装结构，其是可改进制程良率，避免封装过程中有粘着剂掉至光感测区域，而污染光感测芯片，以此提高光感测半导体组件的良率与品质。
本发明的另一目的是在提供一种光感测半导体组件的封装方法及其封装结构，其是在贴合制程中提供一种容易贴合对位的方式，以简化制程难度并提高贴合对位精准度，进而解决已知封合方式在做透光盖板与晶圆对位时会有对位不易的情况发生。
本发明的再一目的是在提供一种芯片级尺寸封装(ChipScale Package，CSP)的光感测半导体组件的封装方法及其封装结构。
为达到上述的目的，本发明的一种光感测半导体组件的封装方法，其特征在于，包括下列步骤：
提供一光感测晶圆，其上具有复数个光感测芯片，该光感测芯片具有一光感测区；
于该光感测芯片上形成一缓冲层；
移除部份该缓冲层，使剩余的缓冲层在每一该光感测芯片周围的非光感测区上分别形成一间隔壁；
于该非光感测区上且于相邻的该间隙壁中涂布一粘着剂；以及
将一透光盖板利用该粘着剂贴合至该间隙壁上，使该光感测区、间隙壁及该透光盖板形成一密闭空间。
其中在移除部份该缓冲层的步骤是利用蚀刻制程来完成。
其中在形成该间隙壁的步骤前，更可先在该缓冲层上形成有数凹槽，使成形之后给一该间隙壁顶部分别具有一凹槽。
其中形成该凹槽的方式是利用蚀刻制程来完成。
其中在贴合该透光盖板的步骤中，是可在真空腔室中进行封合，使该间隙壁与该透光盖板形成一真空密闭空间。
其中还包括一切割步骤，以每一该光感测芯片为单位进行切割，以形成复数个光感测半导体组件。
本发明另外提出一种光感测半导体组件的封装结构，其特征在于，包括：
一光感测晶圆，其上具有复数个光感测芯片，且每一该光感测芯片具有一光感测区及一非光感测区；
复数间隙壁，分别环设于该光感测芯片周围的非光感测区上；
至少一粘着剂，位于该非光感测区上且于相邻的该间隙壁中；以及
至少一透光盖板，利用该粘着剂安装于该间隙壁上，以覆盖该光感测区，并使该光感测区、该间隙壁及该透光盖板形成一密闭空间。
其中该透光盖板可同时覆盖于复数个该光感测芯片上方，或是分别在每光感测芯片上覆盖一个该透光盖板。
其中该粘着剂是为热硬化胶或是UV胶。
其中在该间隙壁上更设有凹槽设计，以供填入该粘着剂。
附图说明
底下由具体实施例配合附图详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效，其中：
图1A及图1B为已知在进行光感测半导体组件封装的示意图。
图2为本发明的光感测半导体组件的封装结构剖视图。
图3A至图3D分别为本发明在进行封装的各步骤结构剖视图。
图4A至图4E分别为本发明另一实施例在进行封装的各步骤结构剖视图。
具体实施方式
本发明为一种光感测半导体组件的封装方法与封装结构，其是提供一光穿透至光感测半导体组件的机制，并保护光感测半导体组件内的光感测芯片不会受到外部微粒(Particle)的污染。
图2为本发明的光感测半导体组件封装结构示意图，如图所示，此晶圆级光感测半导体组件的封装结构是包含有一光感测晶圆30，其上是设有复数个光感测芯片32，每一光感测芯片32上具有一光感测区34及一非光感测区36；在每一光感测芯片32的非光感测区36上环设有一间隙壁(Spacer)38；并有一透光盖板40利用一粘着剂42，通常为热硬化胶或是UV胶，安装于该间隙壁38上，以覆盖该光感测区34，并封合光感测区34、间隙壁38与透光盖板40，使其保持一密闭空间。且透光盖板40可如图所示同时覆盖于复数个光感测芯片32上方，另外，亦可是分别在每一光感测芯片32上单独覆盖一个透光盖板40。
上述的透光盖板40更可设计为用来过滤特定的光波长，例如，此透光盖板可用以过滤远红外光线。
接着，针对上述的封装结构来说明本发明的封装方法，详细的封装方法如图3A至图3D所示。首先，先参阅图3A所示，提供一光感测晶圆30，其上设有复数个光感测芯片32，每一光感测芯片32上具有一光感测区34与非光感测区36；然后在光感测晶圆30上沈积形成一缓冲层44，此缓冲层44的材质可为光阻材料。
然后，利用蚀刻方式对缓冲层44进行蚀刻，如图3B所示以去除部份该缓冲层44，使剩余的缓冲层44形成一间隙壁38矩阵，亦即缓冲层44在每一光感测芯片32周围的非光感测区36上分别形成有一间隔壁38。
如图3C所示，再于非光感测区36上且于相邻的间隙壁38之间涂布一粘着剂42；然后如图3D所示将一透光盖板40贴合至光感测晶圆32上的间隙壁38，使光感测区34、间隙壁38、透光盖板40之间形成一个密闭空间，用以保护光感测芯片32上的光感测区34不受到外界杂质的污染，如此即可完成整个封装制程。
当然在贴合该透光盖板40的步骤中，是可在真空腔室的环境中进行封合，使间隙壁38与透光盖板40形成一真空密闭空间，以确保封合时，不会有空气残留。若有空气残留时，往后有高温制程应用时，其热膨胀效应(Thermal Expansion)会影响到半导体组件封合的可靠度。
其中，上述的光感测晶圆30更可以光感测芯片32为单元进行切割，以形成复数个光感测半导体组件，使每一光感测半导体组件分别包含一光感测芯片32、间隙壁38、透光盖板40以及封合该些组件的粘着剂42。
据上所述，由于本发明的粘着剂是直接涂布在间隙壁的非光感测区，因此在设置透光盖板时，不会有对位精准度的问题，也不会有粘着剂掉落至光感测芯片的光感测区上的情形发生；另外，在做压合动作时，亦不易有胶量沿着贴合缝溢胶(Overflow)至光感测区的情况发生。
为使粘着剂的聚合效果更好，本发明更具有另一个实施态样，如图4A至图4E所示，在已形成有如图4A的缓冲层44的光感测晶圆30上，对缓冲层44进行蚀刻以形成有凹槽46结构，如图4B所示；而后如图4C所示，再蚀刻去除部份该缓冲层44，以形成顶部具有凹槽46设计的间隙壁38结构；此凹槽46形状成为涂布粘着剂42的导胶道(LeadingGlue Channel)，如图4D所示，使得粘着剂42在此聚合(gather)，不易流出非光感测区36所成形的矩阵中，故可在进行图4E所示的透光盖板40压合时，有效避免粘着剂42会溢胶至光感测区34。
因此，本发明是可大简化制程难度，并提供较高的制程良率与品质，并避免封装过程中有粘着剂掉至光感测区域，而污染光感测芯片，以此提高光感测半导体组件的良率与品质。另外，本发明亦在提供一种芯片级尺寸封装(CSP)的光感测半导体组件的封装方法及其封装结构。
以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技术的人士能够了解本发明的内容并据以实施，当不能以的限定本发明的专利范围，即凡是依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。

Claims (14)

1.一种光感测半导体组件的封装方法，其特征在于，包括下列步骤：
提供一光感测晶圆，其上具有复数个光感测芯片，该光感测芯片具有一光感测区；
于该光感测芯片上形成一缓冲层；
移除部份该缓冲层，使剩余的缓冲层在每一该光感测芯片周围的非光感测区上分别形成一间隔壁；
于该非光感测区上且于相邻的该间隙壁中涂布一粘着剂；以及
将一透光盖板利用该粘着剂贴合至该间隙壁上，使该光感测区、间隙壁及该透光盖板形成一密闭空间。
2.如权利要求1所述的光感测半导体组件的封装方法，其特征在于，其中在移除部份该缓冲层的步骤是利用蚀刻制程来完成。
3.如权利要求1所述的光感测半导体组件的封装方法，其特征在于，其中在形成该间隙壁的步骤前，更可先在该缓冲层上形成有数凹槽，使成形之后给一该间隙壁顶部分别具有一凹槽。
4.如权利要求1所述的光感测半导体组件的封装方法，其特征在于，其中形成该凹槽的方式是利用蚀刻制程来完成。
5.如权利要求1所述的光感测半导体组件的封装方法，其特征在于，其中在贴合该透光盖板的步骤中，是可在真空腔室中进行封合，使该间隙壁与该透光盖板形成一真空密闭空间。
6.如权利要求1所述的光感测半导体组件的封装方法，其特征在于，其中还包括一切割步骤，以每一该光感测芯片为单位进行切割，以形成复数个光感测半导体组件。
7.一种光感测半导体组件的封装结构，其特征在于，包括：
一光感测晶圆，其上具有复数个光感测芯片，且每一该光感测芯片具有一光感测区及一非光感测区；
复数间隙壁，分别环设于该光感测芯片周围的非光感测区上；
至少一粘着剂，位于该非光感测区上且于相邻的该间隙壁中；以及
至少一透光盖板，利用该粘着剂安装于该间隙壁上，以覆盖该光感测区，并使该光感测区、该间隙壁及该透光盖板形成一密闭空间。
8.如权利要求7所述的光感测半导体组件的封装结构，其特征在于，其中该透光盖板可同时覆盖于复数个该光感测芯片上方，或是分别在每光感测芯片上覆盖一个该透光盖板。
9.如权利要求7所述的光感测半导体组件的封装结构，其特征在于，其中该粘着剂是为热硬化胶或是UV胶。
10.如权利要求7所述的光感测半导体组件的封装结构，其特征在于，其中在该间隙壁上更设有凹槽设计，以供填入该粘着剂。
11.如权利要求7所述的光感测半导体组件的封装结构，其特征在于，其中该透光盖板更可用以过滤特定的光波长。
12.如权利要求11所述的光感测半导体组件的封装结构，其特征在于，其中该透光盖板是过滤远红外光线。
13.如权利要求7所述的光感测半导体组件的封装结构，其特征在于，其中该间隙壁的材质是为光阻材料。
14.如权利要求7所述的光感测半导体组件的封装结构，其特征在于，其中该光感测晶圆更以该光感测芯片为单元进行切割，以形成复数个光感测半导体组件，使每一该光感测半导体组件分别包含一光感测芯片、间隙壁、透光盖板以及封合该些组件的粘着剂。
CNB2005100933160A 2005-08-25 2005-08-25 光感测半导体组件的封装方法 Expired - Fee Related CN100413042C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100933160A CN100413042C (zh) 2005-08-25 2005-08-25 光感测半导体组件的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100933160A CN100413042C (zh) 2005-08-25 2005-08-25 光感测半导体组件的封装方法

Publications (2)

Publication Number Publication Date
CN1921078A true CN1921078A (zh) 2007-02-28
CN100413042C CN100413042C (zh) 2008-08-20

Family

ID=37778747

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100933160A Expired - Fee Related CN100413042C (zh) 2005-08-25 2005-08-25 光感测半导体组件的封装方法

Country Status (1)

Country Link
CN (1) CN100413042C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737538B2 (en) 2007-11-08 2010-06-15 Visera Technologies Company Limited Semiconductor package
CN101946199A (zh) * 2007-12-19 2011-01-12 赫普塔冈有限公司 隔离元件和用于制造隔离元件的方法
CN102456770A (zh) * 2010-10-14 2012-05-16 禧通科技股份有限公司 聚光型太阳能电池封装结构的制作方法及其封装结构
CN104485316A (zh) * 2013-03-08 2015-04-01 英飞凌科技股份有限公司 半导体器件及其制造方法
CN106129089A (zh) * 2016-07-21 2016-11-16 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN107946255A (zh) * 2016-10-13 2018-04-20 原相科技股份有限公司 光学模块的封装结构及其封装方法
CN110389687A (zh) * 2019-07-31 2019-10-29 业成科技（成都）有限公司 曲面保护盖的贴合结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3880278B2 (ja) * 2000-03-10 2007-02-14 オリンパス株式会社 固体撮像装置及びその製造方法
US6686653B2 (en) * 2000-06-28 2004-02-03 Institut National D'optique Miniature microdevice package and process for making thereof
US20040038442A1 (en) * 2002-08-26 2004-02-26 Kinsman Larry D. Optically interactive device packages and methods of assembly
CN2594992Y (zh) * 2002-11-26 2003-12-24 胜开科技股份有限公司 具透光层的影像感测晶片
CN1331237C (zh) * 2002-12-03 2007-08-08 友达光电股份有限公司 有源式有机发光二极管显示器及其制造方法
CN2598149Y (zh) * 2002-12-30 2004-01-07 胜开科技股份有限公司 光传感器封装改良构造

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737538B2 (en) 2007-11-08 2010-06-15 Visera Technologies Company Limited Semiconductor package
CN101431086B (zh) * 2007-11-08 2011-03-23 采钰科技股份有限公司 半导体封装结构及其形成方法
CN101946199A (zh) * 2007-12-19 2011-01-12 赫普塔冈有限公司 隔离元件和用于制造隔离元件的方法
CN102456770A (zh) * 2010-10-14 2012-05-16 禧通科技股份有限公司 聚光型太阳能电池封装结构的制作方法及其封装结构
CN104485316A (zh) * 2013-03-08 2015-04-01 英飞凌科技股份有限公司 半导体器件及其制造方法
CN106129089A (zh) * 2016-07-21 2016-11-16 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN106129089B (zh) * 2016-07-21 2021-11-23 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN107946255A (zh) * 2016-10-13 2018-04-20 原相科技股份有限公司 光学模块的封装结构及其封装方法
CN107946255B (zh) * 2016-10-13 2020-08-07 原相科技股份有限公司 光学模块的封装结构及其封装方法
CN110389687A (zh) * 2019-07-31 2019-10-29 业成科技（成都）有限公司 曲面保护盖的贴合结构
CN110389687B (zh) * 2019-07-31 2022-06-21 业成科技（成都）有限公司 曲面保护盖的贴合结构

Also Published As

Publication number Publication date
CN100413042C (zh) 2008-08-20

Similar Documents

Publication Publication Date Title
CN1921078A (zh) 光感测半导体组件的封装方法及其封装结构
US7741161B2 (en) Method of making integrated circuit package with transparent encapsulant
US7723146B2 (en) Integrated circuit package system with image sensor system
KR100357178B1 (ko) 고체 촬상 소자 및 그의 제조 방법
US7923298B2 (en) Imager die package and methods of packaging an imager die on a temporary carrier
KR100758887B1 (ko) 반도체 장치의 제조 방법
CN1819221A (zh) Cmos图像传感器及其制造方法
CN1719590A (zh) 用于半导体器件的超薄模块及其制造方法
CN1622334A (zh) 固态成像装置及其制造方法
CN1428868A (zh) 光器件及其制造方法、光模件、电路基板以及电子机器
US7449357B2 (en) Method for fabricating image sensor using wafer back grinding
US8003426B2 (en) Method for manufacturing package structure of optical device
US7547571B2 (en) Packaging method of a light-sensing semiconductor device and packaging structure thereof
US7858446B2 (en) Sensor-type semiconductor package and fabrication method thereof
JP2006041277A (ja) 固体撮像装置及び固体撮像装置の製造方法
CN1713393A (zh) 固态成像器件及其制造方法和照相机模块
JP4871690B2 (ja) 固体撮像装置の製造方法及び固体撮像装置
CN1606151A (zh) 晶片级封装方法及结构
CN1921127A (zh) 光感测模块的封装结构
US20070004087A1 (en) Chip packaging process
JPS63240078A (ja) 受光型半導体装置
WO2005071445A1 (en) Digital imaging device
US20050102827A1 (en) Frame attaching process
CN203895457U (zh) 一种影像传感器模组
US20240072084A1 (en) Image sensor package and method of fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080820

Termination date: 20090925