CN107943734B - 一种多fpga异构加速卡调试系统及其接口连接方法、系统 - Google Patents

Abstract

本申请公开了一种多FPGA异构加速卡调试系统及其接口连接方法、系统，该方法包括：通过PCIe总线将不同FPGA异构加速卡的PCIe插头进行互联；分别在每个FPGA异构加速卡内，通过JTAG信号线建立该FPGA异构加速卡的FPGA芯片和JTAG调试接头之间、以及FPGA芯片和PCIe插头上的JTAG引脚之间的连接。本申请不同FPGA异构加速卡的PCIe插头之间通过PCIe总线进行互联，并且，在每个FPGA异构加速卡内部，通过JTAG信号线，分别建立FPGA芯片和JTAG调试接头之间的连接以及FPGA芯片和PCIe插头上的JTAG引脚之间的连接，使得不同FPGA异构加速卡中的所有FPGA芯片之间实现互联，由此可见，本申请简化了多FPGA异构加速卡的调试连接方式，有利于大幅提升调试效率。

Description

一种多FPGA异构加速卡调试系统及其接口连接方法、系统

技术领域

本发明涉及FPGA异构加速卡技术领域，特别涉及一种多FPGA异构加速卡调试系统及其接口连接方法、系统。

背景技术

在云计算时代，目前，随着人工智能的兴起，GPU(即Graphics Processing Unit)借助深度学习，走上了历史的舞台，并且正应用于各种各样的业务中，从training到inference都有它的身影。FPGA(即Field－Programmable Gate Array)也借着这股浪潮，慢慢地走向数据中心，发挥着它的优势。参见图1所示，传统的FPGA异构加速卡的调试接口为JTAG接口，FPGA异构加速卡上的FPGA芯片通过标准的JTAG(即Joint Test Action Group)接口与调试器的一端连接，调试器的另一端则与主机进行连接，但是，这样的连接都是一对一的连接方式，即调试某一块FPGA异构加速卡时，必须将JTAG调试接头与对应的FPGA异构加速卡进行连接。当需要对多个FPGA异构加速卡进行调试的时候，需要连接多个调试器与对应FPGA异构加速卡的JTAG接口相连接，或使用同一调试电缆与不同的FPGA异构加速卡的JTAG接口进行连接。随着越来越多的FPGA异构加速卡部署到云计算中心，这种调试连接方法将对FPGA异构加速卡的现场调试带来极大的不便和现场维护及开发人员带来额外的难以接受的巨大工作量。

综上所述可以看出，如何简化多FPGA异构加速卡的调试连接方式以提升调试过程的便捷性是目前亟待解决的问题。

发明内容

有鉴于此，本发明的目的在于提供一种多FPGA异构加速卡调试系统及其接口连接方法、系统，能够简化多FPGA异构加速卡的调试连接方式。其具体方案如下：

第一方面，本发明公开了一种多FPGA异构加速卡调试接口的连接方法，每个所述FPGA异构加速卡中均包括FPGA芯片、JTAG调试接头以及PCIe插头；其中，所述连接方法包括：

通过PCIe总线将不同FPGA异构加速卡的PCIe插头进行互联；

分别在每个FPGA异构加速卡内，通过JTAG信号线建立该FPGA异构加速卡的FPGA芯片和JTAG调试接头之间、以及FPGA芯片和PCIe插头上的JTAG引脚之间的连接。

可选的，通过JTAG信号线建立该FPGA异构加速卡的FPGA芯片和JTAG调试接头之间的连接的过程，包括：

通过TDI、TD0、TCK以及TMS信号线连接该FPGA异构加速卡的FPGA芯片和JTAG调试接头。

可选的，通过JTAG信号线建立该FPGA异构加速卡的FPGA芯片和PCIe插头上的JTAG引脚之间的连接的过程，包括：

通过TDI、TD0、TCK以及TMS信号线连接该FPGA异构加速卡的FPGA芯片和PCIe插头上的JTAG引脚。

可选的，在每个FPGA异构加速卡内，FPGA芯片的TCK引脚和TMS引脚并行连接至JTAG调试接头和PCIe插头的相应引脚上，并且，FPGA芯片的TDI引脚和TD0引脚分别一对一地连接至不同的跳线插座上，每个跳线插座的一端与FPGA芯片的相应引脚连接，另一端则通过跳线帽分别连接至PCIe插头的TDI引脚、PCIe插头的TD0引脚、JTAG调试接头的TDI引脚和JTAG调试接头的TD0引脚；

其中，所有跳线插座在实际使用时有且只有一个处于选通状态。

第二方面，本发明公开了一种多FPGA异构加速卡调试接口的连接系统，每个所述FPGA异构加速卡中均包括FPGA芯片、JTAG调试接头以及PCIe插头；其中，所述连接系统包括：

PCIe总线，用于将不同FPGA异构加速卡的PCIe插头进行互联；

位于每个FPGA异构加速卡内的JTAG信号线，用于建立该FPGA异构加速卡的FPGA芯片和JTAG调试接头之间、以及FPGA芯片和PCIe插头上的JTAG引脚之间的连接。

可选的，所述JTAG信号线包括TDI、TD0、TCK以及TMS信号线。

可选的，在每个FPGA异构加速卡内，FPGA芯片的TCK引脚和TMS引脚并行连接至JTAG调试接头和PCIe插头的相应引脚上，并且，FPGA芯片的TDI引脚和TD0引脚分别一对一地连接至不同的跳线插座上，每个跳线插座的一端与FPGA芯片的相应引脚连接，另一端则通过跳线帽分别连接至PCIe插头的TDI引脚、PCIe插头的TD0引脚、JTAG调试接头的TDI引脚和JTAG调试接头的TD0引脚；

其中，所有跳线插座在实际使用时有且只有一个处于选通状态。

第三方面，本发明公开了一种多FPGA异构加速卡的调试系统，包括前述公开的连接系统，还包括：

板卡选择模块，用于从所述多FPGA异构加速卡中选择一个FPGA异构加速卡作为主调试卡；

调试器，用于通过所述主调试卡对所有FPGA异构加速卡上的FPGA芯片进行调试。

可见，本发明不同FPGA异构加速卡的PCIe插头之间通过PCIe总线进行互联，并且，在每个FPGA异构加速卡内部，通过JTAG信号线，分别建立FPGA芯片和JTAG调试接头之间的连接以及FPGA芯片和PCIe插头上的JTAG引脚之间的连接，上述连接方式使得不同FPGA异构加速卡中的所有FPGA芯片之间实现互联，从而使得后续只需利用一个调试器便可实现对所有FPGA芯片的调试业务。由此可见，本发明简化了多FPGA异构加速卡的调试连接方式，有利于大幅提升调试效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为传统FPGA异构加速卡调试接口的JTAG连接示意图；

图2为本发明公开的一种多FPGA异构加速卡调试接口连接方法流程图；

图3为PCIe规范接口定义示意图；

图4为本发明公开的一种多FPGA异构加速卡调试接口连接示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种多FPGA异构加速卡调试接口的连接方法，每个FPGA异构加速卡中均包括FPGA芯片、JTAG调试接头以及PCIe插头；其中，参见图2所示，连接方法包括：

步骤S11：通过PCIe总线将不同FPGA异构加速卡的PCIe插头进行互联；

步骤S12：分别在每个FPGA异构加速卡内，通过JTAG信号线建立该FPGA异构加速卡的FPGA芯片和JTAG调试接头之间、以及FPGA芯片和PCIe插头上的JTAG引脚之间的连接。

可以理解的是，上述步骤S11和S12之间在执行时间上并没有先后顺序，可以根据实际应用需要进行灵活安排。

需要说明的是，按照PCIe规范接口的定义，PCIe插头的PCIe引脚中保留了JTAG引脚，也即，PCIe插头的PCIe引脚包含了TDI、TD0、TCK以及TMS引脚，具体如图3所示。

本实施例中，上述通过JTAG信号线建立该FPGA异构加速卡的FPGA芯片和JTAG调试接头之间的连接的过程，具体可以包括：通过TDI、TD0、TCK以及TMS信号线连接该FPGA异构加速卡的FPGA芯片和JTAG调试接头。

本实施例中，上述通过JTAG信号线建立该FPGA异构加速卡的FPGA芯片和PCIe插头上的JTAG引脚之间的连接的过程，具体可以包括：通过TDI、TD0、TCK以及TMS信号线连接该FPGA异构加速卡的FPGA芯片和PCIe插头上的JTAG引脚。

更具体的，本实施例中，在每个FPGA异构加速卡内，FPGA芯片的TCK引脚和TMS引脚并行连接至JTAG调试接头和PCIe插头的相应引脚上，并且，FPGA芯片的TDI引脚和TD0引脚分别一对一地连接至不同的跳线插座上，每个跳线插座的一端与FPGA芯片的相应引脚连接，另一端则通过跳线帽分别连接至PCIe插头的TDI引脚、PCIe插头的TD0引脚、JTAG调试接头的TDI引脚和JTAG调试接头的TD0引脚；

其中，所有跳线插座在实际使用时有且只有一个处于选通状态。

可以理解的是，上述跳线插座实质上是一对四的跳线插座。

本实施例后续可以通过配置多个FPGA异构加速卡上的跳线帽的选通状态，来使得多个FPGA异构加速卡上的FPGA芯片通过PCIe插头上的JTAG保留信号线形成菊花链式的连接结构，具体如图4所示。

在上述技术方案的基础上，后续可以通过选定连接JTAG调试电缆的一个FPGA异构加速卡，来作为主机的调试接入点。

相应的，本发明实施例还公开了一种多FPGA异构加速卡调试接口的连接系统，每个FPGA异构加速卡中均包括FPGA芯片、JTAG调试接头以及PCIe插头；其中，上述连接系统包括：

PCIe总线，用于将不同FPGA异构加速卡的PCIe插头进行互联；

位于每个FPGA异构加速卡内的JTAG信号线，用于建立该FPGA异构加速卡的FPGA芯片和JTAG调试接头之间、以及FPGA芯片和PCIe插头上的JTAG引脚之间的连接。

具体的，上述JTAG信号线包括TDI、TD0、TCK以及TMS信号线。

本实施例中，在每个FPGA异构加速卡内，FPGA芯片的TCK引脚和TMS引脚并行连接至JTAG调试接头和PCIe插头的相应引脚上，并且，FPGA芯片的TDI引脚和TD0引脚分别一对一地连接至不同的跳线插座上，每个跳线插座的一端与FPGA芯片的相应引脚连接，另一端则通过跳线帽分别连接至PCIe插头的TDI引脚、PCIe插头的TD0引脚、JTAG调试接头的TDI引脚和JTAG调试接头的TD0引脚；

其中，所有跳线插座在实际使用时有且只有一个处于选通状态。

进一步的，本发明实施例还公开了一种多FPGA异构加速卡的调试系统，包括前述实施例公开的连接系统，还包括：

板卡选择模块，用于从多FPGA异构加速卡中选择一个FPGA异构加速卡作为主调试卡；

调试器，用于通过主调试卡对所有FPGA异构加速卡上的FPGA芯片进行调试。

可以理解的是，由于上述连接系统中不同FPGA异构加速卡的所有FPGA芯片已经实现了互联，在此基础上，上述调试器与主调试卡上的JTAG调试接头连接后，通过该JTAG调试接头为不同的FPGA芯片分别传输相应的调试指令，从而实现了利用一个调试器完成对所有FPGA芯片进行调试的效果。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种多FPGA异构加速卡调试系统及其接口连接方法、系统进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (2)

1.一种多个FPGA异构加速卡调试接口的连接方法，其特征在于，每个所述FPGA异构加速卡中均包括FPGA芯片、JTAG调试接头以及PCIe插头；其中，所述连接方法包括：

通过PCIe总线将不同FPGA异构加速卡的PCIe插头进行互联；

分别在每个FPGA异构加速卡内，通过JTAG信号线建立该FPGA异构加速卡的FPGA芯片和该FPGA异构加速卡的JTAG调试接头之间、以及FPGA芯片和该FPGA异构加速卡的PCIe插头上的JTAG引脚之间的连接；

其中，在每个FPGA异构加速卡内，FPGA芯片的TCK引脚和TMS引脚并行连接至该FPGA异构加速卡的JTAG调试接头和PCIe插头的相应引脚上，并且，FPGA芯片的TDI引脚和TDO引脚分别一对一地连接至不同的跳线插座上，每个跳线插座的一端与FPGA芯片的相应引脚连接，另一端则通过跳线帽分别连接至PCIe插头的TDI引脚、PCIe插头的TDO引脚、JTAG调试接头的TDI引脚和JTAG调试接头的TDO引脚；

从多个FPGA异构加速卡中选择一个FPGA异构加速卡作为主调试卡，利用一个调试器实现对所有FPGA芯片的调试，该调试器与所述主调试卡上的JTAG调试接头连接，通过该JTAG调试接头为不同的FPGA芯片分别传输相应的调试指令。

2.一种多个FPGA异构加速卡调试接口的连接系统，其特征在于，每个所述FPGA异构加速卡中均包括FPGA芯片、JTAG调试接头以及PCIe插头；其中，所述连接系统包括：

PCIe总线，用于将不同FPGA异构加速卡的PCIe插头进行互联；

位于每个FPGA异构加速卡内的JTAG信号线，用于建立该FPGA异构加速卡的FPGA芯片和该FPGA异构加速卡的JTAG调试接头之间、以及FPGA芯片和该FPGA异构加速卡的PCIe插头上的JTAG引脚之间的连接；

其中，在每个FPGA异构加速卡内，FPGA芯片的TCK引脚和TMS引脚并行连接至该FPGA异构加速卡的JTAG调试接头和PCIe插头的相应引脚上，并且，FPGA芯片的TDI引脚和TDO引脚分别一对一地连接至不同的跳线插座上，每个跳线插座的一端与FPGA芯片的相应引脚连接，另一端则通过跳线帽分别连接至PCIe插头的TDI引脚、PCIe插头的TDO引脚、JTAG调试接头的TDI引脚和JTAG调试接头的TDO引脚；

从多个FPGA异构加速卡中选择一个FPGA异构加速卡作为主调试卡，利用一个调试器实现对所有FPGA芯片的调试，该调试器与所述主调试卡上的JTAG调试接头连接，通过该JTAG调试接头为不同的FPGA芯片分别传输相应的调试指令。

Images