CN107924364A - 用于并行读和写操作的系统、方法和器件 - Google Patents

用于并行读和写操作的系统、方法和器件 Download PDF

Info

Publication number
CN107924364A
CN107924364A CN201680049948.3A CN201680049948A CN107924364A CN 107924364 A CN107924364 A CN 107924364A CN 201680049948 A CN201680049948 A CN 201680049948A CN 107924364 A CN107924364 A CN 107924364A
Authority
CN
China
Prior art keywords
memory
memory unit
local bitline
coupled
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680049948.3A
Other languages
English (en)
Other versions
CN107924364B (zh
Inventor
维尼特·阿格拉瓦尔
罗杰·贝特曼
塞缪尔·莱什纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Longitudinal Flash Storage Solutions Co., Ltd.
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN107924364A publication Critical patent/CN107924364A/zh
Application granted granted Critical
Publication of CN107924364B publication Critical patent/CN107924364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2209—Concurrent read and write
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本文公开了用于并行读和写操作的系统、方法和器件。器件可以包括耦合到局部位线和与存储器阵列的存储器单元相关联的全局位线的第一传输器件。第一传输器件可以被配置为选择性地将全局位线耦合到局部位线。器件还可以包括耦合到局部位线和感测放大器的第一器件。第一器件可以被配置为选择性地将局部位线耦合到感测放大器。器件还可以包括耦合到局部位线和电接地的第二器件。第二器件可以被配置为选择性地将局部位线耦合到电接地。

Description

用于并行读和写操作的系统、方法和器件
相关申请的交叉引用
本申请是于2015年12月22日提交的第14/978,733号美国专利申请的国际申请，要求于2015年9月10日提交的第62/216,896号美国临时申请的权益，这两个专利申请通过引用以其整体合并于此。
技术领域
本公开一般涉及存储器，且更具体地，涉及与存储器相关联的读和写操作。
背景
存储器器件可以包括存储器单元阵列，其可以被配置为存储系统的各个其他组件的数据值的存储器组件。这样的存储器器件基于存储器地址以及与这样的存储器地址和存储器单元相关联的对应的行和列，来标识和访问这样的存储器单元。因此，存储器单元可以通过特定的存储器地址来标识，并且除其他之外，可以基于行和列解码器等来访问。而且，这样的存储器单元可以被划分成诸如扇区或页面的存储器单位。因此，与存储器单元相关联的地址也可以标识存储器单元驻留的存储器扇区。
附图简述
图1示出根据一些实施例配置的能够独立进行读和写操作的存储器器件的示例。
图2A示出根据各种实施例的被配置为实现独立读和写操作的开关逻辑的示例。
图2B示出根据各种实施例的被配置为实现独立的读和写操作的开关逻辑的另一示例。
图3示出了根据一些实施例的实施存储器操作的方法的示例的流程图。
图4示出了根据一些实施例的实施存储器操作的方法的另一示例的流程图。
图5示出了根据一些实施例实施的与低电压和高电压存储器操作相关联的周期时间的图示的示例。
图6示出了根据一些实施例实施的包括存储器器件的处理系统的框图。
详细描述
在以下的描述中，阐述了许多特定的细节，以便提供对所提出的概念的透彻的理解。可以在没有这些具体细节中的一些或全部的情况下实践所呈现的概念。在其他情况下，众所周知的处理操作没有被详细描述，以免不必要地模糊所描述的概念。虽然一些概念将结合特定示例进行描述，但要理解这些示例不旨在限制。
因为读操作不能与写操作并行地实施，用于在存储器器件中实施读和写操作的传统技术是独有的。例如，如果存储器扇区内的特定存储器单元正在经历写操作，则不可以在该存储器器件中包括的任何其他存储器扇区中的任何其他存储器单元上执行其它操作。例如，不能对包括在未经历写操作的其他不同存储器扇区中的其他存储器单元执行读操作。更具体地说，如果第一存储器单元正在经历写操作，则所有位线被驱动到范围从VPOS到VNEG的电势。因此，不同存储器扇区中的第二存储器单元不能经历读操作，因为其位线被驱动到范围从VPOS到VNEG的电压。为了实施读操作，第二存储器单元可能需要约0.6V的电压。因此，第二存储器单元必须等到第一存储器单元的写操作完成，然后才能在其局部位线上接收适当的电压。此外，诸如写操作的高电压操作可能生成可能损害可能已经被保留浮动的其他扇区中的存储器单元的漏电流和电压。
本文公开了各种实施例，其能够在存储器器件的各种存储器单位中并行地实施读和写操作。此外，本文所公开的实施例保护存储器单元免受可能以其他方式由漏电流和电压引起的损害。在各种实施例中，包括在列多路复用器中的命令和控制电路以及开关逻辑可以被配置为选择性地将局部位线耦合到存储器器件内的各种其他组件和从存储器器件内的各种其他组件解耦局部位线。例如，包括在列多路复用器中的开关逻辑可被配置为基于通过命令和控制电路生成的一个或更多个信号，选择性地将局部位线耦合到全局位线、感测放大器及系统接地(其可为电接地)及从全局位线、感测放大器及系统接地(其可为电接地)解耦局部位线。以这种方式，可以独立地控制可以是存储器扇区或页面的不同存储器单位，以并行地在不同的存储器单位中实施读和写操作，并且同时减少由于在高电压操作期间使用的高电压而导致的对存储器单元造成的损害。
图1示出根据一些实施例配置的能够独立进行读和写操作的存储器器件的示例。如将在下面更详细地讨论的，诸如器件100的存储器器件可以包括能够在包括在同一存储器器件中的存储器单位内实施并发的读和写操作的存储器阵列。如前所述，存储器单位可以是存储器扇区或存储器页面。因此，器件100可以被配置为独立地操作包括在列多路复用器中的开关逻辑，列多路复用器与包括在存储器单位内的局部位线相关联，从而实现在不同的存储器单位上并行地实施读和写操作，并且减少与读和写操作相关联的整体周期时间。
在各种实施例中，器件100可以包括存储器阵列102，其可以包括诸如第一存储器单元112的存储器单元的阵列。存储器阵列102可包含非易失性存储器单元，所述非易失性存储器单元可保持所存储的数据或信息而不管其是否被供电。因此，如下面将更详细讨论的，可以实施一个或更多个写操作以将数据值写入存储器单元中和/或擦除存储器单元中的数据值。此外，可以实施一个或更多个读操作以读取当前存储在存储器单元中的数据值。在各种实施例中，包括在存储器阵列102中的存储器单元(诸如第一存储器单元112)可以是硅氧化氮氧化硅(SONOS)非易失性存储器单元。
如以上所讨论的，存储器阵列102可以被分成若干存储器单位。在一些实施例中，存储器单位可以是存储器扇区或页面。如上所述，本文公开的各种实施例可以被配置为在同一存储器器件内的不同存储器单位上执行读操作和写操作，其中读操作和写操作彼此并行且彼此独立地发生。在这样的实施例中，可以基于扇区标识符、行标识符和列标识符的组合来标识存储器单元。例如，可以基于扇区读取地址、行读取地址和列读取地址来标识包括在读取操作中的第一存储器单元112。此外，包括在写操作中的第二存储单元120可以基于扇区写入地址和行写入地址来标识。如下面将更详细讨论的，开关逻辑可以包括开关器件，例如多路复用器、开关或者任何其它合适的开关或选择器件。例如，开关逻辑可以包括多路复用器。因此，根据各种实施例，开关逻辑106可以是被配置为至少部分地基于所接收的读取地址和写入地址来实施第一存储器单元112和第二存储器单元120上的读和写操作的并行执行的多路复用器。此外，根据一些实施例，第一存储器单元112和第二存储器单元120可以分别被包括在第一存储器单位和第二存储器单元中。
在各种实施例中，可以基于位线和字线来选择存储器单元。例如，可以基于例如可以标识包括第一存储器单元112的行的行地址来选择字线(诸如字线118)。此外，可以基于例如可以标识包括第一存储器单元112的列的列地址来选择局部位线，诸如局部位线114。当一起查看行地址和列地址时，它们可以在第一存储单元112处相交，并且第一存储器单元可以被选择。在各种实施例中，还可以基于存储器单位地址选择存储器单元(诸如第一存储器单元)。例如，扇区地址可以用于标识包括第一存储器单元112的第一存储器扇区，且可经历随后的读或写操作。在一些实施例中，存储器单位地址可以实现在存储器单位内的局部位线(例如局部位线114)的选择以及局部位线到全局位线(例如全局位线114)的耦合，这便于将局部位线驱动到在读和/或写操作期间使用的电势。如下面将更详细讨论的，诸如耦合到局部位线的开关逻辑106的开关逻辑可以被配置为选择性地将存储器单位内的局部位线耦合到(除其他之外)全局位线，从而在相同存储器器件内的不同存储器单位之间并行地实施读和写操作。
器件100可包含行解码器110，所述行解码器110可以被配置为解码接收的行地址且基于经解码的行地址将电压施加到特定字线。以此方式，行解码器110可被配置为基于所接收的行地址来选择用于一个或更多个读或写操作的行。器件100还可包括列多路复用器104，所述列多路复用器104可被配置为接收列地址并基于所接收的列地址将电压施加到开关逻辑，开关逻辑可包含与特定位线相关联的一个或更多个多路复用器。以这种方式，列多路复用器104可以被配置为基于所接收到的列地址来选择用于一个或更多个读或写操作的列。根据一些实施例，列多路复用器104可以包括与存储器列相关联的开关逻辑，诸如开关逻辑106。如将在下面参照图2A和图2B更详细讨论的，开关逻辑106可以被配置为选择性地将特定存储器单位内的各个局部位线耦合到特定电势。这样做，开关逻辑106可以被配置为实现存储器单位内的局部位线的独立操作，这可以实现在相同存储器器件的不同存储器单位内的读和写操作的并行实施。
而且，列多路复用器104的操作可以至少部分地由诸如控制逻辑130的控制逻辑来控制，该控制逻辑可以被包括在下面参照图6更详细讨论的命令和控制电路中。下面参考图2A和2B以及表1和2更详细地讨论了控制逻辑130的配置和操作，诸如生成各种信号。
器件100还可包括感测放大器108，其可被配置为从所选存储器单元获得一个或更多个电测量结果。举例来说，在读操作期间，感测放大器108可被配置成标识与所选存储器单元相关联的电特性(例如，电势和/或电阻)。电特性可以指示由存储器单元存储的数据值。因此，根据一些实施例，如以下参照图6更详细讨论的感测放大器108或另一个系统组件还可以被配置为基于所标识的电特性来确定存储在存储器单元内的数据值。
图2A示出根据各种实施例的被配置为实现独立读和写操作的开关逻辑的示例。如上所述，开关逻辑可以包括多路复用器，其可以被实施为选择性地将局部位线耦合到一个或更多个其他组件，诸如感测放大器、全局位线或系统接地。如下面将更详细讨论的，开关逻辑(诸如开关逻辑200)可以被配置为在可以在存储器器件的其他部分执行的高电压操作期间，保护与存储器阵列相关联的组件，诸如感测放大器和列多路复用器。此外，开关逻辑还可以被配置为通过在每个相应操作期间在适当时间选择性地提供放电路径，来在写操作期间实现并行的读操作的实施。
开关逻辑200可以包括第一传输器件202，该第一传输器件202可以被配置为选择性地将局部位线114与全局位线116耦合或解耦。因此，全局位线116可以被驱动到一个或更多个电势，如在下面参考表1和表2更详细地讨论的，并且可以选择性地耦合到各种局部位线(例如局部位线114)，从而以那些一个或更多个电势驱动局部位线。在各种实施例中，第一传输器件202可以包括一个或更多个其它器件，所述一个或更多个其它器件可以被配置为基于一个或更多个接收到的输入信号来控制全局位线116和局部位线114的耦合和解耦。例如，第一传输器件202可以包括第三器件204和第四器件206，其中每个都可以是晶体管。在一个示例中，第三器件204可以是p型晶体管，并且第四器件206可以是n型晶体管。第三器件204可以被配置为由在第三输入端210处接收的第三输入信号来门控。而且，第四器件206可以被配置为由在第四输入端208处接收的第四输入信号进行门控。因此，第三输入信号和第四输入信号可以组合地控制全局位线116和局部位线114之间的耦合。此外，施加到第三输入信号和第四输入信号中的每一个的或由第三输入信号和第四输入信号中的每一个表示的信号可以根据正在实施的模式或操作而变化或改变，如将在下面参照表1和表2更详细地讨论的。
开关逻辑200还可以包含第一器件212，其可被配置以选择性地将可具有相关联感测放大器输入端214的感测放大器与局部位线114耦合或解耦合。因此，第一器件212可以被配置为在与可以耦合到局部位线114的存储器单元相关联的读操作的一部分期间，将局部位线114与感测放大器输入214耦合。以此方式，第一器件212可被配置为在存储器单元与耦合到感测放大器输入端214的感测放大器之间提供耦合，使得感测放大器可从存储器单元获得一个或更多个测量结果。在各种实施例中，第一器件212可以是可以通过在与第一器件212相关联的第一输入端216处接收的第三信号进行门控的晶体管。例如，第三信号可以被施加到包括在第一器件212中的晶体管的栅极。以这种方式，施加到第一输入端216的电压可以通过控制第一器件212的操作，来控制存储单元、局部位线114和感测放大器的耦合和解耦。
开关逻辑200还可以包括第二器件218，其可以被配置成为局部位线114以及其中实施局部位线114的存储器件的其他组件提供放电路径。如图2A所示，第二器件218可以是可以由在第二输入端220处接收的第四信号进行门控的晶体管。因此，第四信号可以控制局部位线114经由接地端子222与系统接地的耦合。在各种实施例中，当包括耦合到局部位线114的存储器单位没有被选择用于任何操作时，如可以是当存储器单位未被选择用于读取、擦除、或编程操作的情形，第二器件218可以被配置为将局部位线114耦合到接地。当以这种方式配置时，放电路径可以保护存储器单元免受来自其他存储器单元正在经历其他高电压操作(例如可以是编程或擦除操作的写操作)时可能施加的其他高电压的泄漏。例如，如果第一存储单位正在进行写操作，则包括在第二存储单位中的可包括多路复用器的开关逻辑可以被配置为经由第二器件(诸如第二器件218)将其位线耦合到接地，从而保护包括在第二存储单位内的存储单元。
此外，第二器件218结合第一传输器件202和第一器件212可被配置为实现存储器单位中的读操作，该读操作可与相同存储器器件内的不同存储器单位上执行的写入操作同时发生。例如，可以在第一存储器扇区中执行写操作，并且可以以高电压驱动全局位线。在这个示例中，第一传输器件202可以被包括在已经被选择用于读操作的第二存储器扇区中。因此，第一传输器件202可以被配置为将全局位线116与局部位线114解耦，第一器件212可以被配置为将局部位线114与感测放大器输入端214相耦合，并且第二器件218可以被配置为将局部位线114与接地端子222解耦。以此方式，可以在第一扇区中执行写操作的同时在第二扇区中实施读操作，因为第二扇区能够以适当的电压驱动局部位线。而且，对于任何操作，第三个存储器扇区可能都未被选择。在第三存储器扇区中，全局位线可以与局部位线解耦，局部位线可以与感测放大器解耦，并且局部位线可以耦合到系统接地。
图2B示出根据各种实施例的被配置为实现独立的读和写操作的开关逻辑的另一示例。如以上参照图2A类似地讨论的，开关逻辑230可以包括第一传输器件202、全局位线116、局部位线114、第一器件212和第二器件218。在一些实施例中，开关逻辑230还可以包括可以耦合在第一传输器件202和全局位线116之间的第二传输器件232。因此，第二传输器件232可以被配置为提供对全局位线116与局部位线114的耦合和解耦的额外的控制。在各种实施例中，当开关逻辑230中包括的晶体管利用具有扩展漏极的较薄的栅氧化层时，可以实施第二传输器件232。这种具有较薄的栅氧化层和扩展漏极的晶体管可能能够处理大的漏极-源极电流，但可能无法处理大的栅极—漏极/栅极—源极电流。
因此，第二传输器件232的实施可以增加它们对这样的电流的容限。在一些实施例中，第二传输器件232可以包括可以类似于上面讨论的第三器件204和第四器件206的器件，诸如第五器件和第六器件。包括在第二传输器件232中的可以是晶体管的器件可以通过诸如第五输入信号和第六输入信号之类的另外的信号来控制。以这种方式，第二传输器件232也可以被用于选择性地将全局位线116与局部位线114耦合和解耦。
表1
表1示出了可以被施加到开关逻辑的各个部分以在不同的操作模式下并且根据不同的选择标准来实施各种读和/或写操作的几个电压。如表1所示，可以从几个不同的源接收电压并且具有不同的幅度。当所显示的值被“|”分开时，将要理解的是，任一侧上的值分别标识第一存储器单位和第二存储器单位的值。在各种实施例中，“操作”可以标识在存储器单位中实施的存储器操作的类型。例如，操作可以是低电压操作或未选择，并且可以被标识为“非HV”。此外，操作可以是诸如擦除或编程操作的高电压操作。此外，第一单位和第二单位可以是可以并行经历操作的不同单位的示例。例如，第一单位可以经历诸如读操作的低电压操作，而第二单位可以经历诸如写操作的高电压操作。此外，GBL可以标识诸如全局位线116的全局位线处的电压。BL可以标识局部位线(例如局部位线114)处的电压。而且，“感测放大器”可以标识诸如感测放大器输入端214的感测放大器输入端处的电压。此外，第一输入端、第二输入端、第三输入端和第四输入端可以分别指代诸如第一输入端216、第二输入端220、第三输入端210和第四输入端208的输入端。
在各种实施例中，表1中所示的值可表示存储器操作的各种不同组合中的各种电压或电势。例如，VPOS可以表示正电荷泵电势，并且VNEG可以表示负电荷泵电势。而且，VBL可以表示可以使用内部数字—模拟(DAC)转换器生成的中间电压。此外，vcc可以表示直流(DC)核心电源电压。此外，VtP可以表示与传输器件(诸如上面讨论的第三器件204)的一部分相关联的阈值电压。在各种实施例中，表1中讨论的电压可以利用可使用漏极扩展晶体管的漏极扩展器件来实施。如上面所讨论的，可以使用电压控制电路和控制逻辑来生成这样的电压，如以上所讨论的并且在下面更详细地描述。
在第一操作模式中，其中在存储器器件内的任何存储器单位上不执行高电压操作，并且正在一个或更多个存储器单位上执行读操作，第一存储器单位和第二存储器单位可以接收如表1的前两行所述的电压。如表1所示，可以是存储器扇区的存储单位(其可被选择用于任何操作)可以被偏置，从而配置传输器件以将全局位线与局部位线解耦，配置第一器件以将局部位线与感测放大器解耦，并且配置第二器件以将局部位线耦合到接地。此外，正在经历读操作的存储器单位可以被偏置，从而配置传输器件以将全局位线与局部位线解耦，配置第一器件以将局部位线耦合到感测放大器，且配置第二器件以将局部位线与接地解耦。通过这种方式，未选择的存储器单位可以被保护免受外部电压的影响，并且读操作可以在相同存储器器件内的多个存储器单位上同时被执行。
在第二操作模式中，其中诸如擦除操作的高电压操作正在存储器器件内的一个或更多个存储器单位上被执行，第一存储器单位和第二存储器单位可以接收如表1的行3-5中所述的电压。如表1所示，可以是存储器扇区的存储器单位(其未被选择用于任何操作)可以被偏置，从而配置传输器件以将全局位线与局部位线解耦，配置第一器件以将局部位线与感测放大器解耦，并且配置第二器件以将局部位线耦合到接地。在这种情况下，全局位线被充电至VPOS，并且开关逻辑的配置保护未被选择的存储器单元免受由于VPOS的施加而可能另外发生的损害。此外，经历擦除操作的存储器单位可以被偏置，从而配置传输器件以将全局位线耦合到局部位线，配置第一器件以将局部位线与感测放大器解耦，并且配置第二器件以将局部位线与系统接地解耦。因此，可以将VPOS施加到局部位线上，并且施加到耦合到经历擦除操作的存储器单位内的局部位线的存储器单元。
而且，如上所述，包括在同一存储器器件中的其他存储器单位可以同时经历与擦除操作并行的读操作。例如，被选择用于读操作的存储器单位可以被偏置，从而配置传输器件以将全局位线与局部位线解耦，配置第一器件以将局部位线与感测放大器耦合，并且配置第二器件以将局部位线与系统接地解耦。以这种方式，可以保护未被选择的存储器单位免受外部电压的影响，并且可以在多个存储器单位上同时执行读操作，并且与在同一存储器器件中执行的擦除操作同时进行。
在第三操作模式中，其中对存储器器件内的一个或更多个存储器单位执行诸如编程操作之类的高电压操作，第一存储器单位和第二存储器单位可以接收如表1的行6-8中所描述的电压。如表1所示，可以是存储扇区的存储器单位(其未被选择用于任何操作)可以被偏置，从而配置传输器件以将全局位线与局部位线解耦，配置第一器件以将局部位线与感测放大器解耦，并且配置第二器件以将局部位线耦合到接地。在这种情况下，全局位线被充电到VBL或VNEG，这取决于哪个数据值被编程到正在经历编程操作的存储器单元中。因此，开关逻辑的配置保护未被选择的存储器单元免受由于施加高电压而可能另外发生的损害。此外，正在经历编程操作的存储器单位可以被偏置，从而配置传输器件以将全局位线耦合到局部位线，配置第一器件以将局部位线与感测放大器解耦，并且配置第二器件以将局部位线与系统接地解耦。相应地，VBL或VNEG可以被施加到局部位线并且被施加到耦合到经历编程操作的存储器单位内的局部位线的存储器单元。
此外，如上所述，包括在同一存储器器件中的其他存储器单位可以与编程操作并行地同时经历读操作。例如，被选择用于读操作的存储器单位可以被偏置，从而配置传输器件以将全局位线与局部位线解耦，配置第一器件以将局部位线耦合到感测放大器，并且配置第二器件以将局部位线与系统接地解耦。以这种方式，可以保护未被选择的存储器单位免受外部电压的影响，并且可以在多个存储器单位上同时执行读操作，并且与在同一存储器器件中执行的编程操作同时进行。
表2
类似于以上参考表1所讨论的，表2示出了可以被施加以实施各种读和/或写操作的电压。然而，如表2所示，可以对电压进行一些修改以实施厚栅氧器件。例如，可以使用表示输入/输出(I/O)电源电压的电压VDD。如上所示，vcc可能不会被使用，而是可以使用VDD和“0”电压的不同的实施来实施第三输入信号、第四输入信号、第一输入信号和第二输入信号。如上面所讨论的，可以使用电压控制电路和控制逻辑来生成这样的电压，如以上所讨论的并且在下面更详细地描述。
尽管表1和表2提供了可以在各种实施例中使用的电压的示例，但是应该理解的是，也可以使用其它合适电压的各种其他范围。因此，表1和表2中提供的电压是可能的电压的示例，并且这样的示例不旨在限制本文描述的实施例的范围。
图3示出了根据一些实施例实施存储器操作的方法的示例的流程图。如下面将更详细讨论的，可以实施诸如方法300的方法以实现诸如读和写操作的各种存储器操作的并行执行。此外，可以实施这样的方法以保护存储器单元免受在高电压存储器操作期间可能另外发生的损害。
因此，方法300可以开始于操作302，在操作302期间，可以接收与存储器操作相关联的若干地址。在各种实施例中，地址可以是标识要在其上实施存储器操作的一个或更多个存储器单元以及包括这些存储器单元的存储器单位的地址。例如，地址可以标识用于在第一存储器单位中的第一存储器单元上实施读操作的存储单位地址、行地址和列地址。此外，地址还可以标识用于在第二存储器单位中的第二存储器单元上执行写操作的第二存储器单元地址和行地址。
方法300可继续到操作304，在该操作期间，可基于所接收到的信号标识至少一个存储器单位。在各种实施例中，所标识的至少一个存储器单位可以是要在其上实施存储器操作的存储器单位。如上所述，可基于第一接收到的存储器单位地址来标识第一存储器单位。而且，可以基于第二存储器单位地址来标识第二存储器单位。此外，可以标识与每个存储器单位相关联的操作的类型。例如，可以基于正在进行的请求的类型为第一存储器单位标识低电压或读操作。而且，可以基于正在进行的请求的类型来为第二存储器单位标识高电压或写操作。如下面将更详细讨论的，也可以标识未被选择的或未被选择用于任何存储器操作的另外的存储器单位。
方法300可以进行到操作306，在该操作期间，可以配置与标识的存储器单位相关联的开关逻辑(其可以包括多路复用器)。因此，如下面将更详细讨论的，用于存储器单位的开关逻辑可以被配置为促进其相应的存储器操作的实施。例如，用于第一存储器单位的开关逻辑可以被配置为实施第一存储器操作，而用于第二存储器单位的开关逻辑可以被配置为实施第二存储器操作。此外，还可以配置用于未选择的存储单位的开关逻辑。以这样的方式，第一存储器单元和第二存储器单元可以并行地实施它们相应的存储器操作，并且可以保护未被选择的存储器单位免于可能由高电压存储器操作产生的泄漏电压和电流的影响。
图4图示了根据一些实施例实施存储器操作的方法的另一示例的流程图。如下面将更详细讨论的，与存储器操作相关联的地址可以被接收并被用于配置存储器器件内的存储器单位以实施存储器操作。这样的存储器操作可以并行地且彼此独立地被实施。以这种方式，诸如存储器扇区和页面的不同存储器单位可以被配置为并行地实施存储器操作，并且获得与这样的操作相关联的减少的周期时间。此外，可以保护存储器单元免受可能由在存储器器件内实施的高电压存储器操作产生的泄漏电压和电流的影响。
方法400可以从操作402开始，在此期间可以接收若干地址。地址可以从诸如存储器控制器的组件接收，并且可以在诸如包括在存储器器件中的命令和控制电路的另一个组件处被接收。如以上参考图1类似地讨论的，地址可以包括能够标识与存储器操作相关联的存储器单位和存储器单元的各种地址或标识符。例如，所接收的地址可以标识与低电压操作(诸如读操作)相关联的存储器单位和存储器单元。此外，所接收的地址还可以标识与诸如编程或擦除操作之类的高电压操作相关联的存储器单位和存储器单元。因此，在操作402期间接收到的地址可以标识包括在存储器器件内的多个存储器单位中包括的多个存储器单元。在一个具体示例中，所接收的地址可以标识可以与将经历写操作的第一存储器扇区中所包括的第一存储器单元相关联的扇区写入地址和行写入地址。所接收的地址还可标识可全部与将经历读操作的第二存储器扇区中所包括的第二存储器单元相关联的存储器扇区读取地址、行读取地址及列读取地址。在这个示例中，第一存储器扇区和第二存储器扇区可以被包括在同一存储器器件中，并且可以并行地实施读和写操作，如将在下面更详细讨论的。
方法400可以进行到操作404，在此期间，可以确定哪些存储器单元正在经历哪种类型的存储器操作，以及哪些存储器单元将保持未被选择。在各种实施例中，系统组件(诸如命令和控制电路)可以被配置为基于接收的地址来标识若干存储器单元。如上所述，所接收的地址可以包括存储器单位标识符，其标识哪个存储器单位将与哪种类型的操作相关联。命令和控制电路可以被配置为检索存储器单位标识符并且确定可以是包括在存储器器件中的每个存储器单位的操作模式的操作状态。例如，命令和控制电路可以具有在存储器器件内的所有存储器单位(其可以是扇区或页面)的预定列表。基于所接收的存储器单位地址以及与所接收的存储器单位地址相关联的存储器操作的类型，命令和控制电路可标识将经历高电压操作的所有存储器单位，标识将经历低电压操作的所有存储器单位，以及所有剩余的存储器单位可被标识并被指定为未选择。在具体示例中，命令和控制电路可以生成将要经历读操作的所有存储器单位、将要经历擦除操作的所有存储器单位、将经历编程操作的所有存储器单位、以及未被选择的所有存储器单位的列表。以这种方式，所接收的地址可以被用来确定包括在存储器器件中的每个存储器单位的操作模式。
方法400可以继续到操作406，在该操作期间，可以配置被标识为未被选择的存储器单位。如以上参照图2A和2B以及表1和2所讨论的，在操作406期间，命令和控制电路可以生成一个或多个信号并将其施加于包括在诸如列多路复用器的组件中的开关逻辑，以配置未被选择的存储器单位。例如，开关逻辑可以包括多路复用器，其可以接收所生成的信号并且可以被偏置从而配置传输器件以将全局位线与局部位线解耦，将局部位线与感测放大器解耦，并且将局部位线耦合到接地。以这种方式，未被选择的扇区可以具有耦合到系统接地的局部位线，并且可以被保护免受可能由可以在其他存储器单元中实施的高电压操作所产生的泄漏电压引起的损害。
方法400可以继续到操作408，在操作408期间，可以配置被标识为经历高电压存储器操作的存储器单位。如以上参照图2A和2B以及表1和2所讨论的，在操作408期间，命令和控制电路可以生成一个或更多个信号并将其施加于包括在诸如列多路复用器的组件中的开关逻辑，以配置经历高电压操作的存储器单位。在一个示例中，可以是存储器扇区或页面的存储器单位可经历擦除操作。因此，命令和控制电路可以生成并施加信号以偏置包括在列多路复用器中的开关逻辑的多路复用器，以将全局位线耦合到局部位线，将局部位线与感测放大器解耦，并且将局部位线与系统接地解耦。因此，产生的电压(诸如由正电压泵产生的VPOS)可以被施加到局部位线以及耦合到正经历擦除操作的存储器单位内的局部位线的存储器单元。
在另一个例子中，存储器单位可经历编程操作。因此，命令和控制电路可以产生并施加信号以偏置包括在列多路复用器中的开关逻辑的多路复用器，以将全局位线耦合到局部位线，将局部位线与感测放大器解耦，并且将局部位线与系统接地解耦。以这种方式，产生的电压(诸如由DAC和/或负电压泵产生的VBL或VNEG)可以被施加到局部位线和耦合到正经历编程操作的存储器单位内的局部位线的存储器单元。
方法400可以继续到操作410，在此期间，低电压存储器操作可以在被标识为正经历低电压存储器操作的存储器单位中被实施。如以上参考图2A和2B以及表1和2另外讨论的，在操作408期间，命令和控制电路可以生成一个或更多个信号并且将该一个或更多个信号施加到包括在诸如列多路复用器的组件中的开关逻辑，以配置正在经历低电压操作的存储器单位。在一个示例中，这样的存储器单位可以正在经历读操作。因此，命令和控制电路可以生成并施加信号，以偏置包括在可以包括在列多路复用器中的开关逻辑中的多路复用器。这样的偏置可以将全局位线与局部位线解耦，以将局部位线与系统接地解耦，以及将局部位线耦合到感测放大器。以此方式，被标识用于诸如读操作之类的低电压操作的存储器单位可以被配置为独立于可以在其他存储器单位中实施的高电压写操作来实施这样的操作。
而且，如上所述，低电压读操作可以与高电压写操作同时并行地实施。因此，操作406、408和410中的每一个可以并行地并且同时被执行。以这样的方式，未被选择的存储器单位、高电压存储器单位和低电压存储器单位的配置可以被并行地执行。然后，高电压操作和低电压操作可以在它们相应的存储器单位中同时且并行地被实施。如下面更详细讨论的，读操作可能比写操作占用更少的时间。因此，可以与单个写操作并行地执行许多不同的读操作。例如，如上所述，可以与单个写操作并行地执行数万或数十万个读操作。相应地，虽然方法400示出了操作406和410的单次迭代，但是应当理解的是，可以在操作408的单次迭代期间执行每个操作的多次迭代。
方法400可以进行到操作412，在此期间，可以确定是否应当执行其他存储器操作。在一个示例中，可以基于在操作402处接收到的地址或者自从方法400开始以来可能已经接收到的任何其他地址来做出这样的确定。如果另外的地址仍然保留在所接收的地址中，并且没有相关的被实施的存储器操作，则诸如命令和控制电路的组件可以确定应该执行另外的存储器操作。如果确定应该执行另外的存储器操作，则方法400可以返回到操作404。如果没剩下另外的地址，并且确定不应该执行另外的存储器操作，则方法400可以终止。
图5示出了根据一些实施例实施的与低电压和高电压存储器操作相关联的周期时间的图示的示例。周期502示出了实施第一读操作504、随后的第一写操作506、随后的第二读操作508所花费的总周期时间。周期502提供了连续执行的所有这些操作的示例。例如，第一读操作504可以包括100,000个单独的读操作，并且第二读操作508可以包括200,000个单独的读操作。第一写操作506可以是单个写操作。因此，尽管图5可以不按比例绘制，但应该理解的是，单个写操作比读操作使用了多得多的时间量。因此，当读和写操作是排他性的并且被连续执行时，存储器器件必须等待，直到第一写操作506已经完成，然后再实施第二读操作508，由此导致较大的周期时间。
周期510示出了实施以下操作所花费的总周期时间：第三读操作512，随后是第二写操作514，随后是第四读操作516，其中第四读操作516与第二写操作514并行地被实施。如周期510所示以及如上关于本文当前公开的实施例所讨论的，可以并行地执行读操作和写操作。因此，第二写操作514和第四读操作516可以并行实施并且可以同时开始。由于存储器器件不必等待写操作完成，因此整个周期时间比周期502中所表示的周期时间短。周期时间的节省在图5中以时间段518表示。因此，如本文公开的并行读和写操作的实施可以导致例如由时间段518表示的周期时间节省或改善。
图6示出了根据一些实施例实施的包括存储器器件的处理系统的框图。处理系统600通常包括以常规方式经由地址总线606、数据总线608和控制总线610耦合到处理器604的非易失性存储器602。本领域技术人员可以理解的是，图6的处理系统已经出于说明本发明的目的被简化并且不被认定是完整的描述。
在各种实施例中，处理系统600可以包括处理器604，处理器604可以是通用或专用处理器件的一种类型。比如，在一个实施例中，处理器可以是在还包括非易失性存储器的可编程系统或控制器(例如可从加利福尼亚圣何塞的Cypress Semiconductor商购的片上可编程系统或PSoCTM控制器)中的处理器。
非易失性存储器602可以包括如上面参照图1所讨论的存储器阵列102。因此，存储器阵列102可以被组织为如上所述的非易失性存储器单元的行和列(未在此图中显示)。存储器阵列102通过多条选择线和读取线616(用于存储器阵列中的每一行的至少一条选择线和一条读取线)被耦合到行解码器110。如上所述，存储器阵列102进一步经由多条位线620耦合到列多路复用器104。应当理解的是，共源线可以被实施作为线620或线616的部分，如上所述。存储器阵列102可以被耦合到多个感测放大器108，以从其读取多位字。非易失性存储器602还包括命令和控制电路624，以控制行解码器110、列多路复用器104和感测放大器108并从感测放大器108接收读数据。命令和控制电路624包括电压控制电路626以生成操作存储器阵列102需要的电压，其可以通过电压控制电路626路由至行解码器110和列多路复用器104。电压控制电路626操作，以在读取、擦除和编程操作期间将适当电压施加至存储器单元。因此，电压控制电路可以包括控制逻辑诸如控制逻辑130、高电压泵、低电压泵以及一个或更多个数模转换器(DAC)，其可以被配置为生成如上所讨论的信号。例如，电压控制电路626可被配置为生成上文讨论的第一信号、第二信号、第三信号及第四信号。电压控制电路还可被配置为生成如上所述的诸如vcc、VDD、VPOS、VNEG、VBL和2*VtP的电压。
在各种实施例中，命令和控制电路624还可以被配置为通过向第一行中的第一选择线施加电压，来控制行解码器110以选择存储器阵列102的第一行用于编程操作，以及通过向第二行中的第二选择线施加另一电压来取消选择存储器阵列的第二行。命令和控制电路624还可以被配置为通过向第一列中的第一位线施加电压，来控制列解码器104以选择第一行中的存储器单元进行编程，并且通过向第二列中的第二位线施加另一电压来禁止第一行中的未被选择的存储器单元进行编程。行解码器110或列多路复用器104可以进一步被配置为向一条或更多条共源线施加电压，如上所述，这些共源极线可以被耦合到包括在存储器阵列102中的存储器单元。
虽然前述的概念出于理解清楚的目的已经通过一些细节进行了描述，但明显的是，某些改变和修改可在所附的权利要求范围内实践。需要注意的是，存在许多实施过程、系统和器件的可替代的方式。因此，当前的示例视为说明性的而非限制性的。

Claims (20)

1.一种器件，包括：
第一传输器件，其耦合到局部位线和与存储器阵列的存储器单位相关联的全局位线，所述第一传输器件被配置为选择性地将所述全局位线耦合到所述局部位线；
第一器件，其耦合到所述局部位线和感测放大器，所述第一器件被配置为选择性地将所述局部位线耦合到所述感测放大器；和
第二器件，其耦合到所述局部位线和电接地，所述第二器件被配置为选择性地将所述局部位线耦合到所述电接地。
2.根据权利要求1所述的器件，其中，所述第一器件被配置为响应于低电压操作而将所述局部位线耦合到所述感测放大器，其中，所述第一器件还被配置为响应于高电压操作或所述存储器单位未被选择而将所述局部位线与所述感测放大器解耦，
其中，所述第二器件被配置为响应于所述存储器单位未被选择而将所述局部位线耦合到所述电接地，并且其中，所述第二器件还被配置为响应于高电压操作或低电压操作而将所述局部位线与所述电接地解耦。
3.根据权利要求2所述的器件，其中，所述第一器件被配置为接收第一输入信号，其中，所述第二器件被配置为接收第二输入信号，且其中，所述器件还包含命令和控制电路，所述命令和控制电路被配置为生成所述第一输入信号和所述第二输入信号。
4.根据权利要求2所述的器件，其中，高电压操作是编程操作或擦除操作，并且其中，低电压操作是读操作。
5.根据权利要求1所述的器件，其中，所述第一器件是第一晶体管，其中，所述第二器件是第二晶体管，且其中，所述第一晶体管和所述第二晶体管是厚栅氧晶体管。
6.根据权利要求1所述的器件，其中，所述第一器件是第一晶体管，其中，所述第二器件是第二晶体管，且其中，所述第一晶体管和所述第二晶体管是漏极延伸晶体管。
7.根据权利要求1所述的器件，其中，所述第一传输器件包括被配置为接收第三输入信号和第四输入信号的第三器件和第四器件。
8.根据权利要求7所述的器件，其中，所述第三器件是p型晶体管，并且其中所述第四器件是n型晶体管。
9.根据权利要求1所述的器件，其中，所述第一传输器件、所述第一器件及所述第二器件被包括在与所述存储器阵列相关联的列多路复用器中。
10.根据权利要求1所述的器件，还包括耦合在所述全局位线与所述第一传输器件之间的第二传输器件。
11.一种方法，包括：
接收和与存储器阵列的第一存储器单位相关联的至少第一存储器操作相关联的多个地址；
基于所述多个地址来标识所述第一存储器单位和与所述第一存储器操作相关联的操作类型，其中，所述第一存储器单位与第一存储器单元相关联；和
基于所标识的操作类型来配置所述第一存储器单位的多个器件。
12.根据权利要求11所述的方法，其中，所述多个地址包括第一存储器单位地址和第一行地址，并且其中，所述多个器件被包括在与所述第一存储器单位相关联的开关逻辑中。
13.根据权利要求12所述的方法，其中，接收所述多个地址还包括：
接收与待利用第二存储器单元实施的第二存储器操作相关联的第二存储器单位地址、第二行地址、和列地址。
14.根据权利要求13所述的方法，还包括：
标识与所述第二存储器单元相关联的第二存储器单位以及与所述第二存储器操作相关联的操作类型；
标识未被选择的多个存储器单位；
基于所标识的操作类型来配置所述第二存储器单位的开关逻辑；和
配置未被选择的所述多个存储器单位的开关逻辑。
15.根据权利要求14所述的方法，还包括：
在所述第一存储器单位中实施所述第一存储器操作；以及
在所述第二存储器单位中实施所述第二存储器操作，所述第一存储器操作与所述第二存储器操作并行地被实施，其中，所述第一存储器操作是写操作，并且其中，所述第二存储器操作是读操作。
16.一种系统，包括：
存储器阵列；
第一多个局部位线，所述第一多个局部位线耦合到所述存储器阵列的第一存储器单位；
多个感测放大器；
列多路复用器，其耦合到所述第一多个局部位线，所述列多路复用器包括第一开关逻辑，所述第一开关逻辑被配置为：
响应于低电压操作而将所述第一多个局部位线耦合到所述多个感测放大器；
响应于高电压操作或者所述第一存储器单位未被选择，将所述第一多个局部位线与所述多个感测放大器解耦；
响应于所述第一存储器单位未被选择而将所述第一多个局部位线耦合到电接地；和
响应于高电压操作或低电压操作，将所述第一多个局部位线与所述电接地解耦。
17.根据权利要求16所述的系统，其中，所述存储器阵列还包括第二存储器单位。
18.根据权利要求17所述的系统，还包括：
第二多个局部位线，所述第二多个局部位线耦合到所述存储器阵列的所述第二存储器单位；和
第二开关逻辑，所述第二开关逻辑与所述第二多个局部位线相关联。
19.根据权利要求18所述的系统，其中，所述第一开关逻辑和所述第二开关逻辑被配置为并行地实施高电压操作和低电压操作。
20.根据权利要求17所述的系统，其中，所述第一存储器单位是第一存储器扇区，并且其中，所述第二存储器单位是第二存储器扇区。
CN201680049948.3A 2015-09-10 2016-08-29 用于并行读和写操作的系统、方法和器件 Active CN107924364B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562216896P 2015-09-10 2015-09-10
US62/216,896 2015-09-10
US14/978,733 US9627016B2 (en) 2015-09-10 2015-12-22 Systems, methods, and devices for parallel read and write operations
US14/978,733 2015-12-22
PCT/US2016/049286 WO2017044338A1 (en) 2015-09-10 2016-08-29 Systems, methods, and devices for parallel read and write operations

Publications (2)

Publication Number Publication Date
CN107924364A true CN107924364A (zh) 2018-04-17
CN107924364B CN107924364B (zh) 2022-04-08

Family

ID=58237065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680049948.3A Active CN107924364B (zh) 2015-09-10 2016-08-29 用于并行读和写操作的系统、方法和器件

Country Status (4)

Country Link
US (2) US9627016B2 (zh)
CN (1) CN107924364B (zh)
DE (1) DE112016004117B4 (zh)
WO (1) WO2017044338A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111746133A (zh) * 2020-06-11 2020-10-09 杭州旗捷科技有限公司 再生芯片的控制方法、再生芯片和再生墨盒
CN113228174A (zh) * 2018-12-21 2021-08-06 美光科技公司 与存储器装置相关联的读取广播操作

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627016B2 (en) * 2015-09-10 2017-04-18 Cypress Semiconductor Corporation Systems, methods, and devices for parallel read and write operations

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050207247A1 (en) * 1999-05-10 2005-09-22 Kabushiki Kaisha Toshiba Semiconductor device that enables simultaneous read and write/read operation
US20060114737A1 (en) * 2004-11-30 2006-06-01 Renesas Technology Corp. Data processing device
CN1825484A (zh) * 2005-01-06 2006-08-30 赛芬半导体有限公司 一种存储设备的操作方法
CN101174636A (zh) * 2006-09-29 2008-05-07 三星电子株式会社 包括局部控制栅极的非易失性存储设备及相关方法和设备
US20120063241A1 (en) * 2010-09-14 2012-03-15 Elpida Memory, Inc. Semiconductor device and control method thereof
CN102637448A (zh) * 2011-02-14 2012-08-15 台湾积体电路制造股份有限公司 放大器感测
US20140071731A1 (en) * 2012-09-10 2014-03-13 Broadcom Corporation One-Time Programmable Memory Cell
CN103680632A (zh) * 2012-08-30 2014-03-26 华邦电子股份有限公司 半导体存储装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126970A (en) 1990-04-06 1992-06-30 Vlsi Technology, Inc. Static random access memory with PMOS pass gates
JPH1187658A (ja) 1997-09-05 1999-03-30 Mitsubishi Electric Corp メモリセルおよびそれを備える不揮発性半導体記憶装置
JP3938808B2 (ja) * 1997-12-26 2007-06-27 株式会社ルネサステクノロジ 半導体記憶装置
US5894437A (en) 1998-01-23 1999-04-13 Hyundai Elecronics America, Inc. Concurrent read/write architecture for a flash memory
US6480424B1 (en) 2001-07-12 2002-11-12 Broadcom Corporation Compact analog-multiplexed global sense amplifier for RAMS
US6850438B2 (en) 2002-07-05 2005-02-01 Aplus Flash Technology, Inc. Combination nonvolatile memory using unified technology with byte, page and block write and simultaneous read and write operations
US6983428B2 (en) 2002-09-24 2006-01-03 Sandisk Corporation Highly compact non-volatile memory and method thereof
JP2004164766A (ja) 2002-11-14 2004-06-10 Renesas Technology Corp 不揮発性記憶装置
ITTO20021035A1 (it) 2002-11-29 2004-05-30 St Microelectronics Srl Dispositivo di memoria non volatile a lettura e scrittura simulante.
KR100612953B1 (ko) 2004-03-31 2006-08-14 주식회사 하이닉스반도체 비트라인의 고속 센싱을 위한 반도체 메모리 소자
WO2007013132A1 (ja) 2005-07-25 2007-02-01 Spansion Llc 半導体装置およびその制御方法
KR100732633B1 (ko) 2006-02-01 2007-06-27 삼성전자주식회사 비연속적인 비트라인 디코딩을 수행하는 플래시 메모리장치
US7505325B2 (en) 2006-09-28 2009-03-17 Chingis Technology Corporation Low voltage low capacitance flash memory array
US20120181600A1 (en) 2007-08-17 2012-07-19 Masahiko Higashi Sonos flash memory device
US7619923B2 (en) 2007-12-05 2009-11-17 International Business Machines Corporation Apparatus for reducing leakage in global bit-line architectures
US8429374B2 (en) 2010-01-28 2013-04-23 Sony Corporation System and method for read-while-write with NAND memory device
JP2012123878A (ja) 2010-12-09 2012-06-28 Elpida Memory Inc 半導体装置及びその制御方法
KR20120088973A (ko) 2011-02-01 2012-08-09 삼성전자주식회사 로컬 센스앰프 회로 및 이를 포함하는 반도체 메모리 장치
US20130264640A1 (en) 2012-04-06 2013-10-10 Texas Instruments Incorporated Drain extended mos transistor having selectively silicided drain
US8811102B2 (en) 2013-01-16 2014-08-19 International Business Machines Corporation Multiple read port memory system with a single port memory cell
US9627016B2 (en) * 2015-09-10 2017-04-18 Cypress Semiconductor Corporation Systems, methods, and devices for parallel read and write operations

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050207247A1 (en) * 1999-05-10 2005-09-22 Kabushiki Kaisha Toshiba Semiconductor device that enables simultaneous read and write/read operation
US20060114737A1 (en) * 2004-11-30 2006-06-01 Renesas Technology Corp. Data processing device
CN1825484A (zh) * 2005-01-06 2006-08-30 赛芬半导体有限公司 一种存储设备的操作方法
CN101174636A (zh) * 2006-09-29 2008-05-07 三星电子株式会社 包括局部控制栅极的非易失性存储设备及相关方法和设备
US20120063241A1 (en) * 2010-09-14 2012-03-15 Elpida Memory, Inc. Semiconductor device and control method thereof
CN102637448A (zh) * 2011-02-14 2012-08-15 台湾积体电路制造股份有限公司 放大器感测
CN103680632A (zh) * 2012-08-30 2014-03-26 华邦电子股份有限公司 半导体存储装置
US20140071731A1 (en) * 2012-09-10 2014-03-13 Broadcom Corporation One-Time Programmable Memory Cell

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈奕含: "OTP存储器设计与实现技术研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11656801B2 (en) 2018-12-21 2023-05-23 Micron Technology, Inc. Systems and methods for data relocation using a signal development cache
CN113228174A (zh) * 2018-12-21 2021-08-06 美光科技公司 与存储器装置相关联的读取广播操作
US11340833B2 (en) 2018-12-21 2022-05-24 Micron Technology, Inc. Systems and methods for data relocation using a signal development cache
US11360704B2 (en) 2018-12-21 2022-06-14 Micron Technology, Inc. Multiplexed signal development in a memory device
US11372595B2 (en) 2018-12-21 2022-06-28 Micron Technology, Inc. Read broadcast operations associated with a memory device
US11520529B2 (en) 2018-12-21 2022-12-06 Micron Technology, Inc. Signal development caching in a memory device
US11669278B2 (en) 2018-12-21 2023-06-06 Micron Technology, Inc. Page policies for signal development caching in a memory device
US11693599B2 (en) 2018-12-21 2023-07-04 Micron Technology, Inc. Domain-based access in a memory device
US11709634B2 (en) 2018-12-21 2023-07-25 Micron Technology, Inc. Multiplexed signal development in a memory device
US11726714B2 (en) 2018-12-21 2023-08-15 Micron Technology, Inc. Content-addressable memory for signal development caching in a memory device
US11934703B2 (en) 2018-12-21 2024-03-19 Micron Technology, Inc. Read broadcast operations associated with a memory device
US11989450B2 (en) 2018-12-21 2024-05-21 Micron Technology, Inc. Signal development caching in a memory device
CN111746133A (zh) * 2020-06-11 2020-10-09 杭州旗捷科技有限公司 再生芯片的控制方法、再生芯片和再生墨盒

Also Published As

Publication number Publication date
DE112016004117B4 (de) 2024-04-11
US9627016B2 (en) 2017-04-18
DE112016004117T5 (de) 2018-05-30
WO2017044338A1 (en) 2017-03-16
CN107924364B (zh) 2022-04-08
US10020034B2 (en) 2018-07-10
US20170249978A1 (en) 2017-08-31
US20170076766A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
US10475510B2 (en) Leakage compensation read method for memory device
US7215568B2 (en) Resistive memory arrangement
KR100370909B1 (ko) 1칩 마이크로 컴퓨터와 그 데이타 리프레시 방법
US7355903B2 (en) Semiconductor device including memory cells and current limiter
TW200302484A (en) Source side sensing scheme for virtual ground read of flash EPROM array with adjacent bit precharge
US8995188B2 (en) Sharing support circuitry in a memory
US9025381B2 (en) Block-row decoders, memory block-row decoders, memories, methods for deselecting a decoder of a memory and methods of selecting a block of memory
CN100520970C (zh) 非易失性存储装置以及非易失性存储装置的数据写入方法
KR0183377B1 (ko) 비휘발성 메모리
KR100858044B1 (ko) 가상 접지형 비휘발성 반도체 기억장치
CN106601291B (zh) 闪存的参考电流产生电路和方法
CN104160451A (zh) 具有集成rom存储单元的闪存
KR20170035151A (ko) 사이즈를 감소시킨 로우 디코더 및 이를 포함하는 메모리 장치
CN107924364A (zh) 用于并行读和写操作的系统、方法和器件
US8149624B1 (en) Method and apparatus for reducing read disturb in memory
CN109273036B (zh) 具有支持存储器操作的虚拟行的非易失性存储器
CN101783173A (zh) 非易失性存储设备及使用其的编程和读取方法
US9099186B2 (en) Method for writing in an EEPROM-type memory including a memory cell refresh
US20140098616A1 (en) Method and apparatus for reducing read disturb in memory
CN101689397B (zh) 具有高可靠性的非易失存储器
US6385091B1 (en) Read reference scheme for non-volatile memory
US6639838B2 (en) Non-volatile memory architecture and integrated circuit comprising a corresponding memory
CN100492543C (zh) 半导体存储装置
KR20080090841A (ko) 불휘발성 메모리 장치 및 그 독출 방법
JP5782853B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190606

Address after: Dublin, Ireland

Applicant after: Longitudinal Flash Storage Solutions Co., Ltd.

Address before: American California

Applicant before: Cypress Semiconductor Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant