CN107911113B - 时钟数据恢复电路及其环路带宽调节方法、处理器 - Google Patents

时钟数据恢复电路及其环路带宽调节方法、处理器 Download PDF

Info

Publication number
CN107911113B
CN107911113B CN201711051183.XA CN201711051183A CN107911113B CN 107911113 B CN107911113 B CN 107911113B CN 201711051183 A CN201711051183 A CN 201711051183A CN 107911113 B CN107911113 B CN 107911113B
Authority
CN
China
Prior art keywords
clock data
loop
recovery circuit
data recovery
loop bandwidth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711051183.XA
Other languages
English (en)
Other versions
CN107911113A (zh
Inventor
巫朝发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipone Technology Beijing Co Ltd
Original Assignee
Chipone Technology Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipone Technology Beijing Co Ltd filed Critical Chipone Technology Beijing Co Ltd
Priority to CN201711051183.XA priority Critical patent/CN107911113B/zh
Publication of CN107911113A publication Critical patent/CN107911113A/zh
Application granted granted Critical
Publication of CN107911113B publication Critical patent/CN107911113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

本发明公开了一种时钟数据恢复电路及其环路带宽调节方法、处理器。该方法包括：获取输入时钟数据的翻转率；根据翻转率调节时钟数据恢复电路的环路带宽。本发明解决了相关技术中所提供的CDR环路带宽的调节方式灵活性较差、操作复杂度较高的技术问题。

Description

时钟数据恢复电路及其环路带宽调节方法、处理器
技术领域
本发明涉及数据处理领域，具体而言，涉及一种时钟数据恢复电路及其环路带宽调节方法、处理器。
背景技术
时钟数据恢复(Clock Data Recovery，简称为CDR)技术是高性能系统的一个关键性能。目前，相关技术中提供的时钟数据恢复电路主要应用于高速串行数据通信。图1是根据相关技术的时钟数据恢复电路的结构示意图。如图1所示，该时钟数据恢复电路主要包括以下组成部分：
(1)鉴相器，用于对接收到的数据相位和压控振荡器的时钟相位进行比较，产生的误差信号连接至比例增益和积分增益控制模块；
(2)相位跟踪环路，用于进行环路相位跟踪；
(3)频率跟踪环路，用于进行积分控制；
(4)压控振荡器，用于接收相位跟踪环路输出数据与频率跟踪环路输出数据的相加结果，其输出的时钟信号连接至鉴相器输入。
图2是根据相关技术的CDR环路带宽与数据翻转率关系的示意图。如图2所示，α表示翻转率，σθin表示输入数据的噪声标准差，θbb表示时钟数据恢复电路中使用的比例增益，τN表示时钟数据恢复电路中积分路径的时间常数，Nd表示时钟数据恢复电路中使用的环路延迟。不同α所对应的曲线拐点为该α所对应的环路带宽，在经过每条曲线各自的拐点后，这四条曲线在水平方向上从左向右依次对应于α＝0.05，α＝0.1，α＝0.5，α＝1.0。由此可见，α越大，对应的环路带宽越大。
由此可见，输入时钟数据的翻转率决定了时钟数据恢复环路的更新频率，从而影响CDR的环路带宽。而CDR的环路带宽又直接决定了CDR的噪声传输和噪声容忍特性。
为了调节CDR环路带宽，相关技术中提供了以下两种改进方案：
方案一、通过人工方式调节环路滤波器增益，进而改变环路带宽。
然而，该方案的缺陷在于：通过人工方式调节具有一定的盲目性，而且在应用环境改变时无法实现自主调节。
方案二、通过板级芯片测试获得环路带宽，从而指示芯片内环路带宽的调节操作。
然而，该方案的缺陷在于：在面对大批量应用时，需要完成的测试工作量较大。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明至少部分实施例提供了一种时钟数据恢复电路及其环路带宽调节方法、处理器，以至少解决相关技术中所提供的CDR环路带宽的调节方式灵活性较差、操作复杂度较高的技术问题。
根据本发明其中一实施例，提供了一种时钟数据恢复电路环路带宽调节方法，包括：
获取输入时钟数据的翻转率；根据翻转率调节时钟数据恢复电路的环路带宽。
可选地，获取翻转率包括：记录在预设时长内接收到的数据的总体数量；记录在预设时长内发生电平翻转的数据的翻转数量；采用翻转数量与总体数量计算翻转率。
可选地，根据翻转率调节环路带宽包括：采用翻转率调节时钟数据恢复电路中环路滤波器的增益；通过增益确定环路带宽。
可选地，采用如下公式通过增益确定环路带宽：
Figure GDA0002767231790000021
其中，T(s)表示环路带宽，
Figure GDA0002767231790000022
表示翻转率，
Figure GDA0002767231790000023
表示输入时钟数据的噪声标准差，φbb表示时钟数据恢复电路中使用的比例增益，s表示时钟数据恢复电路中使用的频率，τN表示时钟数据恢复电路中积分路径的时间常数，Tup表示时钟数据恢复电路中使用的环路更新周期，Nd表示时钟数据恢复电路中使用的环路延迟；在计算出翻转率的取值的情况下，通过调节比例增益、频率、环路更新周期以及环路延迟中的至少之一，确定环路带宽。
根据本发明其中一实施例，还提供了一种时钟数据恢复电路，包括：
数据翻转率计算组件，用于获取输入时钟数据的翻转率；环路滤波器，与数据翻转率计算组件相连接，用于根据翻转率调节时钟数据恢复电路的环路带宽。
可选地，第一计数元件，用于记录在预设时长内接收到的数据的总体数量；触发元件，用于获取相邻的时钟数据；异或逻辑元件，与触发元件的输出端相连接，用于确定触发元件获取到的相邻时钟数据之间是否发生电平翻转；第二计数元件，与异或逻辑元件的输出端相连接，用于记录在预设时长内发生电平翻转的数据的翻转数量；翻转率计算元件，分别与第一计数元件的输出端以及第二计数元件的输出端相连接，用于采用翻转数量与总体数量计算翻转率。
可选地，环路滤波器，用于采用翻转率调节时钟数据恢复电路中环路滤波器的增益，并通过增益确定环路带宽。
可选地，环路滤波器，用于采用如下公式通过增益确定环路带宽：
Figure GDA0002767231790000031
其中，T(s)表示环路带宽，
Figure GDA0002767231790000032
表示翻转率，
Figure GDA0002767231790000033
表示输入时钟数据的噪声标准差，φbb表示时钟数据恢复电路中使用的比例增益，s表示时钟数据恢复电路中使用的频率，τN表示时钟数据恢复电路中积分路径的时间常数，Tup表示时钟数据恢复电路中使用的环路更新周期，Nd表示时钟数据恢复电路中使用的环路延迟；环路滤波器，还用于在计算出翻转率的取值的情况下，通过调节比例增益、频率、环路更新周期以及环路延迟中的至少之一，确定环路带宽。
根据本发明其中一实施例，还提供了一种存储介质，存储介质包括存储的程序，其中，在程序运行时控制存储介质所在设备执行上述环路带宽的调节方法。
根据本发明其中一实施例，还提供了一种处理器，处理器用于运行程序，其中，程序运行时执行上述环路带宽的调节方法。
在本发明至少部分实施例中，采用获取输入时钟数据的翻转率的方式，通过翻转率调节时钟数据恢复电路的环路带宽，达到了自主调节CDR环路带宽的目的，从而提升了环路带宽调节的灵活性，降低了操作复杂度，进而解决了相关技术中所提供的CDR环路带宽的调节方式灵活性较差、操作复杂度较高的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据相关技术的时钟数据恢复电路的结构示意图；
图2是根据相关技术的CDR环路带宽与数据翻转率关系的示意图；
图3是根据本发明实施例的时钟数据恢复电路的结构框图；
图4是根据本发明优选实施例的环路带宽调节过程的结构示意图；
图5是根据本发明优选实施例的带宽自适应调节示意图；
图6是根据本发明实施例的时钟数据恢复电路环路带宽调节方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
根据本发明其中一实施例，提供了一种时钟数据恢复电路的实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图3是根据本发明实施例的时钟数据恢复电路的结构框图。如图3所示，该时钟数据恢复电路主要应用于高速串行数据通信等领域，其中，在高速串行数据通信过程中的实际应用可以包括但不限于：模拟时钟数据恢复电路和数字时钟数据恢复电路。该时钟数据恢复电路包括：数据翻转率计算组件10，用于获取输入时钟数据的翻转率；环路滤波器20，与数据翻转率计算组件10相连接，用于根据翻转率调节时钟数据恢复电路的环路带宽。
通过上述结构，可以采用获取输入时钟数据的翻转率的方式，通过翻转率调节时钟数据恢复电路的环路带宽，达到了自主调节CDR环路带宽的目的，从而提升了环路带宽调节的灵活性，降低了操作复杂度，进而解决了相关技术中所提供的CDR环路带宽的调节方式灵活性较差、操作复杂度较高的技术问题。
在通常情况下，二进制时钟数据恢复电路的开环传输函数采用如下公式1表示：
Figure GDA0002767231790000051
其中，T(s)表示环路带宽，
Figure GDA0002767231790000052
表示翻转率，
Figure GDA0002767231790000053
表示输入数据的噪声标准差，φbb表示时钟数据恢复电路中使用的比例增益，s表示时钟数据恢复电路中使用的频率，τN表示时钟数据恢复电路中积分路径的时间常数，Tup表示时钟数据恢复电路中使用的环路更新周期，Nd表示时钟数据恢复电路中使用的环路延迟。
图4是根据本发明优选实施例的环路带宽调节过程的结构示意图。如图4所示，通过增加一个数据翻转率计算组件来计算得到上述公式1中的翻转率
Figure GDA0002767231790000054
该数据翻转率计算组件10可以包括但不限于：触发元件100、异或逻辑元件102、第一计数元件104、第二计算元件106以及翻转率计算元件108。
具体地，第一计数元件104，用于记录在预设时长内接收到的数据的总体数量；触发元件100，用于获取相邻的时钟数据；异或逻辑元件102，与触发元件的输出端相连接，用于确定触发元件获取到的相邻时钟数据之间是否发生电平翻转；第二计数元件106，与异或逻辑元件的输出端相连接，用于记录在预设时长内发生电平翻转的数据的翻转数量；翻转率计算元件108，分别与第一计数元件的输出端以及第二计数元件的输出端相连接，用于采用翻转数量与总体数量计算翻转率。
例如：时钟数据恢复电路接收到的时钟数据为：1、1、1、1、1、0、0、0、0、1、1、0、1、1、1、0、0、0、1、0、1、1、0、0和1，那么上述第一计数元件用于记录接收到的1和0的总体数量为25个，而上述第二计数元件则用于记录由1翻转为0的翻转数量为5个以及由0翻转为1的翻转数量为4个，进而求取翻转率为：(5+4)25＝36％。
在上述各类参数中，
Figure GDA0002767231790000061
可以由发送端所发送的时钟数据加以确定，而φbb、s、τN、Tup以及Nd这些参数则可以由接收端(即时钟数据恢复电路)自主调节，进而得到所需求的环路带宽。即，在计算出翻转率的取值的情况下，通过调节比例增益、频率、环路更新周期以及环路延迟中的至少之一，确定环路带宽，从而通过调节环路滤波器的增益以实现自适应环路带宽控制。
图5是根据本发明优选实施例的带宽自适应调节示意图。如图5所示，不同α所对应的曲线拐点为该α所对应的环路带宽，在通过翻转率计算得到α＝0.1之后，可以调节θbb的取值，例如：将θbb的取值从8mUI调节至16mUI，以实现带宽自适应调节，最终得到所需求的环路带宽。
根据本发明其中一实施例，还提供了一种时钟数据恢复电路环路带宽调节方法的实施例，图6是根据本发明实施例的时钟数据恢复电路环路带宽调节方法的流程图，如图6所示，该方法包括如下步骤：
步骤S62，获取输入时钟数据的翻转率；
步骤S64，根据翻转率调节时钟数据恢复电路的环路带宽。
通过上述步骤，可以获得输入时钟数据的翻转率，并根据翻转率调节环路带宽，从而可以提高时钟数据的噪声容忍性。此外，还可以在一次带宽调节结束后关闭数据翻转率计算组件以节省功耗。
可选地，在步骤S62中，获取翻转率可以包括以下执行步骤：
步骤S621，记录在预设时长内接收到的数据的总体数量；
步骤S622，记录在预设时长内发生电平翻转的数据的翻转数量；
步骤S623，采用翻转数量与总体数量计算翻转率。
可选地，在步骤S64中，根据翻转率调节环路带宽可以包括以下执行步骤：
步骤S641，采用翻转率调节时钟数据恢复电路中环路滤波器的增益；
步骤S642，通过增益确定环路带宽。
可选地，在步骤S642中，可以采用如下公式通过增益确定环路带宽：
Figure GDA0002767231790000071
其中，T(s)表示环路带宽，
Figure GDA0002767231790000072
表示翻转率，
Figure GDA0002767231790000073
表示输入数据的噪声标准差，φbb表示时钟数据恢复电路中使用的比例增益，s表示时钟数据恢复电路中使用的频率，τN表示时钟数据恢复电路中积分路径的时间常数，Tup表示时钟数据恢复电路中使用的环路更新周期，Nd表示时钟数据恢复电路中使用的环路延迟；进一步地，在步骤S642，计算出翻转率的取值的情况下，通过调节比例增益、频率、环路更新周期以及环路延迟中的至少之一，确定环路带宽。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种时钟数据恢复电路环路带宽调节方法，其特征在于，包括：
获取输入时钟数据的翻转率；
根据所述翻转率调节时钟数据恢复电路的环路带宽；
其中，采用如下开环传输函数确定所述环路带宽：
Figure FDA0002767231780000011
其中，T(s)表示所述环路带宽，
Figure FDA0002767231780000012
表示所述翻转率，
Figure FDA0002767231780000013
表示所述输入时钟数据的噪声标准差，φbb表示所述时钟数据恢复电路中使用的比例增益，s表示所述时钟数据恢复电路中使用的频率，τN表示所述时钟数据恢复电路中积分路径的时间常数，Tup表示所述时钟数据恢复电路中使用的环路更新周期，Nd表示所述时钟数据恢复电路中使用的环路延迟。
2.根据权利要求1所述的方法，其特征在于，获取所述翻转率包括：
记录在预设时长内接收到的数据的总体数量；
记录在所述预设时长内发生电平翻转的数据的翻转数量；
采用所述翻转数量与所述总体数量计算所述翻转率。
3.根据权利要求1所述的方法，其特征在于，根据所述翻转率调节所述环路带宽包括：
采用所述翻转率调节时钟数据恢复电路中环路滤波器的增益；
通过所述增益确定所述环路带宽。
4.根据权利要求3所述的方法，其特征在于，在计算出所述翻转率的取值的情况下，通过调节所述比例增益、所述频率、所述环路更新周期以及所述环路延迟中的至少之一，确定所述环路带宽。
5.一种时钟数据恢复电路，其特征在于，包括：
数据翻转率计算组件，用于获取输入时钟数据的翻转率；
环路滤波器，与所述数据翻转率计算组件相连接，用于根据所述翻转率调节时钟数据恢复电路的环路带宽；
其中，采用如下开环传输函数确定所述环路带宽：
Figure FDA0002767231780000021
其中，T(s)表示所述环路带宽，
Figure FDA0002767231780000022
表示所述翻转率，
Figure FDA0002767231780000023
表示所述输入时钟数据的噪声标准差，φbb表示所述时钟数据恢复电路中使用的比例增益，s表示所述时钟数据恢复电路中使用的频率，τN表示所述时钟数据恢复电路中积分路径的时间常数，Tup表示所述时钟数据恢复电路中使用的环路更新周期，Nd表示所述时钟数据恢复电路中使用的环路延迟。
6.根据权利要求5所述的电路，其特征在于，所述数据翻转率计算组件包括：第一计数元件，用于记录在预设时长内接收到的数据的总体数量；触发元件，用于获取相邻的时钟数据；异或逻辑元件，与所述触发元件的输出端相连接，用于确定所述触发元件获取到的相邻时钟数据之间是否发生电平翻转；第二计数元件，与所述异或逻辑元件的输出端相连接，用于记录在所述预设时长内发生电平翻转的数据的翻转数量；所述翻转率计算元件，分别与所述第一计数元件的输出端以及所述第二计数元件的输出端相连接，用于采用所述翻转数量与所述总体数量计算所述翻转率。
7.根据权利要求5所述的电路，其特征在于，所述环路滤波器，用于采用所述翻转率调节时钟数据恢复电路中环路滤波器的增益，并通过所述增益确定所述环路带宽。
8.根据权利要求7所述的电路，其特征在于，所述环路滤波器，还用于在计算出所述翻转率的取值的情况下，通过调节所述比例增益、所述频率、所述环路更新周期以及所述环路延迟中的至少之一，确定所述环路带宽。
9.一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行权利要求1至4中任意一项所述的环路带宽的调节方法。
10.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1至4中任意一项所述的环路带宽的调节方法。
CN201711051183.XA 2017-10-31 2017-10-31 时钟数据恢复电路及其环路带宽调节方法、处理器 Active CN107911113B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711051183.XA CN107911113B (zh) 2017-10-31 2017-10-31 时钟数据恢复电路及其环路带宽调节方法、处理器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711051183.XA CN107911113B (zh) 2017-10-31 2017-10-31 时钟数据恢复电路及其环路带宽调节方法、处理器

Publications (2)

Publication Number Publication Date
CN107911113A CN107911113A (zh) 2018-04-13
CN107911113B true CN107911113B (zh) 2021-01-12

Family

ID=61842320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711051183.XA Active CN107911113B (zh) 2017-10-31 2017-10-31 时钟数据恢复电路及其环路带宽调节方法、处理器

Country Status (1)

Country Link
CN (1) CN107911113B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117975844A (zh) * 2022-10-25 2024-05-03 摩星半导体(广东)有限公司 一种驱动电路以及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0585090A2 (en) * 1992-08-28 1994-03-02 AT&T Corp. Phase-locked loop system with compensation for data-transition-dependent variations in loop gain
US6531927B1 (en) * 2000-10-03 2003-03-11 Lsi Logic Corporation Method to make a phase-locked loop's jitter transfer function independent of data transition density
US7158601B1 (en) * 2002-10-28 2007-01-02 Cypress Semiconductor Corporation Clock data recovery method and circuit for network communication
US7312645B1 (en) * 2003-12-16 2007-12-25 Xilinx, Inc. Adaptive transition density data triggered PLL (phase locked loop)
WO2013112763A1 (en) * 2012-01-24 2013-08-01 Qualcomm Incorporated Dual mode clock/data recovery circuit
US9413517B2 (en) * 2014-07-14 2016-08-09 Synaptics Display Devices Gk CDR circuit and semiconductor device
US9559836B1 (en) * 2015-08-31 2017-01-31 Renesas Electronics Corporation Clock data recovery circuit
CN106656168A (zh) * 2016-12-30 2017-05-10 北京集创北方科技股份有限公司 时钟数据恢复装置及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7197102B2 (en) * 2002-06-07 2007-03-27 International Business Machines Corporation Method and apparatus for clock-and-data recovery using a secondary delay-locked loop
US7135905B2 (en) * 2004-10-12 2006-11-14 Broadcom Corporation High speed clock and data recovery system
US7315217B2 (en) * 2005-03-18 2008-01-01 Avago Technologies General Ip (Singapore) Pte Ltd. Linear phase-locked loop with dual tuning elements
US7620136B2 (en) * 2006-02-03 2009-11-17 Infineon Technologies Ag Clock and data recovery circuit having gain control
JP2009239768A (ja) * 2008-03-28 2009-10-15 Hitachi Ltd 半導体集積回路装置、及び、クロックデータ復元方法
US8938043B2 (en) * 2012-03-29 2015-01-20 Terasquare Co., Ltd. Adaptive optimum CDR bandwidth estimation by using a kalman gain extractor
US8803573B2 (en) * 2012-10-09 2014-08-12 Lsi Corporation Serializer-deserializer clock and data recovery gain adjustment

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0585090A2 (en) * 1992-08-28 1994-03-02 AT&T Corp. Phase-locked loop system with compensation for data-transition-dependent variations in loop gain
US6531927B1 (en) * 2000-10-03 2003-03-11 Lsi Logic Corporation Method to make a phase-locked loop's jitter transfer function independent of data transition density
US7158601B1 (en) * 2002-10-28 2007-01-02 Cypress Semiconductor Corporation Clock data recovery method and circuit for network communication
US7312645B1 (en) * 2003-12-16 2007-12-25 Xilinx, Inc. Adaptive transition density data triggered PLL (phase locked loop)
WO2013112763A1 (en) * 2012-01-24 2013-08-01 Qualcomm Incorporated Dual mode clock/data recovery circuit
US9413517B2 (en) * 2014-07-14 2016-08-09 Synaptics Display Devices Gk CDR circuit and semiconductor device
US9559836B1 (en) * 2015-08-31 2017-01-31 Renesas Electronics Corporation Clock data recovery circuit
CN106656168A (zh) * 2016-12-30 2017-05-10 北京集创北方科技股份有限公司 时钟数据恢复装置及方法

Also Published As

Publication number Publication date
CN107911113A (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
JP7027307B2 (ja) 多相クロックデータ復元回路較正
US9444474B2 (en) Crystal oscillator noise compensation method for a multi-loop PLL
CN105683855B (zh) 用于扩展电路频率范围并且用于超频或降频的装置及方法
CN105281870B (zh) 用于波特率定时恢复的方法和装置
US9564908B2 (en) Digital phase-locked loop and method of operating the same
TW201301817A (zh) 可建置式多維驅動器及接收器
JP2018526912A (ja) ３相インターフェース用の多相クロックデータ復元
US8339895B2 (en) Signal calibration methods and apparatuses
CN103116322B (zh) 微调可调振荡器以匹配can总线的方法及can总线通信控制器
US9898561B2 (en) Behavioral simulation model for clock-data recovery phase-locked loop
CN107911113B (zh) 时钟数据恢复电路及其环路带宽调节方法、处理器
CN110768664B (zh) 数据采样方法和装置
CN104716974A (zh) 具有偏移边缘采样器的数据接收器电路
US10243762B1 (en) Analog delay based fractionally spaced n-tap feed-forward equalizer for wireline and optical transmitters
US7206958B1 (en) Determining cycle adjustments for static timing analysis of multifrequency circuits
JP7077298B2 (ja) クロック位相生成のための方法および装置
CN104380607A (zh) 集成的处理器和cdr电路
CN116224747A (zh) 基于自参考延迟单元的时间数字转换器
CN207884576U (zh) 一种数字倍频器
Chun et al. Statistical properties of first-order bang-bang PLL with nonzero loop delay
CN105322957A (zh) 用于制造频率控制源环路的方法和系统
CN108055036B (zh) 时钟数据恢复电路的环路带宽调节方法和装置
JP2018189410A (ja) ジッタ測定回路
US20230388100A1 (en) Reference Clock Switching in Phase-Locked Loop Circuits
CN112865753A (zh) 一种滤波系数调整方法、装置、存储介质及滤波器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant