CN107910293A - 一种改善光刻填充材料平坦度的方法 - Google Patents
一种改善光刻填充材料平坦度的方法 Download PDFInfo
- Publication number
- CN107910293A CN107910293A CN201711106966.3A CN201711106966A CN107910293A CN 107910293 A CN107910293 A CN 107910293A CN 201711106966 A CN201711106966 A CN 201711106966A CN 107910293 A CN107910293 A CN 107910293A
- Authority
- CN
- China
- Prior art keywords
- packing material
- chemical amplification
- wafer
- photo etching
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种改善光刻填充材料平坦度的方法,包括:步骤一、在晶圆的基底涂布上涂布厚度为TH2nm的填充材料,烘焙成膜;步骤二、采用涂胶显影机台在填充材料上涂布一层非化学放大型光刻胶,烘焙成膜;步骤三、将晶圆送入曝光机台中,用不同区域透光率不同的掩膜版对晶圆的非化学放大型光刻胶进行曝光,对晶圆的非化学放大型光刻胶进行显影;步骤四、对晶圆的表面进行一次蚀刻处理,晶圆的表面整体减薄相同厚度;步骤五、除去晶圆表面剩余的非化学放大型光刻胶,使得填充材料的平均厚度降至目标厚度TH1nm。本发明改善了由于晶圆的基底的厚度差异导致填充材料涂布平坦度较差的问题。
Description
技术领域
本发明涉及半导体集成电路制造光刻工艺的技术领域,尤其涉及一种改善光刻填充材料平坦度的方法的技术领域。
背景技术
在集成电路的制造中,特别在后段双大马士革沟槽结构制造工艺,在非化学放大型光刻胶和填充材料涂布之前,先涂布一层材料,经过一次蚀刻处理,除去晶圆表面的材料,留下沟槽剩余材料,再进行光刻制程,剩余的材料作为光刻制程后的蚀刻阻挡层。由于前层图形疏密不均,容易出现之后的填充材料涂布不均匀的现象。本发明针对这个问题,提供一种优化光刻填充材料平坦度的方法。
发明内容
针对上述不足,本发明的目的是提供一种改善光刻填充材料平坦度的方法,能有效地解决光刻填充材料平坦度较差的问题,提高产品的良率。
为了达到上述目的,本发明采用以下技术方案:
一种改善光刻填充材料平坦度的方法,其特征在于,包括:
步骤一、在晶圆的基底涂布上涂布厚度为TH2nm的填充材料,烘焙成膜;
步骤二、采用涂胶显影机台在填充材料上涂布一层非化学放大型光刻胶,烘焙成膜;
步骤三、将所述晶圆送入曝光机台中,用不同区域透光率不同的掩膜版对所述晶圆的非化学放大型光刻胶进行曝光,对所述晶圆的非化学放大型光刻胶进行显影;
步骤四、对所述晶圆的表面进行一次蚀刻处理,所述晶圆的表面整体减薄相同厚度;
步骤五、除去所述晶圆表面剩余的非化学放大型光刻胶,使得填充材料的平均厚度降至目标厚度TH1nm。
上述一种改善光刻填充材料平坦度的方法,其中,所述晶圆的基底包括器件村底、NDC介电阻挡层、氮氧化硅层和low K介电阻挡层;所述器件村底上设有所述NDC介电阻挡层,所述NDC介电阻挡层上设有所述氮氧化硅层,所述氮氧化硅层上设有所述low K介电阻挡层;再经过光刻工艺后蚀刻形成若干沟槽,所述沟槽的底部贯通至所述器件村底的上表面。
上述一种改善光刻填充材料平坦度的方法,其中,填充材料位于所述沟槽上方处形成填充材料凹陷区域,填充材料除沟槽上方以外形成填充材料平坦区域,所述填充材料平坦区域的厚度为涂布厚度。
上述一种改善光刻填充材料平坦度的方法,其中,非化学放大型光刻胶位于所述填充材料凹陷区域上方为非化学放大型光刻胶沉积厚区域,非化学放大型光刻胶除所述填充材料凹陷区域上方以外形成非化学放大型光刻胶沉积薄区域,所述非化学放大型光刻胶沉积薄区域的厚度为TH3nm。
上述一种改善光刻填充材料平坦度的方法,其中,涂布厚度TH2大于目标厚度TH1nm。
上述一种改善光刻填充材料平坦度的方法,其中,所述掩膜版在制作时不同区域设计为0~100%的不同透光率;在所述非化学放大型光刻胶沉积薄区域采用低透光率或不透光,在所述非化学放大型光刻胶沉积厚区域采用高透光率或全透光,即根据所述晶圆的曝光面积内的所述表面厚度差异分布,相应的设计所述掩膜版的透光率。
上述一种改善光刻填充材料平坦度的方法,其中,所述晶圆上涂布的非化学放大型光刻胶经曝光显影后;所述掩膜版的透光率较高的区域照射处,非化学放大型光刻胶的反应较多,残留的非化学放大型光刻胶的厚度较薄;所述掩膜版的透光率较低的区域照射处,非化学放大型光刻胶的光刻胶反应较少,残留的非化学放大型光刻胶的厚度较厚,所述晶圆表面所残余的非化学放大型光刻胶的厚度为0~TH3nm。
上述一种改善光刻填充材料平坦度的方法,其中,非化学放大型光刻胶与填充材料的蚀刻率相近。
用以上技术方案,能够达到如下有益效果:
1、本发明改善了由于晶圆的基底的厚度差异导致填充材料涂布平坦度较差的问题。
附图说明
图1为现有技术的双大马士革的沟槽双层(Dual Damascene)制造工艺中各层的图层示意图;
图2是双大马士革的沟槽双层制造工艺中填充材料涂布示意图。图3a是本发明的一种改善光刻填充材料平坦度的方法的步骤一的晶圆的基底涂布填充材料的示意图;
图3b是本发明的一种改善光刻填充材料平坦度的方法的步骤二的填充材料上涂布非化学放大型光刻胶的示意图;
图3c是本发明的一种改善光刻填充材料平坦度的方法的步骤三的具有不同透光率的掩膜版对非化学放大型光刻胶曝光时的示意图;
图3d是本发明的一种改善光刻填充材料平坦度的方法的步骤三的非化学放大型光刻胶经曝光、反应后的示意图;
图3e是本发明的一种改善光刻填充材料平坦度的方法的步骤四的经蚀刻处理后的示意图;
图3f是本发明的一种改善光刻填充材料平坦度的方法的步骤五的去除剩余非化学放大型光刻胶的示意图。
附图中:11、器件村底;12、NDC介电阻挡层;13、low K介电阻挡层;14、氮氧化硅;15、沟槽;2、填充材料;21、填充材料凹陷区域;22、填充材料平坦区域;3、非化学放大型光刻胶;31、非化学放大型光刻胶沉积厚区域;32、非化学放大型光刻胶沉积薄区域;4、掩膜版。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
图1为现有技术的双大马士革的沟槽双层(Dual Damascene)制造工艺中各层的图层示意图。图2是双大马士革的沟槽双层制造工艺中填充材料涂布示意图。图3a是本发明的一种改善光刻填充材料平坦度的方法的步骤一的晶圆的基底涂布填充材料的示意图。图3b是本发明的一种改善光刻填充材料平坦度的方法的步骤二的填充材料上涂布非化学放大型光刻胶的示意图。图3c是本发明的一种改善光刻填充材料平坦度的方法的步骤三的具有不同透光率的掩膜版对非化学放大型光刻胶曝光时的示意图。图3d是本发明的一种改善光刻填充材料平坦度的方法的步骤三的非化学放大型光刻胶经曝光、反应后的示意图。图3e是本发明的一种改善光刻填充材料平坦度的方法的步骤四的经蚀刻处理后的示意图。图3f是本发明的一种改善光刻填充材料平坦度的方法的步骤五的去除剩余非化学放大型光刻胶的示意图。
请参见图1至图3f所示,在一种较佳的实施例中,一种改善光刻填充材料平坦度的方法,其中,包括:
步骤一、在晶圆的基底涂布上涂布厚度为TH2nm的填充材料2,烘焙成膜。
步骤二、采用涂胶显影机台在填充材料2上涂布一层非化学放大型光刻胶3,烘焙成膜。
步骤三、将晶圆送入曝光机台中,用不同区域透光率不同的掩膜版4对晶圆的非化学放大型光刻胶3进行曝光;对晶圆的非化学放大型光刻胶3进行显影。
步骤四、对晶圆的表面进行一次蚀刻处理,晶圆的表面整体减薄相同厚度。
步骤五、除去晶圆表面剩余的非化学放大型光刻胶3,使得填充材料2的平均厚度降至目标厚度TH1nm。
以上仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围。
进一步,在一种较佳实施例中,晶圆的基底包括器件村底11、NDC介电阻挡层12、氮氧化硅层14和low K介电阻挡层13;器件村底11上设有NDC介电阻挡层12,NDC介电阻挡层12上设有氮氧化硅层14,氮氧化硅层14上设有low K介电阻挡层13;再经过光刻工艺后蚀刻形成若干沟槽15,沟槽15的底部贯通至器件村底11的上表面。
进一步,在一种较佳实施例中,填充材料2位于沟槽15上方处形成填充材料凹陷区域21,填充材料2除沟槽上方以外形成填充材料平坦区域22,填充材料平坦区域22的厚度为涂布厚度。
进一步,在一种较佳实施例中,非化学放大型光刻胶3位于填充材料凹陷区域21上方为非化学放大型光刻胶沉积厚区域31,非化学放大型光刻胶3除填充材料凹陷区域21上方以外形成非化学放大型光刻胶沉积薄区域32,非化学放大型光刻胶沉积薄区域32的厚度为TH3nm。
进一步,在一种较佳实施例中,涂布厚度TH2大于目标厚度TH1nm。
进一步,在一种较佳实施例中,掩膜版4在制作时不同区域设计为0~100%的不同透光率;在非化学放大型光刻胶沉积薄区域32采用低透光率或不透光,在非化学放大型光刻胶沉积厚区域31采用高透光率或全透光,即根据晶圆的曝光面积内的表面厚度差异分布,相应的设计掩膜版4的透光率。
进一步,在一种较佳实施例中,晶圆上涂布的非化学放大型光刻胶3经曝光显影后;掩膜版4的透光率较高的区域照射处,非化学放大型光刻胶3的反应较多,残留的非化学放大型光刻胶3的厚度较薄;掩膜版4的透光率较低的区域照射处,非化学放大型光刻胶3的光刻胶反应较少,残留的非化学放大型光刻胶3的厚度较厚,晶圆表面所残余的非化学放大型光刻胶3的厚度为0~TH3nm。
进一步,在一种较佳实施例中,非化学放大型光刻胶3与填充材料2的蚀刻率相近,因此在步骤五的蚀刻处理时,晶圆的表面整体减薄相同厚度。具体的,非化学放大型光刻胶沉积厚区域31和非化学放大型光刻胶沉积薄区域32的表面同时减薄相同厚度,使得填充材料2同样减薄相同厚度,但是由于非化学放大型光刻胶沉积薄区域32的非化学放大型光刻胶残留较薄,其下的填充材料平坦区域22被蚀刻除去部分较多;非化学放大型光刻胶沉积厚区域31残留非化学放大型光刻胶较厚,填充材料凹陷区域21蚀刻除去部分较少,从而改善由于晶圆的基底的疏密不均导致填充材料涂布平坦度较差的问题。
以上仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。
Claims (8)
1.一种改善光刻填充材料平坦度的方法,其特征在于,包括:
步骤一、在晶圆的基底涂布上涂布厚度为TH2nm的填充材料,烘焙成膜;
步骤二、采用涂胶显影机台在填充材料上涂布一层非化学放大型光刻胶,烘焙成膜;
步骤三、将所述晶圆送入曝光机台中,用不同区域透光率不同的掩膜版对所述晶圆的非化学放大型光刻胶进行曝光,对所述晶圆的非化学放大型光刻胶进行显影;
步骤四、对所述晶圆的表面进行一次蚀刻处理,所述晶圆的表面整体减薄相同厚度;
步骤五、除去所述晶圆表面剩余的非化学放大型光刻胶,使得填充材料的平均厚度降至目标厚度TH1nm。
2.根据权利要求1所述一种改善光刻填充材料平坦度的方法,其特征在于,所述晶圆的基底包括器件村底、NDC介电阻挡层、氮氧化硅层和low K介电阻挡层;所述器件村底上设有所述NDC介电阻挡层,所述NDC介电阻挡层上设有所述氮氧化硅层,所述氮氧化硅层上设有所述low K介电阻挡层;再经过光刻工艺后蚀刻形成若干沟槽,所述沟槽的底部贯通至所述器件村底的上表面。
3.根据权利要求2所述一种改善光刻填充材料平坦度的方法,其特征在于,填充材料位于所述沟槽上方处形成填充材料凹陷区域,填充材料除沟槽上方以外形成填充材料平坦区域,所述填充材料平坦区域的厚度为涂布厚度。
4.根据权利要求3所述一种改善光刻填充材料平坦度的方法,其特征在于,非化学放大型光刻胶位于所述填充材料凹陷区域上方为非化学放大型光刻胶沉积厚区域,非化学放大型光刻胶除所述填充材料凹陷区域上方以外形成非化学放大型光刻胶沉积薄区域,所述非化学放大型光刻胶沉积薄区域的厚度为TH3nm。
5.根据权利要求1所述一种改善光刻填充材料平坦度的方法,其特征在于,涂布厚度TH2大于目标厚度TH1nm。
6.根据权利要求1所述一种改善光刻填充材料平坦度的方法,其特征在于,所述掩膜版在制作时不同区域设计为0~100%的不同透光率;在所述非化学放大型光刻胶沉积薄区域采用低透光率或不透光,在所述非化学放大型光刻胶沉积厚区域采用高透光率或全透光,即根据所述晶圆的曝光面积内的所述表面厚度差异分布,相应的设计所述掩膜版的透光率。
7.根据权利要求1所述一种改善光刻填充材料平坦度的方法,其特征在于,所述晶圆上涂布的非化学放大型光刻胶经曝光显影后;所述掩膜版的透光率较高的区域照射处,非化学放大型光刻胶的反应较多,残留的非化学放大型光刻胶的厚度较薄;所述掩膜版的透光率较低的区域照射处,非化学放大型光刻胶的光刻胶反应较少,残留的非化学放大型光刻胶的厚度较厚,所述晶圆表面所残余的非化学放大型光刻胶的厚度为0~TH3nm。
8.根据权利要求1所述一种改善光刻填充材料平坦度的方法,其特征在于,非化学放大型光刻胶与填充材料的蚀刻率相近。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711106966.3A CN107910293B (zh) | 2017-11-10 | 2017-11-10 | 一种改善光刻填充材料平坦度的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711106966.3A CN107910293B (zh) | 2017-11-10 | 2017-11-10 | 一种改善光刻填充材料平坦度的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107910293A true CN107910293A (zh) | 2018-04-13 |
CN107910293B CN107910293B (zh) | 2020-06-30 |
Family
ID=61844889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711106966.3A Active CN107910293B (zh) | 2017-11-10 | 2017-11-10 | 一种改善光刻填充材料平坦度的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107910293B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100442474C (zh) * | 2005-09-14 | 2008-12-10 | 索尼株式会社 | 制造半导体器件的方法 |
CN103730406A (zh) * | 2012-10-11 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种双大马士革结构的制备方法 |
CN106471090A (zh) * | 2014-07-09 | 2017-03-01 | 日立化成株式会社 | Cmp用研磨液和研磨方法 |
-
2017
- 2017-11-10 CN CN201711106966.3A patent/CN107910293B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100442474C (zh) * | 2005-09-14 | 2008-12-10 | 索尼株式会社 | 制造半导体器件的方法 |
CN103730406A (zh) * | 2012-10-11 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种双大马士革结构的制备方法 |
CN106471090A (zh) * | 2014-07-09 | 2017-03-01 | 日立化成株式会社 | Cmp用研磨液和研磨方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107910293B (zh) | 2020-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106898616A (zh) | Tft基板的制作方法及tft基板 | |
US20090170310A1 (en) | Method of forming a metal line of a semiconductor device | |
TWI726370B (zh) | 具有縮減臨界尺寸的半導體元件及其製備方法 | |
CN107942619A (zh) | 光阻图案的形成方法以及刻蚀工艺、曝光设备 | |
CN114779574A (zh) | 一种改善掩模版光刻图形离焦的方法 | |
CN101192563A (zh) | 避免金属布线制程中晶圆边界剥离的方法 | |
CN107910293A (zh) | 一种改善光刻填充材料平坦度的方法 | |
CN102820260B (zh) | 提高通孔图形性能表现的方法 | |
CN106610563A (zh) | 掩膜版及双重图形化法的方法 | |
WO2023137838A1 (zh) | 一种半导体结构及其制造方法 | |
WO2019129104A1 (zh) | 一种膜层套孔及阵列基板制备方法 | |
KR20100102422A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
US8765612B2 (en) | Double patterning process | |
KR100676606B1 (ko) | Cmp 공정을 위한 더미 패턴을 형성하는 방법 | |
CN114695098A (zh) | 第零层层间膜的制造方法 | |
CN104062783B (zh) | 基板检测用定位图形及其制造方法 | |
CN103000616A (zh) | 薄金属层光刻对准标记的制作方法 | |
JPS6227387B2 (zh) | ||
KR20100088292A (ko) | 반도체 소자의 미세 콘택홀 형성 방법 | |
CN110783263B (zh) | 半导体结构的形成方法 | |
CN107706149B (zh) | 阵列基板的制作方法 | |
US8057987B2 (en) | Patterning method of semiconductor device | |
JP2016173384A (ja) | フォトマスクブランクおよびその加工方法 | |
JPS6346758A (ja) | Mosコンデンサ及びその製造方法 | |
JPS6237386B2 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |