CN107895738A - 一种阱局部高掺的mos型器件及制备方法 - Google Patents
一种阱局部高掺的mos型器件及制备方法 Download PDFInfo
- Publication number
- CN107895738A CN107895738A CN201711067953.XA CN201711067953A CN107895738A CN 107895738 A CN107895738 A CN 107895738A CN 201711067953 A CN201711067953 A CN 201711067953A CN 107895738 A CN107895738 A CN 107895738A
- Authority
- CN
- China
- Prior art keywords
- doped region
- region
- width
- doped
- trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种阱局部高掺的MOS型器件及制备方法，包括衬底，衬底上方为阻挡层，阻挡层上方沟道两侧依次离子注入形成阱区域、多层阱局部高掺区域和源极高掺区域；多层阱局部高掺区域包括第五掺杂区域、第四掺杂区域、第三掺杂区域、第二掺杂区域和第一掺杂区域。本发明的MOS型器件，可以使得器件研发人员在阻断电压和导通损耗之间达到很好的平衡，可以在保证一定阻断能力的前提下，适当增加JFET区域的宽度或提高JFET区域的掺杂浓度，降低JFET区域的电阻，进而降低器件的导通损耗。
Description
技术领域
本发明属于功率半导体领域，尤其涉及一种阱局部高掺的MOS型器件及制备方法。
背景技术
碳化硅材料有着相比于硅等其他半导体材料得天独厚的优势，如较大的禁带宽度、较高的临界击穿电场强度和较高的热导率，这使得碳化硅器件更加适合应用于高压高温甚至是超高压应用环境中。基于碳化硅材料的MOS型器件，由于其栅极控制电路简单、利于功率电路集成等优点，已经成为高压开关器件研究的热点。
对于碳化硅MOS型器件的设计，一个很关键的问题就是在阻断能力和导通损耗的权衡中存在着不可避免的矛盾。MOS型器件的电阻包括沟道电阻、JFET电阻、漂移区电阻以及衬底电阻等。对于高压MOS型器件，沟道电阻和衬底电阻通常较小，对总电阻影响不是很大。而决定漂移区电阻的漂移层厚度和掺杂浓度通常变化不大，因此对JFET区域进行优化是一个可行的方向。
对JFET区域的优化同样存在着一个矛盾，为了降低JFET区域的电阻，希望增加JFET区域的宽度和提高JFET区域的掺杂浓度。但是JFET区域宽度的增加和JFET区域浓度的提高会使得器件工作在阻断状态时，阱的耗尽区不能很好的相连，会导致表面电场强度不能得到抑制，使得器件过早的击穿。
发明内容
发明目的：针对以上问题，本发明提出一种阱局部高掺的MOS型器件及制备方法。
技术方案：为实现本发明的目的，本发明所采用的技术方案是：一种阱局部高掺的MOS型器件，包括衬底，衬底上方为阻挡层，阻挡层上方沟道两侧依次离子注入形成阱区域、多层阱局部高掺区域和源极高掺区域；多层阱局部高掺区域上方依次生长栅氧化层和栅极；源极高掺区域上方设置源极，衬底下方设置漏极；器件上表面还包括钝化介质。
进一步地，多层阱局部高掺区域包括第五掺杂区域、第四掺杂区域、第三掺杂区域、第二掺杂区域和第一掺杂区域；第二掺杂区域和第五掺杂区域的宽度之和等于第一掺杂区域的宽度，第三掺杂区域和第五掺杂区域的宽度之和等于第一掺杂区域的宽度，第四掺杂区域和第五掺杂区域的宽度之和等于第一掺杂区域的宽度。
进一步地，衬底、阻挡层、源极高掺区域、第四掺杂区域和第五掺杂区域为第一导电类型；阱区域、第一掺杂区域、第二掺杂区域和第三掺杂区域为第二导电类型。
一种阱局部高掺的MOS型器件的制备方法，包括步骤：
(1)衬底上生长阻挡层；
(2)阻挡层上方形成注入掩膜介质，在沟道两侧进行多次离子注入，形成多层阱局部高掺区域；
(3)去除掩膜介质，重新形成注入掩膜介质，在器件两侧进行离子注入，形成阱区域；
(4)去除掩膜介质，重新形成注入掩膜介质，在阱区域进行离子注入，形成源极高掺区域；
(5)去除掩膜介质并生长一层介质，制作栅氧介质和栅极；
(6)制备源极和漏极；
(7)器件上表面生成钝化介质。
进一步地，多层阱局部高掺区域包括第五掺杂区域、第四掺杂区域、第三掺杂区域、第二掺杂区域和第一掺杂区域；第二掺杂区域和第五掺杂区域的宽度之和等于第一掺杂区域的宽度，第三掺杂区域和第五掺杂区域的宽度之和等于第一掺杂区域的宽度，第四掺杂区域和第五掺杂区域的宽度之和等于第一掺杂区域的宽度。
进一步地，第一掺杂区域的宽度等于器件沟道的宽度。阱区域的宽度大于源极高掺区域的宽度。
进一步地，第三掺杂区域、第二掺杂区域和第一掺杂区域的厚度之和小于等于阱区域的厚度。
进一步地，第二掺杂区域的掺杂浓度大于第一掺杂区域的掺杂浓度，第三掺杂区域的掺杂浓度大于等于第二掺杂区域的掺杂浓度。
有益效果：本发明的MOS型器件，可以使得器件研发人员在阻断电压和导通损耗之间达到很好的平衡，可以在保证一定阻断能力的前提下，适当增加JFET区域的宽度或提高JFET区域的掺杂浓度，降低JFET区域的电阻，进而降低器件的导通损耗。
附图说明
图1是本发明MOS型器件的结构示意图；
图2是本发明MOS型器件的流程示意图；
图3是传统MOS(a)和本发明MOS(b)1200V阻断时的电场分布示意图；
图4是传统MOS和本发明MOS正向导通电流曲线图。
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步的说明。
如图1所示，本发明的阱局部高掺的MOS型器件，包含：第一导电类型半导体衬底12，第一导电类型阻挡层13，漏极14，栅极2，源级31和32，栅氧介质4，钝化介质1，第二导电类型第一掺杂区域71和72，第二导电类型第二掺杂区域81和82，第二导电类型第三掺杂区域91和92，第一导电类型第四掺杂区域101和102，第一导电类型第五掺杂区域111和112，第一导电类型源极高掺区域51和52，第二导电类型阱区域61和62。
衬底12掺杂浓度一般在1e17cm-3到1e20cm-3之间，阻挡层13掺杂浓度一般在1e14cm-3到1e17cm-3之间，区域51和52掺杂浓度一般在3e17cm-3到1e20cm-3之间，区域101和区域102掺杂浓度一般在1e15cm-3到5e16cm-3，区域111和112掺杂浓度一般在1e15cm-3到5e16cm-3。
阱区域61和62掺杂浓度一般在1e16cm-3到5e18cm-3之间，区域71和72掺杂浓度一般在1e15cm-3到5e17cm-3之间，区域81和82掺杂浓度一般在1e16cm-3到5e19cm-3之间，区域91和92掺杂浓度一般在1e16cm-3到5e19cm-3之间。
第一导电类型为n型，则第二导电类型为p型；第一导电类型为p型，则第二导电类型为n型。
如图2所示，给出了1200V碳化硅MOS型器件具体的制造步骤：
(1)提供第一导电类型衬底12，如硅衬底或碳化硅衬底；下面以n型碳化硅衬底为例，如图2(a)所示。
(2)在衬底12上生长一层n型掺杂阻挡层13，用于实现阻断电压，如图2(b)所示；本设计中为了实现1200V阻断电压，阻挡层为10微米，掺杂浓度为1e16cm-3。
(3)在阻挡层13顶部生长一层介质，并通过光刻、刻蚀等工艺形成如图2(c)所示的注入掩膜介质；然后进行离子注入，在注入掩膜介质的作用下形成如图2(d)所示的n型掺杂区域。
(4)去除掩膜介质，然后重新生长一层介质，并通过光刻、刻蚀等工艺形成如图2(e)所示的不同宽度的注入掩膜介质，并进行多次离子注入制作第四掺杂区域101和102，第五掺杂区域111和112，第三掺杂区域91和92，第二掺杂区域81和82，第一掺杂区域71和72，形成如图2(f)所示的各区域。
区域71和72的宽度均要等于MOSFET沟道的宽度。区域81和82的宽度要分别小于区域71和72的宽度。
区域81和82的掺杂浓度要大于区域71和72的掺杂浓度。区域91的掺杂浓度不能低于区域81的掺杂浓度，区域92的掺杂浓度不能低于区域82的掺杂浓度。
区域111和112的掺杂浓度不能过高，同时宽度不能过大，必须保证在器件阻断状态下能够完全耗尽。区域101和102的掺杂浓度不能过高，同时厚度不能过大，必须保证在器件阻断状态下能够完全耗尽。
区域71、81和91的厚度之和不能大于区域61的厚度。区域72、82和92的厚度之和不能大于区域62的厚度。区域71、81、91和101的厚度之和可以大于区域61的厚度。区域72、82、92和102的厚度之和可以大于区域61的厚度。
区域81和111的宽度之和要等于区域71的宽度。区域91和111的宽度之和要等于区域71的宽度。区域101和111的宽度之和要等于区域71的宽度。
(5)去除掩膜介质，然后重新生长一层介质，并通过光刻、刻蚀等工艺形成如图2(g)所示的注入掩膜介质，并进行离子注入形成如图2(h)所示的阱区域61和62。
(6)去除掩膜介质，然后重新生长一层介质，并通过光刻、刻蚀等工艺形成如图2(i)所示的注入掩膜介质，并进行离子注入形成如图2(j)所示的源极高掺区域51和52。
区域61和62的宽度要分别大于区域51和52的宽度，通常要大于0.3μm。区域71和72的宽度要分别小于区域61和51宽度的差值。
(7)去除掩膜介质并生长一层介质，并通过热氧化、淀积、光刻、刻蚀等工艺制作栅氧介质4和栅极2，形成如图2(k)所示的结构。
栅氧介质4通常为氧化层，可通过热氧化来制备，也可通过淀积工艺来进行制备，如低压化学气相淀积等；栅极2一般用重掺杂的多晶硅或金属进行制备。
(8)通过淀积、光刻、刻蚀和金属化以及退火等工艺制备源极31和32。
(9)通过金属化和退火等工艺制备漏极14；漏极14，源极31和32通常为欧姆接触，可以用镍或钛等金属进行制备。
(10)通过表面钝化等工艺，生成钝化介质1完成碳化硅MOSFET器件制备。
区域51、61、71、81、91、101和111的区域掺杂可以为均匀掺杂，也可为非均匀掺杂。区域52、62、72、82、92、102和112的区域掺杂可以为均匀掺杂，也可为非均匀掺杂。
区域101、102、111和112可以使得JFET区的电流更加均匀扩散至漂移层，降低了器件导通电阻。区域81、82、91和92可以在阻断时快速的向JFET区耗尽，使得耗尽层可以重叠，更好的降低器件的表面电场强度。
利用仿真软件对传统MOSFET结构和本发明设计实例MOSFET结构正向和阻断特性进行了对比，结果如图3和图4所示。可以看到，本设计实例MOSFET的表面电场强度更低，且正向导通电流更大，提升了碳化硅MOSFET器件的性能。
必须指出，该实例并不是唯一的一种实例，只是为了对专利内容阐述而给出的。该领域的研究人员可以根据该实例对结构作进一步的变化，但是都离不来本发明保护的范围。
Claims (9)
1.一种阱局部高掺的MOS型器件，其特征在于：包括衬底，衬底上方为阻挡层，阻挡层上方沟道两侧依次离子注入形成阱区域、多层阱局部高掺区域和源极高掺区域；多层阱局部高掺区域上方依次生长栅氧化层和栅极；源极高掺区域上方设置源极，衬底下方设置漏极；器件上表面还包括钝化介质。
2.根据权利要求1所述的阱局部高掺的MOS型器件，其特征在于：所述多层阱局部高掺区域包括第五掺杂区域、第四掺杂区域、第三掺杂区域、第二掺杂区域和第一掺杂区域；
第二掺杂区域和第五掺杂区域的宽度之和等于第一掺杂区域的宽度，第三掺杂区域和第五掺杂区域的宽度之和等于第一掺杂区域的宽度，第四掺杂区域和第五掺杂区域的宽度之和等于第一掺杂区域的宽度。
3.根据权利要求1所述的阱局部高掺的MOS型器件，其特征在于：衬底、阻挡层、源极高掺区域、第四掺杂区域和第五掺杂区域为第一导电类型；阱区域、第一掺杂区域、第二掺杂区域和第三掺杂区域为第二导电类型。
4.一种阱局部高掺的MOS型器件的制备方法，其特征在于：包括步骤：
(1)衬底上生长阻挡层；
(2)阻挡层上方形成注入掩膜介质，在沟道两侧进行多次离子注入，形成多层阱局部高掺区域；
(3)去除掩膜介质，重新形成注入掩膜介质，在器件两侧进行离子注入，形成阱区域；
(4)去除掩膜介质，重新形成注入掩膜介质，在阱区域进行离子注入，形成源极高掺区域；
(5)去除掩膜介质并生长一层介质，制作栅氧介质和栅极；
(6)制备源极和漏极；
(7)器件上表面生成钝化介质。
5.根据权利要求4所述的阱局部高掺的MOS型器件的制备方法，其特征在于：所述步骤(2)中，所述多层阱局部高掺区域包括第五掺杂区域、第四掺杂区域、第三掺杂区域、第二掺杂区域和第一掺杂区域；
第二掺杂区域和第五掺杂区域的宽度之和等于第一掺杂区域的宽度，第三掺杂区域和第五掺杂区域的宽度之和等于第一掺杂区域的宽度，第四掺杂区域和第五掺杂区域的宽度之和等于第一掺杂区域的宽度。
6.根据权利要求5所述的阱局部高掺的MOS型器件的制备方法，其特征在于：第一掺杂区域的宽度等于器件沟道的宽度。
7.根据权利要求5所述的阱局部高掺的MOS型器件的制备方法，其特征在于：第三掺杂区域、第二掺杂区域和第一掺杂区域的厚度之和小于等于阱区域的厚度。
8.根据权利要求5所述的阱局部高掺的MOS型器件的制备方法，其特征在于：第二掺杂区域的掺杂浓度大于第一掺杂区域的掺杂浓度，第三掺杂区域的掺杂浓度大于等于第二掺杂区域的掺杂浓度。
9.根据权利要求4所述的阱局部高掺的MOS型器件的制备方法，其特征在于：阱区域的宽度大于源极高掺区域的宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711067953.XA CN107895738B (zh) | 2017-11-03 | 2017-11-03 | 一种阱局部高掺的mos型器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711067953.XA CN107895738B (zh) | 2017-11-03 | 2017-11-03 | 一种阱局部高掺的mos型器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107895738A true CN107895738A (zh) | 2018-04-10 |
| CN107895738B CN107895738B (zh) | 2020-02-18 |
Family
ID=61803022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711067953.XA Active CN107895738B (zh) | 2017-11-03 | 2017-11-03 | 一种阱局部高掺的mos型器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107895738B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113937167A (zh) * | 2021-10-20 | 2022-01-14 | 杭州芯迈半导体技术有限公司 | Vdmos器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101536194A (zh) * | 2006-11-03 | 2009-09-16 | 克里公司 | 包括整流结分流器的功率开关半导体器件 |
| CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
| CN102364688A (zh) * | 2011-11-09 | 2012-02-29 | 电子科技大学 | 一种垂直双扩散金属氧化物半导体场效应晶体管 |
| JP2016058661A (ja) * | 2014-09-11 | 2016-04-21 | 国立研究開発法人産業技術総合研究所 | 半導体装置 |
-
2017
- 2017-11-03 CN CN201711067953.XA patent/CN107895738B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101536194A (zh) * | 2006-11-03 | 2009-09-16 | 克里公司 | 包括整流结分流器的功率开关半导体器件 |
| CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
| CN102364688A (zh) * | 2011-11-09 | 2012-02-29 | 电子科技大学 | 一种垂直双扩散金属氧化物半导体场效应晶体管 |
| JP2016058661A (ja) * | 2014-09-11 | 2016-04-21 | 国立研究開発法人産業技術総合研究所 | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113937167A (zh) * | 2021-10-20 | 2022-01-14 | 杭州芯迈半导体技术有限公司 | Vdmos器件及其制造方法 |
| CN113937167B (zh) * | 2021-10-20 | 2023-06-23 | 杭州芯迈半导体技术有限公司 | Vdmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107895738B (zh) | 2020-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI544648B (zh) | 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法 | |
| CN105190852B (zh) | 改进的vjfet器件 | |
| JP4900662B2 (ja) | ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| TWI383497B (zh) | 具有雙閘極之絕緣閘雙極性電晶體 | |
| US11652166B2 (en) | Power device having super junction and Schottky diode | |
| US9653595B2 (en) | Semiconductor device and semiconductor device fabrication method | |
| US20030020136A1 (en) | Semiconductor device and its manufacturing method | |
| CN103477439B (zh) | 半导体装置及其制造方法 | |
| JP2008258443A (ja) | 電力用半導体素子及びその製造方法 | |
| CN106783851A (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| CN106887467B (zh) | 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法 | |
| CN107464837B (zh) | 一种超结功率器件 | |
| CN105047721A (zh) | 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法 | |
| CN106941117B (zh) | 基于悬浮超结的氮化镓基异质结电流孔径器件及其制作方法 | |
| CN105140283A (zh) | 一种碳化硅MOSFETs功率器件及其制作方法 | |
| CN107658215A (zh) | 一种碳化硅器件及其制作方法 | |
| CN103681256B (zh) | 一种碳化硅mosfet器件及其制作方法 | |
| CN100568469C (zh) | 低导通阻抗功率场效应管vdmos的制作方法 | |
| CN113517332A (zh) | 基于圆柱型超结区的复杂超结半导体器件及其制备方法 | |
| CN105185833A (zh) | 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 | |
| CN103872108B (zh) | 一种igbt结构及其制备方法 | |
| JP6648852B1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| CN107895738A (zh) | 一种阱局部高掺的mos型器件及制备方法 | |
| CN206672934U (zh) | 集成肖特基二极管的SiCJFET器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |