CN107885892B - 一种cmp工艺仿真方法和系统 - Google Patents

一种cmp工艺仿真方法和系统 Download PDF

Info

Publication number
CN107885892B
CN107885892B CN201610865739.8A CN201610865739A CN107885892B CN 107885892 B CN107885892 B CN 107885892B CN 201610865739 A CN201610865739 A CN 201610865739A CN 107885892 B CN107885892 B CN 107885892B
Authority
CN
China
Prior art keywords
surface height
grid area
initial surface
chip
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610865739.8A
Other languages
English (en)
Other versions
CN107885892A (zh
Inventor
徐勤志
陈岚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610865739.8A priority Critical patent/CN107885892B/zh
Publication of CN107885892A publication Critical patent/CN107885892A/zh
Application granted granted Critical
Publication of CN107885892B publication Critical patent/CN107885892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种CMP工艺仿真方法和系统，包括：提取网格化的待研磨芯片中任一网格区域内的图形特征参数；根据图形特征参数和膜层淀积速率方程，仿真获得网格区域沉积膜层后的初始表面高度；根据初始表面高度计算网格区域与研磨垫之间的接触压力，并根据接触压力计算网格区域的研磨去除速率；根据网格区域的初始表面高度和研磨去除速率对待研磨芯片表面进行形貌仿真，以获得待研磨芯片表面膜层的实时表面高度，从而可以实现鳍式场效应晶体管多晶硅栅CMP工艺的快速仿真，对芯片表面形貌及工艺偏差进行动态模拟，为鳍式场效应晶体管多晶硅栅的CMP工艺参数的优化和可制造性设计优化提供指导性建议。

Description

一种CMP工艺仿真方法和系统
技术领域
本发明涉及半导体技术领域，更具体地说，涉及一种CMP工艺仿真方法和系统。
背景技术
随着半导体技术的发展，人们逐渐采用功耗低、集成度高、随机波动小的非平面鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)代替平面互补型场效应晶体管。如图1所示，该鳍式场效应晶体管包括半导体衬底10、位于半导体衬底10表面的绝缘层11、源极12、漏极13、鳍形沟道14和栅极15。
在鳍式场效应晶体管的制作过程中，如图2所示，由于鳍形沟道14会导致形成的多晶硅栅极层15的表面不平整，因此，在形成栅极15之前必须采用CMP(Chemical MechanicalPlanarization，化学机械研磨)工艺对多晶硅栅极层15的表面进行平坦化，以防止栅极15的高度影响字线的电流携载能力。
由于影响CMP工艺的因素非常复杂，因此，需要采用CMP仿真技术对CMP工艺后的芯片表面形貌进行预测，来优化CMP工艺参数，降低工艺开发成本。基于此，CMP仿真技术作为识别和检测设计芯片敏感区域及优化寄生参数提取的仿真技术，已成为支持可制造性设计及集成电路工艺研发中实现芯片表面平坦化精细加工的唯一广泛应用技术。
为了优化鳍式场效应晶体管多晶硅栅的CMP工艺参数和可制造性设计方法，研究和开发与鳍式场效应晶体管结构相适应的CMP工艺仿真方法已成为本领域技术人员关注的重点之一。
发明内容
有鉴于此，本发明提供了一种CMP工艺仿真方法和系统，以优化鳍式场效应晶体管多晶硅栅的CMP工艺参数和可制造性设计方法。
为实现上述目的，本发明提供如下技术方案：
一种CMP工艺仿真方法，包括：
提取网格化的待研磨芯片中任一网格区域内的图形特征参数；
根据所述图形特征参数和膜层淀积速率方程，仿真获得所述网格区域沉积膜层后的初始表面高度；
根据所述初始表面高度计算所述网格区域与研磨垫之间的接触压力，并根据所述接触压力计算所述网格区域的研磨去除速率；
根据所述网格区域的初始表面高度和所述研磨去除速率对所述待研磨芯片表面进行形貌仿真，以获得所述待研磨芯片表面膜层的实时表面高度。
优选的，获得所述网格区域沉积膜层后的初始表面高度的过程包括：
根据所述图形特征参数获得所述网格区域内的沟槽分布；
根据所述膜层淀积速率方程获得所述沟槽上表面的初始表面高度、所述沟槽侧壁的初始表面高度和所述沟槽底部的初始表面高度。
优选的，所述膜层沉积速率方程包括：
Figure BDA0001123890370000021
Figure BDA0001123890370000022
Figure BDA0001123890370000023
其中，T是初始表面高度，keq是平衡淀积系数，C是淀积气体浓度，k1是吸附系数，k2是迁移系数，vad是吸附率，vtrans是迁移率，veq是标准淀积速率，K是表面迁移率参数。
优选的，计算所述网格区域与研磨垫之间的接触压力的过程包括：
采用接触力学方程计算所述网格区域与研磨垫之间的接触压力。
优选的，所述接触压力p(x,y,t)满足以下关系式：
Figure BDA0001123890370000031
g(x,y,t)＝h(x,y,t)+w(x,y,t)-c≥0,(x,y,t)∈IC
g(x,y,t)＝0,p(x,y,t)＞0, (x,y,t)∈IC
g(x,y,t)＞0,p(x,y,t)＝0,
Figure BDA0001123890370000032
F0(t)＝∫Ip(x,y,t)dxdy
其中，ξ和η是积分变量，υ是泊松比，E是弹性模量，g(x,y,t)是形变后所述研磨垫与所述待研磨芯片表面的间隔，h(x,y,t)是初始时所述研磨垫与所述待研磨芯片表面的间隔，c是所述研磨垫的整体位移，IC是所述研磨垫与所述待研磨芯片的接触区域；F0(t)是t时刻的外加载荷，I是所述研磨垫与所述待研磨芯片的整个接触表面区域。
优选的，所述研磨去除速率MRR满足以下关系式：
MRR＝Kp(x,y,t)v/ρ；
其中，K为研磨率常数，P为接触压力，v为研磨垫与芯片表面间的相对滑动速率，ρ为芯片版图密度。
优选的，所述膜层为鳍式场效应晶体管的多晶硅栅极层。
一种CMP工艺仿真系统，包括：
特征提取模块，用于提取网格化的待研磨芯片中任一网格区域内的图形特征参数；
初始表面高度仿真模块，用于根据所述图形特征参数和膜层淀积速率方程，仿真获得所述网格区域沉积膜层后的初始表面高度；
计算模块，用于根据所述初始表面高度计算所述网格区域与研磨垫之间的接触压力，并根据所述接触压力计算所述网格区域的研磨去除速率；
实时表面高度仿真模块，用于根据所述网格区域的初始表面高度和所述研磨去除速率，仿真获得所述待研磨芯片表面膜层的实时表面高度。
优选的，所述计算模块包括接触压力计算单元和研磨去除速率计算单元；
所述接触压力计算单元用于根据所述初始表面高度计算所述网格区域与研磨垫之间的接触压力；
所述研磨去除速率计算单元用于根据所述接触压力计算所述网格区域的研磨去除速率。
优选的，所述初始表面高度仿真模块包括沟槽上表面初始表面高度仿真单元、沟槽侧壁初始表面高度仿真单元和沟槽底部初始表面高度仿真单元；
所述沟槽上表面初始表面高度仿真单元用于根据所述膜层淀积速率方程获得所述沟槽上表面的初始表面高度；
所述沟槽侧壁初始表面高度仿真单元用于根据所述膜层淀积速率方程获得所述沟槽侧壁的初始表面高度；
所述沟槽底部初始表面高度仿真单元用于根据所述膜层淀积速率方程获得所述沟槽底部的初始表面高度。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的CMP工艺仿真方法和系统，提取网格化的待研磨芯片中任一网格区域内的图形特征参数；根据所述图形特征参数和膜层淀积速率方程，仿真获得所述网格区域沉积膜层后的初始表面高度；根据所述初始表面高度计算所述网格区域与研磨垫之间的接触压力，并根据所述接触压力计算所述网格区域的研磨去除速率；根据所述网格区域的初始表面高度和所述研磨去除速率对所述待研磨芯片表面进行形貌仿真，以获得所述待研磨芯片表面膜层的实时表面高度，从而可以实现鳍式场效应晶体管多晶硅栅CMP工艺的快速仿真，对芯片表面形貌及工艺偏差进行动态模拟，为鳍式场效应晶体管多晶硅栅CMP工艺参数和可制造性设计方法的优化提供指导性建议。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有的一种鳍式场效应晶体管的结构示意图；
图2为鳍式场效应晶体管形成多晶硅栅极层后的剖面结构示意图；
图3为本发明实施例提供的CMP工艺仿真方法的流程图；
图4为本发明实施例提供的待研磨芯片的淀积多晶硅栅极层的结构示意图；
图5为本发明实施例提供的CMP工艺仿真系统的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种CMP工艺仿真方法，如图3所示，该仿真方法包括：
S301：提取网格化的待研磨芯片中任一网格区域内的图形特征参数；
在进行CMP工艺仿真之前，需要先获取待研磨芯片的版图，将待研磨芯片的版图划分为多个网格区域，然后提取每个网格区域内的图形特征参数，该图形特征参数包括等效线宽、等效间距和等效密度等。本发明的实施例对待研磨芯片的版图文件格式不作具体限定，可以对仿真系统不同文件格式的识别进行兼容设置(如GDS II(Graphic DatabaseSystem II)和OASIS(Open Artwork System Interchange Standard)等文件格式)。
由于网格区域大小的划分及网格区域内图形结构的提取精度对CMP工艺仿真至关重要，因此，需要合理选取网格区域大小，精确提取网格区域内图形的特征参数。对于具有一定大小的网格区域而言，网格区域内的图形特征参数可以根据所有图形的周长和面积求解一元二次方程获得，即在保证所有图形结构周长和面积之和相等的前提下，将网格区域内所有不规则图形等效为一系列拥有固定线宽和固定间距的周期性矩形结构，该矩形结构的宽为等效线宽，该矩形结构之间的间距为等效间距，其中，等效线宽、等效间距之和与等效线宽的比值的倒数为等效密度。
S302：根据所述图形特征参数和膜层淀积速率方程，仿真获得所述网格区域沉积膜层后的初始表面高度；
其中，根据所述图形特征参数和膜层淀积速率方程，仿真获得所述网格区域沉积膜层后的初始表面高度的过程包括：
根据所述图形特征参数获得所述网格区域内的沟槽分布；
根据所述膜层淀积速率方程获得所述沟槽上表面的初始表面高度、所述沟槽侧壁的初始表面高度和所述沟槽底部的初始表面高度。
其中，本实施例中的膜层都是指多晶硅栅极层，所述膜层沉积速率方程包括：
Figure BDA0001123890370000061
Figure BDA0001123890370000062
Figure BDA0001123890370000063
其中，T是初始表面高度，keq是平衡淀积系数，C是淀积气体浓度，k1是吸附系数，k2是迁移系数，vad是吸附率，vtrans是迁移率，veq是标准淀积速率，K是表面迁移率参数。
如图4所示，待淀积多晶硅栅极层的鳍式场效应晶体管具有鳍式沟道，芯片上多个鳍式沟道之间形成沟槽。假设入射粒子流在沟槽上表面、沟槽侧墙和沟槽底部的淀积速率分别为vup、vside和vbott，根据边界层气体流动扩散规律可以建立气体在淀积表面的平衡方程，同时结合气体吸附及扩散迁移特征，可以建立沟槽上表面、沟槽侧墙和沟槽底部的淀积速率方程：
vup＝keqCup(1+k1vad-up-k2vtrans-up) (1)
vside＝keqCside(1+k1vad-side-k2vtrans-side) (2)
vbott＝keqCbott(1+k1vad-bott-k2vtrans-bott) (3)
而表面吸附率及表面迁移率可以由下式给出：
Figure BDA0001123890370000071
Figure BDA0001123890370000072
基于此，在淀积过程中，初始表面高度T，即沟槽上表面初始表面高度Tup、沟槽侧墙初始表面高度Tside和沟槽底部初始表面高度Tbott满足以下沟槽淀积速率方程：
Figure BDA0001123890370000073
Figure BDA0001123890370000074
Figure BDA0001123890370000075
基于公式(6)-公式(8)即可模拟沟槽淀积初始表面高度的实时演进过程。其中，在模拟沟槽表面淀积过程中，需要针对保形填充、超级填充及过填充三种淀积模式分别考察三种淀积过程即沟槽没有填满、沟槽即将填满及沟槽已填平的过程，进而可以依次采用以上淀积率方程实时求解膜层的初始表面高度T。
S303：根据所述初始表面高度计算所述网格区域与研磨垫之间的接触压力，并根据所述接触压力计算所述网格区域的研磨去除速率；
在淀积形成多晶硅栅极层之后，由于多晶硅栅极层初始表面高度T对CMP仿真具有较大影响，因此，需要整体计算研磨垫对待研磨芯片表面的接触压力。具体地，计算所述网格区域与研磨垫之间的接触压力的过程包括：
采用接触力学方程计算所述网格区域与研磨垫之间的接触压力。
所述接触压力p(x,y,t)满足以下关系式：
Figure BDA0001123890370000081
g(x,y,t)＝h(x,y,t)+w(x,y,t)-c≥0,(x,y,t)∈IC
g(x,y,t)＝0,p(x,y,t)＞0, (x,y,t)∈IC
g(x,y,t)＞0,p(x,y,t)＝0,
Figure BDA0001123890370000082
F0(t)＝∫Ip(x,y,t)dxdy
其中，ξ和η是积分变量，υ是泊松比，E是弹性模量，g(x,y,t)是形变后所述研磨垫与所述待研磨芯片表面的间隔，h(x,y,t)是初始时所述研磨垫与所述待研磨芯片表面的间隔，c是所述研磨垫的整体位移，IC是所述研磨垫与所述待研磨芯片的接触区域；F0(t)是t时刻的外加载荷，I是所述研磨垫与所述待研磨芯片的整个接触表面区域。
S304：根据所述网格区域的初始表面高度和所述研磨去除速率对所述待研磨芯片表面进行形貌仿真，以获得所述待研磨芯片表面膜层的实时表面高度。
计算出接触压力之后，即可根据接触压力建立研磨去除速率(Material RemovalRate，MRR)公式，从而根据所述网格区域的初始表面高度和所述研磨去除速率对所述待研磨芯片表面进行形貌仿真，以获得所述待研磨芯片表面膜层的实时表面高度。关于研磨去除速率的计算可以采用麻省理工大学开发的阶梯高度模型，该模型已被广泛用于铜互连的CMP模拟仿真，其核心在于建立了研磨去除速率MRR与待研磨芯片网格区域内图形的等效密度ρ之间的内在关联。
所述研磨去除速率MRR满足以下关系式：
MRR＝Kp(x,y,t)v/ρ；
其中，K为研磨率常数，P为接触压力，v为研磨垫与芯片表面间的相对滑动速率，ρ为网格区域内图形的等效密度。
基于多晶硅栅极层初始表面高度T，结合研磨去除速率MRR，把优化后的工艺参数直接用于先进工艺节点CMP模拟仿真，可通过公式
Figure BDA0001123890370000091
实时侦测鳍式场效应晶体管多晶硅栅CMP的表面形貌变化，其中，S(x,y,t)是待研磨芯片表面任意一点在研磨时间t时的表面高度。
在CMP仿真过程中，需将仿真获得的初始表面高度T与特征图形研磨去除速率方程相结合，来精确求解CMP工艺仿真后的膜层表面高度，即可获得多晶硅CMP目标值，从而可以以多晶硅目标值作为停止层进行CMP仿真。
本发明所提供的CMP工艺仿真方法，提取网格化的待研磨芯片中任一网格区域内的图形特征参数；根据所述图形特征参数和膜层淀积速率方程，仿真获得所述网格区域沉积膜层后的初始表面高度；根据所述初始表面高度计算所述网格区域与研磨垫之间的接触压力，并根据所述接触压力计算所述网格区域的研磨去除速率；根据所述网格区域的初始表面高度和所述研磨去除速率对所述待研磨芯片表面进行形貌仿真，以获得所述待研磨芯片表面膜层的实时表面高度，从而可以实现鳍式场效应晶体管多晶硅栅CMP工艺的快速仿真，对芯片表面形貌及工艺偏差进行动态模拟，为鳍式场效应晶体管多晶硅栅的CMP工艺参数和可制造性设计方法优化提供指导性建议。
本发明实施例还提供了一种CMP工艺仿真系统，如图5所示，包括：特征提取模块501、初始表面高度仿真模块502、计算模块503和实时表面高度仿真模块504，其中，特征提取模块501用于提取网格化的待研磨芯片中任一网格区域内的图形特征参数；初始表面高度仿真模块502用于根据所述图形特征参数和膜层淀积速率方程，仿真获得所述网格区域沉积膜层后的初始表面高度；计算模块503用于根据所述初始表面高度计算所述网格区域与研磨垫之间的接触压力，并根据所述接触压力计算所述网格区域的研磨去除速率；实时表面高度仿真模块504用于根据所述网格区域的初始表面高度和所述研磨去除速率，仿真获得所述待研磨芯片表面膜层的实时表面高度。
其中，所述计算模块包括接触压力计算单元和研磨去除速率计算单元；所述接触压力计算单元用于根据所述初始表面高度计算所述网格区域与研磨垫之间的接触压力；所述研磨去除速率计算单元用于根据所述接触压力计算所述网格区域的研磨去除速率。
所述初始表面高度仿真模块包括沟槽上表面初始表面高度仿真单元、沟槽侧壁初始表面高度仿真单元和沟槽底部初始表面高度仿真单元；所述沟槽上表面初始表面高度仿真单元用于根据所述膜层淀积速率方程获得所述沟槽上表面的初始表面高度；所述沟槽侧壁初始表面高度仿真单元用于根据所述膜层淀积速率方程获得所述沟槽侧壁的初始表面高度；所述沟槽底部初始表面高度仿真单元用于根据所述膜层淀积速率方程获得所述沟槽底部的初始表面高度。其中，本实施例中的接触压力公式和研磨去除速率公式等与上述实施例相同，在此不再赘述。
本发明所提供的CMP工艺仿真系统，提取网格化的待研磨芯片中任一网格区域内的图形特征参数；根据所述图形特征参数和膜层淀积速率方程，仿真获得所述网格区域沉积膜层后的初始表面高度；根据所述初始表面高度计算所述网格区域与研磨垫之间的接触压力，并根据所述接触压力计算所述网格区域的研磨去除速率；根据所述网格区域的初始表面高度和所述研磨去除速率对所述待研磨芯片表面进行形貌仿真，以获得所述待研磨芯片表面膜层的实时表面高度，从而可以实现鳍式场效应晶体管多晶硅栅CMP工艺的快速仿真，对芯片表面形貌及工艺偏差进行动态模拟，为鳍式场效应晶体管多晶硅栅的CMP工艺参数和可制造性设计方法优化提供指导性建议。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种CMP工艺仿真方法，其特征在于，包括：
提取网格化的待研磨芯片中任一网格区域内的图形特征参数；
根据所述图形特征参数和膜层淀积速率方程，仿真获得所述网格区域沉积膜层后的初始表面高度，其中，所述膜层为多晶硅栅极层；
根据所述初始表面高度计算所述网格区域与研磨垫之间的接触压力，并根据所述接触压力计算所述网格区域的研磨去除速率；
根据所述网格区域的初始表面高度和所述研磨去除速率对所述待研磨芯片表面进行形貌仿真，以获得所述待研磨芯片表面膜层的实时表面高度；
其中，获得所述网格区域沉积膜层后的初始表面高度的过程包括：根据所述图形特征参数获得所述网格区域内的沟槽分布；根据所述膜层淀积速率方程获得所述沟槽上表面的初始表面高度、所述沟槽侧壁的初始表面高度和所述沟槽底部的初始表面高度。
2.根据权利要求1所述的仿真方法，其特征在于，所述膜层沉积速率方程包括：
Figure 865292DEST_PATH_IMAGE001
其中，
Figure 666633DEST_PATH_IMAGE002
是初始表面高度，
Figure 882850DEST_PATH_IMAGE003
是平衡淀积系数，
Figure 30935DEST_PATH_IMAGE004
是淀积气体浓度，
Figure 648998DEST_PATH_IMAGE005
是吸附系数，
Figure 122705DEST_PATH_IMAGE006
是迁移系数，
Figure 826218DEST_PATH_IMAGE007
是吸附率，
Figure 512415DEST_PATH_IMAGE008
是迁移率，
Figure 250564DEST_PATH_IMAGE009
是标准淀积速率，
Figure 629592DEST_PATH_IMAGE010
是表面迁移率参数。
3.根据权利要求1所述的仿真方法，其特征在于，计算所述网格区域与研磨垫之间的接触压力的过程包括：
采用接触力学方程计算所述网格区域与研磨垫之间的接触压力。
4.根据权利要求3所述的仿真方法，其特征在于，所述接触压力满足以下关系式：
Figure 820402DEST_PATH_IMAGE011
其中，
Figure 575869DEST_PATH_IMAGE012
和
Figure 902945DEST_PATH_IMAGE013
是积分变量，
Figure 452875DEST_PATH_IMAGE014
是泊松比，
Figure 130981DEST_PATH_IMAGE015
是弹性模量，
Figure 926024DEST_PATH_IMAGE016
是形变后所述研磨垫与所述待研磨芯片表面的间隔，
Figure 373186DEST_PATH_IMAGE017
是初始时所述研磨垫与所述待研磨芯片表面的间隔，
Figure 828438DEST_PATH_IMAGE018
是所述研磨垫的整体位移，
Figure 993840DEST_PATH_IMAGE019
是所述研磨垫与所述待研磨芯片的接触区域；
Figure 91109DEST_PATH_IMAGE020
是
Figure 658356DEST_PATH_IMAGE021
时刻的外加载荷，
Figure 284510DEST_PATH_IMAGE022
是所述研磨垫与所述待研磨芯片的整个接触表面区域。
5.根据权利要求1所述的仿真方法，其特征在于，所述研磨去除速率MRR满足以下关系式：
Figure 937208DEST_PATH_IMAGE023
；
其中，K为研磨率常数，p为接触压力，v为研磨垫与芯片表面间的相对滑动速率，ρ为芯片版图密度。
6.根据权利要求1所述的仿真方法，其特征在于，所述膜层为鳍式场效应晶体管的多晶硅栅极层。
7.一种CMP工艺仿真系统，其特征在于，包括：
特征提取模块，用于提取网格化的待研磨芯片中任一网格区域内的图形特征参数；
初始表面高度仿真模块，用于根据所述图形特征参数和膜层淀积速率方程，仿真获得所述网格区域沉积膜层后的初始表面高度，其中，所述膜层为多晶硅栅极层；
计算模块，用于根据所述初始表面高度计算所述网格区域与研磨垫之间的接触压力，并根据所述接触压力计算所述网格区域的研磨去除速率；
实时表面高度仿真模块，用于根据所述网格区域的初始表面高度和所述研磨去除速率，仿真获得所述待研磨芯片表面膜层的实时表面高度；
其中，所述初始表面高度仿真模块包括沟槽上表面初始表面高度仿真单元、沟槽侧壁初始表面高度仿真单元和沟槽底部初始表面高度仿真单元；
所述沟槽上表面初始表面高度仿真单元用于根据所述膜层淀积速率方程获得所述沟槽上表面的初始表面高度；
所述沟槽侧壁初始表面高度仿真单元用于根据所述膜层淀积速率方程获得所述沟槽侧壁的初始表面高度；
所述沟槽底部初始表面高度仿真单元用于根据所述膜层淀积速率方程获得所述沟槽底部的初始表面高度。
8.根据权利要求7所述的系统，其特征在于，所述计算模块包括接触压力计算单元和研磨去除速率计算单元；
所述接触压力计算单元用于根据所述初始表面高度计算所述网格区域与研磨垫之间的接触压力；
所述研磨去除速率计算单元用于根据所述接触压力计算所述网格区域的研磨去除速率。
CN201610865739.8A 2016-09-29 2016-09-29 一种cmp工艺仿真方法和系统 Active CN107885892B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610865739.8A CN107885892B (zh) 2016-09-29 2016-09-29 一种cmp工艺仿真方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610865739.8A CN107885892B (zh) 2016-09-29 2016-09-29 一种cmp工艺仿真方法和系统

Publications (2)

Publication Number Publication Date
CN107885892A CN107885892A (zh) 2018-04-06
CN107885892B true CN107885892B (zh) 2021-05-11

Family

ID=61768765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610865739.8A Active CN107885892B (zh) 2016-09-29 2016-09-29 一种cmp工艺仿真方法和系统

Country Status (1)

Country Link
CN (1) CN107885892B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686410B (zh) * 2019-01-29 2020-08-28 中国科学院微电子研究所 一种w cmp多物理工艺仿真方法及系统
CN113378444B (zh) * 2021-08-13 2021-11-05 墨研计算科学（南京）有限公司 一种淀积工艺的仿真方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282564A (zh) * 2013-07-03 2015-01-14 中芯国际集成电路制造(上海)有限公司 半导体器件和鳍式场效应晶体管的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8597860B2 (en) * 2011-05-20 2013-12-03 United Microelectronics Corp. Dummy patterns and method for generating dummy patterns
CN102427046B (zh) * 2011-11-30 2013-08-14 中国科学院微电子研究所 一种电化学淀积结果确定方法
CN102945304B (zh) * 2012-11-14 2015-02-18 中国科学院微电子研究所 计算晶圆表面研磨去除率的方法
CN103020383B (zh) * 2012-12-27 2015-06-10 中国科学院微电子研究所 一种铝栅cmp协同计算模型的仿真及优化方法
CN105426648B (zh) * 2016-01-26 2018-08-10 中国科学院微电子研究所 一种可制造性设计仿真器设计方法及系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282564A (zh) * 2013-07-03 2015-01-14 中芯国际集成电路制造(上海)有限公司 半导体器件和鳍式场效应晶体管的形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
嵌入式闪存中浮栅多晶硅CMP制程的研究与改善;李冠华 等;《电子与封装》;20111120;第11卷(第11期);第4-8,13页 *

Also Published As

Publication number Publication date
CN107885892A (zh) 2018-04-06

Similar Documents

Publication Publication Date Title
TWI478290B (zh) 雙閘極４ｆ２動態隨機存取記憶體ｃｈｃ單元及其製造方法
CN104218083B (zh) 半导体器件以及形成半导体器件的方法
CN103515390B (zh) 包括具有不同鳍轮廓的finfet的集成电路
US7745270B2 (en) Tri-gate patterning using dual layer gate stack
US10263095B2 (en) Method of forming semiconductor fin structure
CN107885892B (zh) 一种cmp工艺仿真方法和系统
CN107644807A (zh) 半导体装置和电子装置
CN106257633B (zh) 具有结泄漏减少的半导体结构
CN106997401B (zh) 提取芯片版图特征的方法、cmp仿真方法及系统
CN103620739A (zh) 用于制作高密度集成电路器件的方法
KR20140005479A (ko) 수직채널트랜지스터를 구비한 반도체장치 및 그 제조 방법
KR20120021398A (ko) 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조 방법
CN102709230B (zh) 一种形成半导体通孔的方法
CN108228943B (zh) 一种FinFET器件的CMP工艺建模方法
CN109216273A (zh) 半导体结构及其制造方法
Chen et al. An Oxide Chemical Mechanical Planarization Model for HKMG Structures
US9208276B1 (en) Method for generating layout pattern
CN104600032B (zh) 一种或非门闪存存储器的制作方法
CN103474353B (zh) 一种鳍片和sti结构制作方法
CN102254821B (zh) 基于soi材料的mos电容器及其制作方法
CN102623339A (zh) 改善双层栅mos结构的中间氧化层厚度均匀性的方法
CN104465489B (zh) 半导体器件及其形成方法
CN104538366B (zh) 一种或非门闪存存储器及其制作方法
CN108875107B (zh) 一种FinFET器件浅沟道隔离的平坦化仿真方法及系统
CN206877997U (zh) 一种浮栅存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant