CN107872606A - 视频帧转置装置与方法 - Google Patents

视频帧转置装置与方法 Download PDF

Info

Publication number
CN107872606A
CN107872606A CN201610957319.2A CN201610957319A CN107872606A CN 107872606 A CN107872606 A CN 107872606A CN 201610957319 A CN201610957319 A CN 201610957319A CN 107872606 A CN107872606 A CN 107872606A
Authority
CN
China
Prior art keywords
video
frame
row
group
transposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610957319.2A
Other languages
English (en)
Inventor
黄正颜
赖俊元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faraday Technology Corp
Original Assignee
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Technology Corp filed Critical Faraday Technology Corp
Publication of CN107872606A publication Critical patent/CN107872606A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

视频帧转置装置与方法。所述视频帧转置装置包括同步动态随机存取存储器以及视频转置电路。视频转置电路耦接至同步动态随机存取存储器。视频转置电路将视频帧的多个像素以逐行扫描方式循序写入同步动态随机存取存储器。视频转置电路可以将视频帧切分为多个列组，以将视频帧的多个行的每一个切分为多个子行。视频转置电路以逐列组方式分别对这些列组的每一个进行列组内扫描，以便从同步动态随机存取存储器中离散读取这些子行。

Description

视频帧转置装置与方法
技术领域
本发明涉及一种视频装置，且特别涉及一种视频帧转置装置与方法。
背景技术
同步动态随机存取存储器(synchronous dynamic random access memory，以下称SDRAM)具有数据丛发(burst)特性。图1说明SDRAM的数据丛发传输示意图。图1所示横轴表示时间。在每一次数据丛发前，SDRAM需要花费一段时间110，称为延时损失(latencypenalty，或称之为“潜时损失”)。此延时损失110可能长达几个或十几个时钟周期(clockcycle)，例如4个时钟周期。延时损失110结束后，SDRAM的数据引脚可以传送(输入或输出)连续地址的多笔有效数据，而完成一次数据丛发。下一次数据丛发前，SDRAM需要再一次花费延时损失120。SDRAM为已知技术，故不再赘述。
SDRAM可以作为视频帧转置装置的帧存储器，用以存放完整的视频帧。图2说明视频帧210转置的示意图。图2所示视频帧210为3*9的视频帧。视频帧210包含像素P[1，1]～P[1，9]、P[2，1]～P[2，9]以及P[3，1]～P[3，9]，如图2所示。在此假设视频帧210需要被转置为9*3的视频帧，以便将经转置的视频帧显示在直立型显示面板(portrait mode displaypanel)220。视频帧210可以被存放在SDRAM(帧存储器)中。图2所示视频帧210的像素P[1，1]～P[3，9]被放在连续地址M1～M27，例如像素P[1，1]被放在地址M1，像素P[1，2]被放在地址M2，以此类推，像素P[3，9]被放在地址M27。图2所示地址M1～M27的任何一个，例如地址M1，可以表示SDRAM的单一个地址，也可以表示SDRAM的一组地址(多个连续地址)。
图3说明在进行视频帧转置时的SDRAM的数据丛发传输示意图。图3所示横轴表示时间。当视频帧210要转置为9*3的视频帧时，已知的视频帧转置装置可以依照直立型显示面板220的扫描顺序而从SDRAM读取对应的像素。例如，已知的视频帧转置装置可以从SDRAM的地址M19读取像素P[3，1]给直立型显示面板220，然后从SDRAM的地址M10读取像素P[2，1]给直立型显示面板220，接着从SDRAM的地址M1读取像素P[1，1]给直立型显示面板220。然而由于地址M19、M10与M1是离散的，因此在每一次传输单一个像素数据前，SDRAM需要花费一段延时损失。例如图3所示，延时损失310结束后，SDRAM的数据引脚可以输出像素P[3，1]给直立型显示面板220。SDRAM的数据引脚输出像素P[2，1]给直立型显示面板220前，SDRAM需要再一次花费延时损失320。SDRAM的数据引脚输出像素P[1，1]给直立型显示面板220前，SDRAM还要再一次花费延时损失330。其余的像素传输可以依此类推。
显然地，在进行视频帧转置的过程中，已知的视频帧转置装置需要花费大量的延时损失。
发明内容
本发明提供一种视频帧转置装置与方法，以减少同步动态随机存取存储器(synchronous dynamic random access memory，以下称SDRAM)的延时损失(latencypenalty)。
本发明的实施例提供一种视频帧转置装置。所述视频帧转置装置包括SDRAM以及视频转置电路。视频转置电路耦接至SDRAM。视频转置电路可以将视频帧的多个像素以逐行扫描方式循序写入SDRAM。视频转置电路可以将视频帧切分为多个列组，以将视频帧的多个行的每一个切分为多个子行。视频转置电路以逐列组方式分别对这些列组的每一个进行列组内扫描，以便从SDRAM中离散读取这些子行。
本发明的实施例提供一种视频帧转置方法。所述视频帧转置方法包括：提供SDRAM；由视频转置电路将视频帧的多个像素以逐行扫描方式循序写入SDRAM；将视频帧切分为多个列组，以将视频帧的多个行的每一个切分为多个子行；以及由视频转置电路以逐列组方式分别对这些列组的每一个进行列组内扫描，以便从SDRAM中离散读取这些子行。
本发明的实施例提供一种视频帧转置装置。所述视频帧转置装置包括SDRAM以及视频转置电路。视频转置电路耦接至SDRAM。视频转置电路可以将视频帧的多个行分为多个行组，以将视频帧的多个列的每一个切分为多个子列。视频转置电路以逐行组方式分别对这些行组的每一个进行行组内扫描，以便将视频帧的这些子列离散写入SDRAM。视频转置电路以逐列扫描方式从SDRAM中循序读取视频帧的多个像素。
本发明的实施例提供一种视频帧转置方法。所述视频帧转置方法包括：提供SDRAM；将视频帧的多个行分为多个行组，以将视频帧的多个列的每一个切分为多个子列；由视频转置电路以逐行组方式分别对这些行组的每一个进行行组内扫描，以便将视频帧的这些子列离散写入SDRAM；以及以逐列扫描方式从SDRAM中循序读取视频帧的多个像素。
基于上述，在一些实施例中，视频转置电路可以将视频帧的多个像素以逐行扫描方式循序写入SDRAM，并且以逐列组方式从SDRAM中离散读取视频帧的多个子行，以减少SDRAM的延时损失。在另一些实施例中，视频转置电路以逐行组方式将视频帧的多个子列离散写入SDRAM，并且以逐列扫描方式从SDRAM中循序读取视频帧的多个像素，以减少SDRAM的延时损失。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1说明SDRAM的数据丛发传输示意图。
图2说明视频帧转置的示意图。
图3说明在进行视频帧转置时的SDRAM的数据丛发传输示意图。
图4是依照本发明一实施例所绘示一种视频帧转置装置的电路方块示意图。
图5是依照本发明一实施例说明一种视频帧转置方法的流程示意图。
图6是依照本发明一实施例说明将视频帧循序写入同步动态随机存取存储器的示意图。
图7是依照本发明一实施例说明视频转置电路在将视频帧循序写入同步动态随机存取存储器时的数据丛发传输示意图。
图8是依照本发明一实施例说明从同步动态随机存取存储器离散读取视频帧的示意图。
图9是依照本发明一实施例说明视频转置电路从同步动态随机存取存储器中离散读取多个子行时的数据丛发传输示意图。
图10是依照本发明一实施例说明图4所示视频转置电路的电路方块示意图。
图11是依照本发明一实施例说明从列组暂存电路读取一个列组的示意图。
图12是依照本发明另一实施例说明一种视频帧转置方法的流程示意图。
图13是依照本发明一实施例说明将视频帧的多个子列离散写入同步动态随机存取存储器的示意图。
图14是依照本发明一实施例说明视频转置电路420在将视频帧的多个子列离散写入同步动态随机存取存储器时的数据丛发传输示意图。
图15是依照本发明一实施例说明从同步动态随机存取存储器循序读取视频帧的示意图。
图16是依照本发明一实施例说明视频转置电路从同步动态随机存取存储器中循序读取视频帧的像素时的数据丛发传输示意图。
图17是依照本发明另一实施例说明图4所示视频转置电路420的电路方块示意图。
【符号说明】
41：视频源
42：显示面板
110、120：延时损失
210：视频帧
220：直立型显示面板
310、320、330：延时损失
400：视频帧转置装置
410：同步动态随机存取存储器(SDRAM)
420：视频转置电路
421：视频采集电路
422：SDRAM控制器
423：列组暂存电路
424：显示控制器
425：视频采集电路
426：行组暂存电路
427：SDRAM控制器
428：显示控制器
610：视频帧
710、720：延时损失
810、820、830：列组
910、920：延时损失
1300：视频帧
1310、1320：行组
1410、1420：延时损失
1610、1620：延时损失
M1～M27、M28～M54：地址
P[1，1]～P[1，9]、P[2，1]～P[2，9]、P[3，1]～P[3，9]、P[4，1]～P[4，9]、P[5，1]～P[5，9]、P[6，1]～P[6，9]：像素
S510～S540、S1210～S1240：步骤
具体实施方式
在本申请说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图4是依照本发明一实施例所绘示一种视频帧转置装置400的电路方块示意图。图4所示视频帧转置装置400包括同步动态随机存取存储器(synchronous dynamic randomaccess memory，以下称SDRAM)410以及视频转置电路420。视频转置电路420耦接至SDRAM410。视频转置电路420接收视频源41所提供的视频帧。视频转置电路420可以将此视频帧的多个像素写入SDRAM 410，以及从SDRAM 410读出经转置视频帧给显示面板42。依照设计需求，此显示面板42可以是直立型显示面板(portrait mode display panel)或是其他类型的显示面板。
图5是依照本发明一实施例说明一种视频帧转置方法的流程示意图。请参照图4与图5，步骤S510可以提供SDRAM 410于视频帧转置装置400中。SDRAM 410为已知技术，故不再赘述。在步骤S520中，视频转置电路420可以将视频源41所提供的视频帧的多个像素以逐行扫描方式循序写入SDRAM 410。
图6是依照本发明一实施例说明将视频帧610循序写入SDRAM 410的示意图。如图6所示，视频帧610包含像素P[1，1]～P[1，9]、像素P[2，1]～P[2，9]以及像素P[3，1]～P[3，9]。其中，P[2，1]表示在像素阵列中位于第2行(row)第1列(column)位置的像素，其余像素可以参照P[2，1]的说明来类推。视频帧610所含像素阵列的尺寸可以视设计需求来决定。其他尺寸的像素阵列可以参照视频帧610的相关说明来类推，故不再赘述。请参照图4至图6，在步骤S520中，视频转置电路420可以将视频帧610的多个像素P[1，1]～P[3，9]以逐行扫描方式循序写入SDRAM 410。举例来说，如图6所示，视频转置电路420可以将视频帧610的第1行像素P[1，1]～P[1，9]循序写入SDRAM 410的连续地址M1～M9，然后将视频帧610的第2行像素P[2，1]～P[2，9]循序写入SDRAM 410的连续地址M10～M18，然后将视频帧610的第3行像素P[3，1]～P[3，9]循序写入SDRAM 410的连续地址M19～M27。图6所示地址M1～M27表示SDRAM 410的多个连续地址。图6所示地址M1～M27的任何一个，例如地址M1，可以表示SDRAM410的单一个地址，也可以表示SDRAM 410的一组地址(多个连续地址)。
图7是依照本发明一实施例说明视频转置电路420在将视频帧610循序写入SDRAM410时的数据丛发传输示意图。图7所示横轴表示时间。在此假设(但不限于此)，SDRAM 410的一次数据丛发可以将8个像素写入SDRAM 410。请参照图6至图7，由于地址M1～M8是连续的，因此像素P[1，1]～P[1，8]可以在一次数据丛发中被写入SDRAM 410。在将像素P[1，1]～P[1，8]写入SDRAM 410前，SDRAM 410需要花费一段延时损失(latency penalty)710。延时损失710结束后，像素P[1，1]～P[1，8]可以分别被写入SDRAM 410的地址M1～M8。在将像素P[1，9]、P[2，1]～P[2，7]写入SDRAM 410前，SDRAM 410需要再一次花费延时损失720。延时损失720结束后，像素P[1，9]、P[2，1]～P[2，7]可以分别被写入SDRAM 410的地址M9～M16。其余像素的传输可以依此类推。
请参照图4与图5，在步骤S530中，视频转置电路420可以将视频帧610切分为多个列组，以将视频帧610的每一行切分为多个子行。在步骤S540中，视频转置电路420可以以逐列组方式分别对每一个列组进行“列组内扫描”，以便从SDRAM 410中离散读取这些子行。
图8是依照本发明一实施例说明从SDRAM 410离散读取视频帧610的示意图。图8所示视频帧610可以参照图6的相关说明，故不再赘述。请参照图4与图8，视频转置电路420可以将视频帧610切分为多个列组810、820与830，以将视频帧610的每一行切分为多个子行。举例来说，视频帧610的第一行被切分为三个子行，其中第一个子行包括像素P[1，1]～P[1，3]，第二个子行包括像素P[1，4]～P[1，6]，而第三个子行包括像素P[1，7]～P[1，9]。列组的数量(或子行的长度，或子行的像素的数量)可以视设计需求来决定。例如，子行的长度(或子行的像素的数量)可以相依于SDRAM 410的数据丛发的模式。一个子行的像素的数量须大于或等于二个像素。视频转置电路420可以先对第一个列组810进行“列组内扫描”，然后对第二个列组820进行“列组内扫描”，然后对第三个列组830进行“列组内扫描”，以便从SDRAM410中离散读取这些子行。
所述“列组内扫描”是，在一个对应列组中，以逐子行扫描方式从SDRAM 410中读取该对应列组的所有子行的像素。以第一个列组810为例，视频转置电路420从SDRAM 410中读取第一个列组810的第一子行的像素P[1，1]～P[1，3]，然后读取第一个列组810的第二子行的像素P[2，1]～P[2，3]，然后读取第一个列组810的第三子行的像素P[3，1]～P[3，3]。图9是依照本发明一实施例说明视频转置电路420从SDRAM 410中离散读取这些子行时的数据丛发传输示意图。图9所示横轴表示时间。请参照图8至图9，在从SDRAM 410中读取第一个列组810的第一子行的像素P[1，1]～P[1，3]前，SDRAM 410需要花费一段延时损失910。延时损失910结束后，像素P[1，1]～P[1，3]可以分别从SDRAM 410的地址M1～M3被读出。在从SDRAM410中读取第一个列组810的第二子行的像素P[2，1]～P[2，3]前，SDRAM 410需要再一次花费延时损失920。延时损失920结束后，像素P[2，1]～P[2，3]可以分别从SDRAM 410的地址M10～M12被读出。其余像素的传输可以依此类推。
从SDRAM 410读出的第一个列组810可以被存放在列组暂存电路(未绘示于图4，容后详述)。视频转置电路420以逐列扫描方式对列组暂存电路内的第一个列组810的多个列进行扫描，以便从列组暂存电路中读取第一个列组810的所有像素给显示面板42。所述列组暂存电路可以是静态随机存取存储器(static random access memory，SRAM)。静态随机存取存储器没有延时损失。视频转置电路420从列组暂存电路内的第一个列组810的第一列中依序读取像素P[3，1]、像素P[2，1]与像素P[1，1]，以便将像素P[3，1]、像素P[2，1]与像素P[1，1]输出给显示面板42。接着，视频转置电路420从列组暂存电路内的第一个列组810的第二列中依序读取像素P[3，2]、像素P[2，2]与像素P[1，2]，以便将像素P[3，2]、像素P[2，2]与像素P[1，2]输出给显示面板42。接着，视频转置电路420从列组暂存电路内的第一个列组810的第三列中依序读取像素P[3，3]、像素P[2，3]与像素P[1，3]，以便将像素P[3，3]、像素P[2，3]与像素P[1，3]输出给显示面板42。
视频帧610的其他列组820与830可以参照列组810的相关说明而类推，故不再赘述。相较于图3所示已知技术，图9所示实施例可以减少SDRAM 410的延时损失。
图10是依照本发明一实施例说明图4所示视频转置电路420的电路方块示意图。在图10所示实施例中，视频转置电路420包括视频采集电路421、SDRAM控制器422、列组暂存电路423以及显示控制器424。视频采集电路421可以从视频源41采集视频帧610，并且以逐行扫描方式循序输出视频帧610的多个像素给SDRAM控制器422。“视频采集电路421以逐行扫描方式循序输出视频帧610”的实施范例可以参照图6的相关说明。SDRAM控制器422耦接至视频采集电路421以及SDRAM 410。SDRAM控制器422可以将视频采集电路421所输出的这些像素循序写入SDRAM 410。“将视频采集电路421所输出的这些像素循序写入SDRAM 410”的实施范例可以参照图6的相关说明。
列组暂存电路423耦接至SDRAM控制器422。视频转置电路420可以将视频帧切分为多个列组，例如图8所示视频帧610被切分为列组810、列组820与列组830。SDRAM控制器422在这些列组的一个对应列组中，以逐子行扫描方式从SDRAM 410中读取此对应列组的所有子行的多个像素，以及将此对应列组的这些像素存放在列组暂存电路423。以图8所示视频帧610为例，SDRAM控制器422可以先对第一个列组810进行“列组内扫描”，以便从SDRAM 410中离散读取列组810内的多个子行，以及将列组810存放于列组暂存电路423。然后，SDRAM控制器422可以对第二个列组820进行“列组内扫描”，以便从SDRAM 410中离散读取列组820内的多个子行，以及将列组820存放于列组暂存电路423。然后，SDRAM控制器422可以对第三个列组830进行“列组内扫描”，以便从SDRAM 410中离散读取列组830内的多个子行，以及将列组830存放于列组暂存电路423。
在此假设图8所示列组810已被存放于列组暂存电路423中。图11是依照本发明一实施例说明从列组暂存电路423读取一个列组810的示意图。当视频帧610的其他列组被存放于列组暂存电路423中时，显示控制器424的操作也可以参照图11所示列组810的相关说明来类推。请参照图10与图11，显示控制器424耦接至列组暂存电路423。显示控制器424以逐列方式分别对存储于列组暂存电路423的列组810的多个列进行扫描，以便从列组暂存电路423中读取列组810的这些像素给显示面板42。举例来说，显示控制器424从列组暂存电路423中依序读取第一个列的像素P[3，1]、P[2，1]、P[1，1]，然后依序读取第二个列的像素P[3，2]、P[2，2]、P[1，2]，然后依序读取第三个列的像素P[3，3]、P[2，3]、P[1，3]，如图11所示。依此读取顺序，显示控制器424可以依序将列组810的这些像素输出给显示面板42。显示面板42可以参照图2所示直立型显示面板220的相关说明来类推。因此，横式的视频帧610可以被转置，进而显示于直立型的显示面板42。
图12是依照本发明另一实施例说明一种视频帧转置方法的流程示意图。请参照图4与图12，步骤S1210可以提供SDRAM 410于视频帧转置装置400中。在步骤S1220中，视频转置电路420可以将一个视频帧的多个行分为多个行组，以将该视频帧的多个列的每一个切分为多个子列。
图13是依照本发明一实施例说明将视频帧1300的多个子列离散写入SDRAM 410的示意图。请参照图4、图12与图13，视频转置电路420可以将一个视频帧1300的多个行(row)分为多个行组1310与1320，以将视频帧1300的每一个列(column)切分为多个子列。举例来说，视频帧1300的第一列被切分为二个子列，其中第一个子列包括像素P[1，1]、P[2，1]与P[3，1]，第二个子列包括像素P[4，1]、P[5，1]与P[6，1]。行组的数量(或子列的长度，或子列的像素的数量)可以视设计需求来决定。例如，子列的长度(或子列的像素的数量)可以相依于SDRAM 410的数据丛发的模式。一个子列的像素的数量须大于或等于二个像素。视频转置电路420可以将视频帧1300的这些行组1310与1320的一个对应行组存放在行组暂存电路(未绘示于图4，容后详述)。
视频转置电路420在步骤S1230中以逐行组方式分别对这些行组1310与1320的每一个进行“行组内扫描”，以便将视频帧1300的这些子列离散写入SDRAM 410。所述“行组内扫描”是，在一个对应行组中，以逐子列扫描方式从行组暂存电路(未绘示于图4)中读取对应行组的所有子列的多个像素，以便将对应行组的这些子列离散写入SDRAM 410。以图13所示第一个行组1310为例，视频转置电路420可以将视频帧1300的第一个行组1310存放在行组暂存电路(未绘示于图4)。视频转置电路420以逐子列扫描方式从行组暂存电路(未绘示于图4)中读取第一个行组1310的所有子列的多个像素，并且将第一个行组1310的这些子列离散写入SDRAM 410。举例来说，视频转置电路420从行组暂存电路(未绘示于图4)中依序读取第一个子列的像素P[3，1]、P[2，1]、P[1，1]，以及将像素P[3，1]、P[2，1]、P[1，1]分别写入SDRAM 410的连续位置M4～M6。然后，视频转置电路420从行组暂存电路(未绘示于图4)中依序读取第二个子列的像素P[3，2]、P[2，2]、P[1，2]，以及将像素P[3，2]、P[2，2]、P[1，2]分别写入SDRAM 410的连续位置M10～M12。然后，视频转置电路420从行组暂存电路(未绘示于图4)中依序读取第三个子列的像素P[3，3]、P[2，3]、P[1，3]，以及将像素P[3，3]、P[2，3]、P[1，3]分别写入SDRAM 410的连续位置M16～M18。依此类推，图13所示其他子列分别写入SDRAM410的其他位置，如图13所示。依此写入顺序，视频转置电路420将视频帧1300的所有子列离散写入SDRAM 410。图13所示地址M1～M54表示SDRAM 410的多个连续地址。图13所示地址M1～M54的任何一个，例如地址M1，可以表示SDRAM 410的单一个地址，也可以表示SDRAM 410的一组地址(多个连续地址)。
图14是依照本发明一实施例说明视频转置电路420在将视频帧1300的多个子列离散写入SDRAM 410时的数据丛发传输示意图。图14所示横轴表示时间。请参照图13至图14，像素P[3，1]、P[2，1]、P[1，1]可以在一次数据丛发中被写入SDRAM 410的连续地址M4～M6。在将像素P[3，1]、P[2，1]、P[1，1]写入SDRAM 410前，SDRAM 410需要花费一段延时损失(latency penalty)1410。延时损失1410结束后，像素P[3，1]、P[2，1]、P[1，1]可以分别被写入SDRAM 410的地址M4～M6。在将像素P[3，2]、P[2，2]、P[1，2]写入SDRAM 410前，SDRAM 410需要再一次花费延时损失1420。延时损失1420结束后，像素P[3，2]、P[2，2]、P[1，2]可以分别被写入SDRAM 410的地址M10～M12。其余像素的传输可以依此类推。
请参照图4与图12，在步骤S1240中，视频转置电路420以逐列扫描方式从SDRAM410中循序读取视频帧1300的多个像素，以便将视频帧1300输出给显示面板42。图15是依照本发明一实施例说明从SDRAM 410循序读取视频帧1300的示意图。图15所示视频帧1300可以参照图13的相关说明，故不再赘述。请参照图4与图15，视频转置电路420以逐列扫描方式从SDRAM 410中循序读取视频帧1300的多个像素，以便将视频帧1300输出给显示面板42。例如，视频转置电路420从SDRAM 410中依序读取第一个列的像素P[6，1]、P[5，1]、P[4，1]、P[3，1]、P[2，1]与P[1，1]，以及将像素P[6，1]、P[5，1]、P[4，1]、P[3，1]、P[2，1]与P[1，1]依序输出给显示面板42。然后，视频转置电路420从SDRAM 410中依序读取第二列的像素P[6，2]、P[5，2]、P[4，2]、P[3，2]、P[2，2]与P[1，2]，以及将像素P[6，2]、P[5，2]、P[4，2]、P[3，2]、P[2，2]与P[1，2]依序输出给显示面板42。然后，视频转置电路420从SDRAM 410中依序读取第三列的像素P[6，3]、P[5，3]、P[4，3]、P[3，3]、P[2，3]与P[1，3]，以及将像素P[6，3]、P[5，3]、P[4，3]、P[3，3]、P[2，3]与P[1，3]依序输出给显示面板42。以此类推，视频转置电路420以逐列扫描方式从SDRAM 410中循序读取视频帧1300的其他像素(如图15所示)，以便将视频帧1300输出给显示面板42。依此读取顺序，视频转置电路420可以以逐列扫描方式依序将视频帧1300的这些像素输出给显示面板42。显示面板42可以参照图2所示直立型显示面板220的相关说明来类推。因此，横式的视频帧1300可以被转置，进而显示于直立型的显示面板42。
图16是依照本发明一实施例说明视频转置电路420从SDRAM 410中循序读取视频帧1300的像素时的数据丛发传输示意图。图16所示横轴表示时间。在此假设(但不限于此)，SDRAM 410的一次数据丛发可以从SDRAM 410循序读取8个像素。请参照图15至图16，在从SDRAM 410中依序读取像素P[6，1]、P[5，1]、P[4，1]、P[3，1]、P[2，1]、P[1，1]、P[6，2]与P[5，2]前，SDRAM 410需要花费一段延时损失1610。延时损失1610结束后，像素P[6，1]、P[5，1]、P[4，1]、P[3，1]、P[2，1]、P[1，1]、P[6，2]与P[5，2]可以分别从SDRAM 410的地址M1～M8被循序读出，并且依序输出给显示面板42。在从SDRAM 410中读取像素P[4，2]、P[3，2]、P[2，2]、P[1，2]、P[6，3]、P[5，3]、P[4，3]与P[3，3]前，SDRAM 410需要再一次花费延时损失1620。延时损失1620结束后，像素P[4，2]、P[3，2]、P[2，2]、P[1，2]、P[6，3]、P[5，3]、P[4，3]与P[3，3]可以分别从SDRAM 410的地址M9～M16被读出。其余像素的传输可以依此类推。
图17是依照本发明另一实施例说明图4所示视频转置电路420的电路方块示意图。在图17所示实施例中，视频转置电路420包括视频采集电路425、行组暂存电路426、SDRAM控制器427以及显示控制器428。视频采集电路425可以从视频源41采集视频帧1300。视频采集电路425可以将视频帧1300的多个行(row)分为多个行组，以及输出这些行组中的一个对应行组至行组暂存电路426。“视频采集电路425将视频帧1300的多个行分为多个行组”的实施范例可以参照图13的相关说明。行组暂存电路426耦接至视频采集电路425，以存放该对应行组(例如图13所示行组1310或行组1320)。SDRAM控制器427耦接至行组暂存电路426以及SDRAM 410。SDRAM控制器427可以将存放于行组暂存电路426的对应行组的多个子列离散写入SDRAM 410。“SDRAM控制器427将存放于行组暂存电路426的对应行组的多个子列离散写入SDRAM 410”的实施范例可以参照图13的相关说明。
SDRAM控制器427还可以以逐列扫描方式从SDRAM 410中循序读取视频帧1300的所有像素。“以逐列扫描方式从SDRAM 410中循序读取视频帧1300的所有像素”的实施范例可以参照图15的相关说明。显示控制器428耦接至SDRAM控制器427以接收这些像素，以及将这些像素输出给显示面板42。依照SDRAM控制器427对SDRAM 410中的视频帧1300的读取顺序，显示控制器428可以依序将视频帧1300的这些像素输出给显示面板42。显示面板42可以参照图2所示直立型显示面板220的相关说明来类推。因此，横式的视频帧1300可以被转置，进而显示于直立型的显示面板42。
值得注意的是，在不同的应用情境中，视频转置电路420、视频采集电路421、SDRAM控制器422、列组暂存电路423、显示控制器424、视频采集电路425、行组暂存电路426、SDRAM控制器427和/或显示控制器428的相关功能可以利用一般的编程语言(programminglanguages，例如C或C++)、硬件描述语言(hardware description languages，例如VerilogHDL或VHDL)或其他合适的编程语言来实现为软件、固件或硬件。可执行所述相关功能的软件(或固件)可以被布置为任何已知的计算机可存取介质(computer-accessible medias)，例如磁带(magnetic tapes)、半导体(semiconductors)存储器、磁盘(magnetic disks)或光盘(compact disks，例如CD-ROM或DVD-ROM)，或者可通过互联网(Internet)、有线通信(wired communication)、无线通信(wireless communication)或其它通信介质传送所述软件(或固件)。所述软件(或固件)可以被存放在计算机的可存取介质中，以便于由计算机的处理器来存取/执行所述软件(或固件)的编程码(programming codes)。另外，本发明的装置和方法可以通过硬件和软件的组合来实现。
综上所述，本发明诸实施例所述视频帧转置装置400与其视频帧转置方法可以转置视频帧。在一些实施例中，视频转置电路420可以将视频帧的多个像素以逐行扫描方式循序写入SDRAM 410，并且以逐列组方式从SDRAM410中离散读取视频帧的多个子行，以减少SDRAM 410的延时损失。在另一些实施例中，视频转置电路420以逐行组方式将视频帧的多个子列离散写入SDRAM 410，并且以逐列扫描方式从SDRAM 410中循序读取视频帧的多个像素，以减少SDRAM 410的延时损失。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。

Claims (18)

1.一种视频帧转置装置，其特征在于，所述视频帧转置装置包括：
同步动态随机存取存储器；以及
视频转置电路，耦接至所述同步动态随机存取存储器，经配置将视频帧的多个像素以逐行扫描方式循序写入所述同步动态随机存取存储器，将所述视频帧切分为多个列组以将所述视频帧的多个行的每一个切分为多个子行，以及以逐列组方式分别对所述多个列组的每一个进行列组内扫描以便从所述同步动态随机存取存储器中离散读取所述多个子行。
2.如权利要求1所述的视频帧转置装置，其特征在于，所述列组内扫描是，在所述多个列组的一个对应列组中，以逐子行扫描方式从所述同步动态随机存取存储器中读取所述对应列组的所有子行的所述多个像素。
3.如权利要求2所述的视频帧转置装置，其特征在于，所述视频转置电路将来自所述同步动态随机存取存储器的所述对应列组存放在列组暂存电路，以及以逐列扫描方式分别对所述视频帧的所述对应列组的多个列进行扫描，以便从所述列组暂存电路中读取所述对应列组的所述多个像素给显示面板。
4.如权利要求3所述的视频帧转置装置，其特征在于，所述显示面板为直立型显示面板。
5.如权利要求1所述的视频帧转置装置，其特征在于，所述视频转置电路包括：
视频采集电路，用以从视频源采集所述视频帧，以及以逐行扫描方式循序输出所述视频帧的所述多个像素；
同步动态随机存取存储器控制器，耦接至所述视频采集电路以及所述同步动态随机存取存储器，经配置将所述视频采集电路所输出的所述多个像素循序写入所述同步动态随机存取存储器；
列组暂存电路，耦接至所述同步动态随机存取存储器控制器，其中所述同步动态随机存取存储器控制器在所述多个列组的一个对应列组中，以逐子行扫描方式从所述同步动态随机存取存储器中读取所述对应列组的所有子行的所述多个像素，以及将所述对应列组的所述多个像素存放在所述列组暂存电路；以及
显示控制器，耦接至所述列组暂存电路，经配置以逐列方式分别对存储于所述列组暂存电路的所述对应列组的多个列进行扫描，以便从所述列组暂存电路中读取所述对应列组的所述多个像素给显示面板。
6.一种视频帧转置方法，其特征在于，所述视频帧转置方法包括：
提供同步动态随机存取存储器；
由视频转置电路将视频帧的多个像素以逐行扫描方式循序写入所述同步动态随机存取存储器；
将所述视频帧切分为多个列组，以将所述视频帧的多个行的每一个切分为多个子行；以及
由所述视频转置电路以逐列组方式分别对所述多个列组的每一个进行一列组内扫描，以便从所述同步动态随机存取存储器中离散读取所述多个子行。
7.如权利要求6所述的视频帧转置方法，其特征在于，所述列组内扫描包括：
在所述多个列组的一个对应列组中，以逐子行扫描方式从所述同步动态随机存取存储器中读取所述对应列组的所有子行的所述多个像素。
8.如权利要求7所述的视频帧转置方法，其特征在于，所述视频帧转置方法还包括：
由所述视频转置电路将来自所述同步动态随机存取存储器的所述对应列组存放在列组暂存电路；以及
以逐列方式分别对所述视频帧的所述对应列组的多个列进行扫描，以便从所述列组暂存电路中读取所述对应列组的所述多个像素给显示面板。
9.如权利要求8所述的视频帧转置方法，其特征在于，所述显示面板为直立型显示面板。
10.一种视频帧转置装置，其特征在于，所述视频帧转置装置包括：
同步动态随机存取存储器；以及
视频转置电路，耦接至所述同步动态随机存取存储器，经配置将视频帧的多个行分为多个行组以将所述视频帧的多个列的每一个切分为多个子列，以逐行组方式分别对所述多个行组的每一个进行行组内扫描以便将所述视频帧的所述多个子列离散写入所述同步动态随机存取存储器，以及以逐列扫描方式从所述同步动态随机存取存储器中循序读取所述视频帧的多个像素。
11.如权利要求10所述的视频帧转置装置，其特征在于，所述视频转置电路将所述视频帧的所述多个行组的一个对应行组存放在行组暂存电路，以及所述行组内扫描是，在所述对应行组中，以逐子列扫描方式从所述行组暂存电路中读取所述对应行组的所有子列的所述多个像素，以便将所述对应行组的所述多个子列离散写入所述同步动态随机存取存储器。
12.如权利要求10所述的视频帧转置装置，其特征在于，所述视频转置电路以逐列扫描方式从所述同步动态随机存取存储器中循序读取所述视频帧的所述多个像素给显示面板。
13.如权利要求12所述的视频帧转置装置，其特征在于，所述显示面板为直立型显示面板。
14.如权利要求10所述的视频帧转置装置，其特征在于，所述视频转置电路包括：
视频采集电路，用以从视频源采集所述视频帧，将所述视频帧的所述多个行分为所述多个行组，以及输出所述多个行组的一个对应行组；
行组暂存电路，耦接至所述视频采集电路，以存放所述对应行组；以及同步动态随机存取存储器控制器，耦接至所述行组暂存电路以及所述同步动态随机存取存储器，经配置将存放于所述行组暂存电路的所述对应行组的所述多个子列离散写入所述同步动态随机存取存储器，以及以逐列扫描方式从所述同步动态随机存取存储器中循序读取所述视频帧的所述多个像素；以及
显示控制器，耦接至所述同步动态随机存取存储器控制器以接收所述多个像素，经配置将所述多个像素输出给显示面板。
15.一种视频帧转置方法，其特征在于，所述视频帧转置方法包括：
提供同步动态随机存取存储器；
将视频帧的多个行分为多个行组，以将所述视频帧的多个列的每一个切分为多个子列；
由视频转置电路以逐行组方式分别对所述多个行组的每一个进行行组内扫描，以便将所述视频帧的所述多个子列离散写入所述同步动态随机存取存储器；以及
以逐列扫描方式从所述同步动态随机存取存储器中循序读取所述视频帧的多个像素。
16.如权利要求15所述的视频帧转置方法，其特征在于，所述行组内扫描包括：
将所述视频帧的所述多个行组的一个对应行组存放在行组暂存电路；以及
以逐子列扫描方式从所述行组暂存电路中读取所述对应行组的所有子列的所述多个像素，以便将所述对应行组的所述多个子列离散写入所述同步动态随机存取存储器。
17.如权利要求15所述的视频帧转置方法，其特征在于，所述视频转置电路以逐列扫描方式从所述同步动态随机存取存储器中循序读取所述视频帧的所述多个像素给显示面板。
18.如权利要求17所述的视频帧转置方法，其特征在于，所述显示面板为直立型显示面板。
CN201610957319.2A 2016-09-26 2016-11-03 视频帧转置装置与方法 Pending CN107872606A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105130971 2016-09-26
TW105130971A TWI616867B (zh) 2016-09-26 2016-09-26 視訊幀轉置裝置與方法

Publications (1)

Publication Number Publication Date
CN107872606A true CN107872606A (zh) 2018-04-03

Family

ID=61685615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610957319.2A Pending CN107872606A (zh) 2016-09-26 2016-11-03 视频帧转置装置与方法

Country Status (3)

Country Link
US (1) US20180090110A1 (zh)
CN (1) CN107872606A (zh)
TW (1) TWI616867B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248430A (zh) * 2005-08-26 2008-08-20 英特尔公司 视频处理的转置缓冲
US7636497B1 (en) * 2005-12-27 2009-12-22 Advanced Micro Devices, Inc. Video rotation in a media acceleration engine
CN103501419A (zh) * 2013-10-24 2014-01-08 北京时代奥视数码技术有限公司 一种基于fpga实现图像转置的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576758B2 (en) * 2005-03-08 2009-08-18 Texas Instruments Incorporated Using super-pixels for efficient in-place rotation of images
US8718406B2 (en) * 2010-12-23 2014-05-06 Marvell World Trade Ltd. Method and apparatus for video frame rotation
TWI484817B (zh) * 2011-12-15 2015-05-11 Au Optronics Corp 顯示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248430A (zh) * 2005-08-26 2008-08-20 英特尔公司 视频处理的转置缓冲
US7636497B1 (en) * 2005-12-27 2009-12-22 Advanced Micro Devices, Inc. Video rotation in a media acceleration engine
CN103501419A (zh) * 2013-10-24 2014-01-08 北京时代奥视数码技术有限公司 一种基于fpga实现图像转置的方法

Also Published As

Publication number Publication date
US20180090110A1 (en) 2018-03-29
TW201812740A (zh) 2018-04-01
TWI616867B (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
KR100276480B1 (ko) 데이터 전송 제어장치
US6938142B2 (en) Multi-bank memory accesses using posted writes
US8949554B2 (en) Idle power control in multi-display systems
US20060176310A1 (en) Method and apparatus for de-indexing geometry
CN103794182A (zh) 显示控制装置和数据处理系统
CN100378793C (zh) 液晶显示器显示方法与系统
US10365829B2 (en) Memory transaction-level modeling method and system
CN100401348C (zh) 显示装置及其控制电路
US6498754B2 (en) Memory array organization for static arrays
CN106909320B (zh) 一种多维数据扩充传输的方法、装置以及系统
US10923081B2 (en) Timing controller, display apparatus, and operation method thereof
CN107872606A (zh) 视频帧转置装置与方法
US20030038765A1 (en) Display device and display method
US5576736A (en) Visually effective image switching apparatus
CN113050385B (zh) 一种dmd光刻机中灰度图像数据存储方法
JP2008158153A (ja) 露光データ作成装置
JP6406920B2 (ja) 表示装置およびその駆動方法
JPH08115594A (ja) デュアルポートｄｒａｍのデータ読出転送とリフレッシュの方法
TWI426499B (zh) 儲存及存取像素資料於圖形顯示裝置之系統及方法
JP3288327B2 (ja) 映像メモリ回路
KR100826343B1 (ko) 트랜스 포즈 방법 및 장치
TWI835567B (zh) 不固定幀速率的影像幀讀寫方法與系統
JPH10333659A (ja) メモリ制御方法及び装置
CN101989418B (zh) 画面翻转方法及系统
US6822655B1 (en) Method and apparatus for caching variable size patterns into fixed size slots

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180403

WD01 Invention patent application deemed withdrawn after publication