CN107872414A - 一种用于bpsk信号解调的新型鉴相器 - Google Patents
一种用于bpsk信号解调的新型鉴相器 Download PDFInfo
- Publication number
- CN107872414A CN107872414A CN201711251299.8A CN201711251299A CN107872414A CN 107872414 A CN107872414 A CN 107872414A CN 201711251299 A CN201711251299 A CN 201711251299A CN 107872414 A CN107872414 A CN 107872414A
- Authority
- CN
- China
- Prior art keywords
- phase
- signal
- input
- output
- mux1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明公开了一种用于BPSK信号解调的新型鉴相器，该电路包括：相位选择器U1、反相器INV1、开关MUX1以及异或门XOR1。在BPSK调制方式时，载波信号的相位会根据基带信号为0或1决定是否进行反相，调制信号的相位会发生1800的突变，因此一般时钟鉴相器难以实现BPSK信号鉴相。本发明电路优点在于能够直接用于BPSK载波信号的鉴相，一般PLL结构采用本发明提出的鉴相器即可实现BPSK信号解调，而不需要使用如平方环和科斯塔斯环等复杂的解调方法，而且本发明的电路结构简单易于集成，电路工作速度可以达到GHz以上频率，而且功耗较低，使得本发明具有更灵活广泛的应用。
Description
技术领域
本发明涉及微电子技术中的通信电路技术领域，特别是涉及一种用于BPSK信号解调的新型鉴相器，该技术使得BPSK信号解调电路变得更加简单更加易于集成。
背景技术
计算机内的信息是由“0”和“1”的数字信号组成的，而一般传输媒介中传输的只能是模拟电信号。因此，当信息需要在两台计算机之间进行传输时，就必须要一个设备对信息进行数字信号与模拟信号的转换，将各种数字基带信号转换成适于信道传输的频带信号的过程叫调制，而在接收端将收到的数字频带信号还原成数字基带信号的过程叫解调。根据所控制的信号参量的不同，调制可以分为调频、调幅与调相三种方式，其中本发明主要关注调相方式，调相是指利用原始信号控制载波信号的相位，BPSK则是利用载波与载波的反相信号来表示基带信号，如用载波信号代表0，载波的反相信号代表1，如图1所示。
随着集成电路技术和工艺水平的不断发展，芯片上的晶体管以及器件尺寸越做越小，芯片的集成度越来越高，如何采用简单可靠的电路实现调制解调的功能一直是通信电路研究中重要的课题。
由于BPSK调制信号相位的突变，图2所示的传统的时钟信号鉴相器不能实现鉴相的作用。BPSK信号的解调往往需要复杂的解调电路实现，如平方环法与科斯塔斯环法，但以上方法往往需要大量非线性处理，电路复杂性较高，因此，设计出具有更灵活更广泛应用的BPSK信号解调电路，对整个通信电路发展是非常有意义的。
发明内容
本发明的目的在于提供一种用于BPSK信号解调的鉴相器的结构，该电路结构利用到一般PLL中即可实现BPSK载波恢复与信号解调，不需要用传统的平方环和科斯塔斯环等方法进行解调，该技术使得BPSK信号解调变得更为灵活简单。
为了实现上述目的，本发明提供的鉴相器电路包括：相位选择器U1、反相器INV1、开关MUX1 以及异或门XOR1。相位选择器U1的输出接MUX1的控制端，控制MUX1输出fin信号或fin的反相信号；反相器INV1的输入为BPSK调制信号fin，输出为MUX1的0输入端；MUX1的0输入端为反相器INV1的输出信号，1输入端为输入BPSK调制信号fin， MUX1的控制端为相位选择器U1的输出，MUX1的输出端连接到异或门XOR1的其中一个输入端；异或门XOR1的其中一个输入端接MUX1的输出，另外一个输入端连接另外一个输入信号fbk，fbk一般来源于PLL的VCO输出，异或门XOR1的输出即为鉴相器的输出信号Vout。
根据本发明的实施例，所述相位选择器U1包含90°相移延时单元PS1、异或门XOR2、电阻R1、电容C1以及施密特触发器SCH1。90°相移延时单元PS1的输入端即为鉴相器的时钟输入端fbk，fbk信号一般来源于PLL中的VCO输出信号，90°相移延时单元PS1的输出端连接到异或门XOR2的其中一个输入端；异或门XOR2的一个输入端连接到BPSK调制信号fin，另一个输入端连接到90°相移延时单元PS1的输出端，异或门XOR2的输出端连接到电阻R1的一端；电阻R1的一端连接到异或门XOR2的输出端，另外一端则连接到电容C1的一端以及施密特触发器SCH1的输入端；电容C1的一端连接到R1的一端以及施密特触发器SCH1的输入端，另外一端则连接到地；施密特触发器SCH1的输入端连接到R1与C1的连接点，输出作为相位选择器U1的输出连接到开关MUX1的控制端。
根据本发明的实施例，鉴相器包含的反相器INV1的输入为BPSK调制信号fin，输出为MUX1的一个输入端；MUX1的一个输入端为输入BPSK调制信号fin，另外一个输入端为反相器INV1的输出，MUX1的控制端为相位选择器U1的输出，MUX1的输出端连接到异或门XOR1的其中一个输入端。异或门XOR1的其中一个输入端接MUX1的输出，另外一个输入端接反馈时钟信号fbk，该信号一般来源于PLL中的VCO输出信号，其输出即为鉴相器的输出信号Vout。
根据本发明的技术方案，具有以下的有益效果：由于电路结构应用到一般PLL中即可实现BPSK载波恢复与信号解调，不需要用传统的平方环和科斯塔斯环等方法进行解调，因此可以省去大量非线性信号处理，电路简单可靠易于集成，该技术使得BPSK信号解调变得更为灵活简单。
附图说明
下面通过参考附图并结合实例具体地描述本发明，本发明的优点和实现方式将会更加明显和清晰，其中附图所示内容仅用于对本发明的解释说明，而不构成对本发明的任何意义上的限制，在附图中：
图1为BPSK调制原理示意图；
图2为传统时钟鉴相器示意图；
图3为本发明鉴相器示意图；
图4为本发明具体实施例示意图；
图5为本发明原理分析图。
具体实施方式
如图3所示，本发明用于BPSK信号解调的新型鉴相器包含相位选择器U1、反相器INV1、开关MUX1 以及异或门XOR1。其连接关系如下：相位选择器U1的输出接MUX1的控制端，控制MUX1输出fin信号或fin的反相信号；反相器INV1的输入为BPSK调制数字信号fin，输出为MUX1的0输入端；MUX1的0输入端为反相器INV1的输出信号，1输入端为输入BPSK调制信号fin， MUX1的控制端为相位选择器U1的输出，MUX1的输出端连接到异或门XOR1的其中一个输入端；异或门XOR1的其中一个输入端接MUX1的输出，另外一个输入端连接另外一个输入信号fbk，fbk一般来源于PLL的VCO输出，异或门XOR1的输出即为鉴相器的输出信号Vout。
在电路正常工作时，根据基带信号的变化，fin的相位会发生1800的突变，如图3所示，由于相位的突变，采用传统的鉴相器在相位突变的时候，PLL将会失锁，因此恢复的时钟信号会随着数据的变化而变化，无法实现时钟恢复。为了解决以上问题，本发明采用相位选择器U1控制通过fin或fin的反相信号，从图3可以看出，节点n1为fin的反相信号，当相位选择器U1正常工作时，会交替选择fin或节点n1信号。当发送数据1时，相位选择器U1就会输出1，选择fin通过；当发送数据为0时，相位选择器U1就会输出0，选择节点n1信号通过。以上的方式使得节点n2信号为完整的时钟信号而没有相位突变，然后n2与fbk可以通过普通鉴相器异或门XOR1实现鉴相。
如图4所示，发明用于BPSK信号解调的新型鉴相器具体实施例包含相位选择器U1、反相器INV1、开关MUX1 以及异或门XOR1。其连接关系如下：相位选择器U1的输出接MUX1的控制端，控制MUX1输出fin信号或fin的反相信号，相位选择器U1包含90°相移延时单元PS1、异或门XOR2、电阻R1、电容C1以及施密特触发器SCH1。90°相移延时单元PS1的输入端即为鉴相器的时钟输入端fbk，fbk信号一般来源于PLL中的VCO输出信号，90°相移延时单元PS1的输出端连接到异或门XOR2的其中一个输入端；异或门XOR2的一个输入端连接到BPSK调制数字信号fin，另一个输入端连接到90°相移延时单元PS1的输出端，异或门XOR2的输出端连接到电阻R1的一端；电阻R1的一端连接到异或门XOR2的输出端，另外一端则连接到电容C1的一端以及施密特触发器SCH1的输入端；电容C1的一端连接到R1的一端以及施密特触发器SCH1的输入端，另外一端则连接到地施密特触发器SCH1的输入连接到R1与C1的连接点，输出作为相位选择器U1的输出连接到开关MUX1的控制端。反相器INV1的输入为BPSK调制数字信号fin，输出为MUX1的0输入端。MUX1的0输入端为反相器INV1的输出信号，1输入端为输入BPSK调制信号fin， MUX1的控制端为相位选择器U1的输出，MUX1的输出端连接到异或门XOR1的其中一个输入端。异或门XOR1的其中一个输入端接MUX1的输出，另外一个输入端连接另外一个输入信号fbk，fbk一般来源于PLL的VCO输出，异或门XOR1的输出即为鉴相器的输出信号Vout。
在电路正常工作时，根据基带信号的变化，fin的相位会发生180°的突变，如图3所示，由于相位的突变，采用传统的鉴相器在相位突变的时候，PLL将会失锁，因此恢复的时钟信号会随着数据的变化而变化，无法实现时钟恢复。为了解决以上问题，本发明采用相位选择器U1控制通过fin或fin的反相信号，从图3可以看出，节点n1为fin的反相信号，当相位选择器U1正常工作时，会交替选择fin或节点n1信号。当发送数据1时，相位选择器U1就会输出1，选择fin通过；当发送数据为0时，相位选择器U1就会输出0，选择节点n1信号通过。以上的方式使得节点n2信号为完整的时钟信号而没有相位突变，然后n2与fbk可以通过普通鉴相器异或门XOR1实现鉴相。
相位选择器U1的原理可以从图4看出，当PLL锁定时，fbk相位应该比节点n2信号相位滞后约90°，再经过90°相移后，节点n3的相位与节点n2信号相比滞后180°。节点n3与fin经过异或后，输出信号再经过低通滤波滤除高频毛刺后，经过施密特触发器后整形中所需要的控制信号，可以看出，该控制信号也是发送的数据信号，因此鉴相的过程中同时实现了解调。经过理论分析，本发明的鉴相器鉴相特性如图5所示，可以看出本发明的鉴相特性与传统异或门区别在于鉴相周期由2π变成π，因此输入信号突变相位π的时候，相位误差也会突变相位π，但由于输出电压依然保持不变，因此环路保持锁定。
以上实例仅为本发明的优选例子而已，本发明的设计构思并不局限于此，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种用于BPSK信号解调的新型鉴相器，该鉴相器电路包括：相位选择器U1、反相器INV1、开关MUX1 以及异或门XOR1；相位选择器U1接MUX1的控制端，控制MUX1输出fin信号或fin的反相信号；反相器INV1的输入为BPSK调制数字信号fin，输出为MUX1的0输入端；MUX1的0输入端为反相器INV1的输出，1输入端为输入BPSK调制数字信号fin， MUX1的控制端为相位选择器U1的输出，MUX1的输出端连接到异或门XOR1的其中一个输入端；异或门XOR1的其中一个输入端接MUX1的输出，另外一个输入端接来自反馈时钟信号fbk，该信号一般来源于PLL中的VCO输出信号，其输出即为鉴相器的输出信号Vout。
2.根据权利要求1所述的鉴相器电路，其特征在于：所述相位选择器U1包含90°相移延时单元PS1、异或门XOR2、电阻R1、电容C1以及施密特触发器SCH1；90°相移延时单元PS1的输入端即为鉴相器的时钟输入端fbk，fbk信号一般来源于PLL中的VCO输出信号，90°相移延时单元PS1的输出端连接到异或门XOR2的其中一个输入端；异或门XOR2的一个输入端连接到BPSK调制数字信号fin，另一个输入端连接到90°相移延时单元PS1的输出端，异或门XOR2的输出端连接到电阻R1的一端；电阻R1的一端连接到异或门XOR2的输出端，另外一端则连接到电容C1的一端以及施密特触发器SCH1的输入端；电容C1的一端连接到R1的一端以及施密特触发器SCH1的输入端，另外一端则连接到地；施密特触发器SCH1输入连接到R1与C1的连接点，输出作为相位选择器U1的输出连接到开关MUX1的控制端。
3.根据权利要求1至2所述的鉴相器电路，其特征在于：反相器INV1的输入为BPSK调制数字信号fin，输出为MUX1的一个输入端。
4.根据权利要求1至3所述的鉴相器电路，其特征在于：MUX1的0输入端为反相器INV1的输出，1输入端为输入BPSK调制数字信号fin， MUX1的控制端为相位选择器U1的输出，MUX1的输出端连接到异或门XOR1的其中一个输入端。
5.根据权利要求1至4所述的鉴相器电路，其特征在于：异或门XOR1的其中一个输入端接MUX1的输出，另外一个输入端接来自反馈时钟信号fbk，该信号一般来源于PLL中的VCO输出信号，其输出即为鉴相器的输出信号Vout。
6.根据权利要求1至5所述的鉴相器电路，其特征在于：在电路正常工作时，根据基带信号的变化，fin的相位会发生180°的突变，如图3所示，由于相位的突变，采用传统的鉴相器在相位突变的时候，PLL将会失锁，因此恢复的时钟信号会随着数据的变化而变化，无法实现时钟恢复；为了解决以上问题，本发明采用相位选择器U1控制通过fin或fin的反相信号，当发送数据1时，相位选择器U1就会输出1，选择fin通过；当发送数据为0时，相位选择器U1就会输出0，选择fin的反相信号通过；以上的方式使得MUX1输出信号为完整的时钟信号而没有相位突变，然后可以通过普通鉴相器异或门XOR1实现鉴相；相位选择器U1的原理可以从图4看出，当PLL锁定时，fbk相位应该比节点n2信号相位滞后约90°，再经过90°相移后，节点n3的相位与节点n2信号相比滞后180°；节点n3与fin经过异或后，输出信号再经过低通滤波滤除高频毛刺后，经过施密特触发器后整形中所需要的控制信号，可以看出，该控制信号也是发送的数据信号，因此鉴相的过程中同时实现了解调；经过理论分析，本发明的鉴相器鉴相特性如图5所示，可以看出本发明的鉴相特性与传统异或门区别在于鉴相周期由2π变成π，因此输入信号突变相位π的时候，相位误差也会突变相位π，但由于输出电压依然保持不变，因此环路保持锁定。
7.根据权利要求1至5所述的鉴相器电路，其特征在于：本发明电路能够直接用于BPSK载波信号的鉴相，一般PLL结构采用本发明鉴相器即可实现信号解调，而不需要使用如平方环和科斯塔斯环等复杂的解调方法，而且本发明的电路结构简单易于集成，使得本发明具有更灵活广泛的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711251299.8A CN107872414B (zh) | 2017-12-01 | 2017-12-01 | 一种用于bpsk信号解调的新型鉴相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711251299.8A CN107872414B (zh) | 2017-12-01 | 2017-12-01 | 一种用于bpsk信号解调的新型鉴相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107872414A true CN107872414A (zh) | 2018-04-03 |
| CN107872414B CN107872414B (zh) | 2020-07-14 |
Family
ID=61755039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711251299.8A Active CN107872414B (zh) | 2017-12-01 | 2017-12-01 | 一种用于bpsk信号解调的新型鉴相器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107872414B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112565139A (zh) * | 2021-02-10 | 2021-03-26 | 北京紫光青藤微系统有限公司 | Bpsk信号的解调方法和解调装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6359945B1 (en) * | 1999-01-25 | 2002-03-19 | Sun Microsystems, Inc. | Phase locked loop and method that provide fail-over redundant clocking |
| CN101640654A (zh) * | 2009-07-27 | 2010-02-03 | 北京航空航天大学 | 一种用于卫星通信系统的超低码速率psk解调器 |
| CN101770034A (zh) * | 2010-01-29 | 2010-07-07 | 中国科学院空间科学与应用研究中心 | 机群链路的前馈/反馈组合式载波跟踪方法 |
| CN101895387A (zh) * | 2010-07-15 | 2010-11-24 | 东南大学 | 扩展的二元相移键控调制突发通信快速同步方法 |
| WO2010148622A1 (zh) * | 2009-06-25 | 2010-12-29 | 中兴通讯股份有限公司 | 一种同步数字传输网的时钟源选择方法 |
| CN103187971A (zh) * | 2013-02-03 | 2013-07-03 | 南京邮电大学 | 一种电荷泵锁相环频率综合器用锁定检测电路 |
| CN104242920A (zh) * | 2014-09-24 | 2014-12-24 | 上海华力微电子有限公司 | 用于锁相环电路的锁定检测电路 |
| CN104954014A (zh) * | 2014-03-31 | 2015-09-30 | 中国科学院微电子研究所 | 一种超前-滞后型数字鉴相器结构 |
| CN106209082A (zh) * | 2016-07-08 | 2016-12-07 | 四川和芯微电子股份有限公司 | 锁相环电路 |
-
2017
- 2017-12-01 CN CN201711251299.8A patent/CN107872414B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6359945B1 (en) * | 1999-01-25 | 2002-03-19 | Sun Microsystems, Inc. | Phase locked loop and method that provide fail-over redundant clocking |
| WO2010148622A1 (zh) * | 2009-06-25 | 2010-12-29 | 中兴通讯股份有限公司 | 一种同步数字传输网的时钟源选择方法 |
| CN101640654A (zh) * | 2009-07-27 | 2010-02-03 | 北京航空航天大学 | 一种用于卫星通信系统的超低码速率psk解调器 |
| CN101770034A (zh) * | 2010-01-29 | 2010-07-07 | 中国科学院空间科学与应用研究中心 | 机群链路的前馈/反馈组合式载波跟踪方法 |
| CN101895387A (zh) * | 2010-07-15 | 2010-11-24 | 东南大学 | 扩展的二元相移键控调制突发通信快速同步方法 |
| CN103187971A (zh) * | 2013-02-03 | 2013-07-03 | 南京邮电大学 | 一种电荷泵锁相环频率综合器用锁定检测电路 |
| CN104954014A (zh) * | 2014-03-31 | 2015-09-30 | 中国科学院微电子研究所 | 一种超前-滞后型数字鉴相器结构 |
| CN104242920A (zh) * | 2014-09-24 | 2014-12-24 | 上海华力微电子有限公司 | 用于锁相环电路的锁定检测电路 |
| CN106209082A (zh) * | 2016-07-08 | 2016-12-07 | 四川和芯微电子股份有限公司 | 锁相环电路 |
Non-Patent Citations (1)
| Title |
|---|
| 巩令风: "BPSK与2FSK混合调制解调算法仿真", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112565139A (zh) * | 2021-02-10 | 2021-03-26 | 北京紫光青藤微系统有限公司 | Bpsk信号的解调方法和解调装置 |
| CN112565139B (zh) * | 2021-02-10 | 2021-05-14 | 北京紫光青藤微系统有限公司 | Bpsk信号的解调方法和解调装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107872414B (zh) | 2020-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103427835B (zh) | 频率调制器 | |
| CN107896203A (zh) | Bpsk解调 | |
| US8908804B2 (en) | Phase interpolator | |
| CN105223558A (zh) | 一种超宽带任意波形信号产生方法 | |
| CN101094209A (zh) | 统一的正交二元偏移键控调制和解调方法 | |
| US9148323B2 (en) | Transmitter | |
| CN1327628C (zh) | 用于直接转换接收器与发射器的系统及装置 | |
| CN105406864A (zh) | 一种宽带高速跳频频率合成器及其工作方法 | |
| Lu et al. | An 8 Mbps data rate transmission by inductive link dedicated to implantable devices | |
| CN104052513B (zh) | 一种基于注入锁定环形振荡器的正交调制接收机电路架构 | |
| CN107872414A (zh) | 一种用于bpsk信号解调的新型鉴相器 | |
| Roshna et al. | Design and implementation of digital Costas loop and bit synchronizer in FPGA for BPSK demodulation | |
| CN205051679U (zh) | 频率源发生器 | |
| CN103023478B (zh) | Mcpfsk、2cpfsk、gmsk波形信号发生器的数字逻辑电路 | |
| CN205051680U (zh) | 一种频率源发生器 | |
| CN201846333U (zh) | 数字costas环 | |
| CN202222006U (zh) | 基于fpga的相移键控调制器 | |
| CN111801920B (zh) | 用于信号解调的方法和装置 | |
| CN103546408B (zh) | 调制信号源 | |
| CN105281764B (zh) | 基于多点频一体化的遥测信号直流调制装置及其方法 | |
| CN205070979U (zh) | 一种频率源发生装置 | |
| CN204948028U (zh) | 一种新型变频器 | |
| CN101986569A (zh) | 数字costas环 | |
| TWI769877B (zh) | 時脈與資料回復之方法及系統 | |
| CN203387495U (zh) | Pll电路参考时钟切换电路系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |