CN107872286A - 使用双pn码的帧同步装置 - Google Patents

Abstract

使用双PN码的帧同步装置，用于数字通信系统中用前导码进行帧的同步与定界。本装置针对杂散噪声和突发噪声，提出将两种PN码PNx和PNc复合到一起，形成前导。由短时突发噪声引起的局部错误，反映在PNx相关运算的某些结果上，被同步判决所屏蔽，而杂散噪声引发的错误则被“求和”及PNc相关运算所屏蔽。从而，在很大程度上消除了这两种噪声的影响，大大提高了同步判决的成功率。

Description

使用双PN码的帧同步装置

技术领域

本装置涉及通信领域，尤其是利用前导码进行帧的同步与定界。

背景技术

在数字通信系统中，数据或信令一般都是以帧为单位进行传输。判定帧的起始，是对数据帧进行解析的前提。这也称为帧的定界，或帧同步。一般帧同步是在比特同步（即位同步）基础上进行的。

在数据通信中最基本的同步方式就是比特同步。比特是数据传输的最小单位，比特同步是为了将发送端发送的每一个比特都正确地接收下来。即判定每个位是比特1还是0。而因为数据以帧为单位传输，所以接收端在收到比特流后，必须能够正确地找出帧定界符，才能知道帧的起始（和结束），之后才能对帧进行解析并取出其中的数据，此时通信才算完成。

通常在帧的前面加上前导用于定界。前导中经常使用伪随机序列（PN码），因为其自相关接近冲击响应，而互相关接近零。这使得它们非常适合用于同步。但是在较低的信噪比情况下，比如SNR=0左右，常常不能获得较好的同步效果。其原因在于，线路中噪声的大量存在使得自相关运算已经无法获得理想的尖峰脉冲。主要原因是，帧中数据载荷部分可以有线路编码从而对抗噪声，而前导码中没有这种机制，因而各种噪声所引起的错误比特在自相关运算中会有积累效应，导致相关峰不够明显。如果针对两种主要噪声——杂散噪声和突发噪声，降低其在自相关运算中的影响，则会得到较好的同步效果。

发明内容

本方案针对上述噪声问题，区别对待杂散噪声和突发噪声，提出将两种PN码复合到一起，形成前导。主要思路及有益效果是：

（1）参照图1，一种是占时间短的PNx，在前导中重复多次；另一种是占时间长的PNc，每个bit连续重复多次，所以整个PNc占时间长；将PNx和PNc对应的bit位合并，则形成前导。

（2）参照图2，在接收端，做相关运算分为两种，一种是对PNx做多次，一种是对PNc做一次；由这两种相关的结果得到帧同步信号。

（3）图2中，PNx相关运算共有n个结果，其中受突发噪声影响较大的那些结果，将低于阈值H1而不影响同步输出；对杂散噪声引起的错误，通过PNc相关运算来降低其影响——图2中S207求和即“求1的个数”具有滤除杂散噪声的效果。这样，由短时突发噪声引起的局部错误，反映在PNx相关运算的某些结果上，被同步判决所屏蔽，而杂散噪声引发的错误则被“求和”及PNc相关运算所屏蔽。从而，在很大程度上消除了这两种噪声的影响，大大提高了同步判决的成功率。

本方案内容如下：

使用双PN码的帧同步装置，包括前导生成模块，位于通信系统的发送部分，还包括帧同步模块，位于通信系统的接收部分，在所述前导生成模块中，有两个PN码PNx和PNc，该模块包括3个部分，

（1）将PNx的n个比特位x1、x2、…、xn重复n次得到向量S101=x1、x2、…、xn、x1、x2、…、xn、……，

（2）将PNc的n个比特位分别连续重复n次得到向量S102=c1、c1、…c1、c2、c2、…、c2、……、cn、cn、…、cn，

（3）将S101和S102按位相加即按位异或，得到向量S103=x1+c1、x2+c1、…、xn+c1、x1+c2、x2+c2、…、xn+c2、……、x1+cn、x2+cn、…、xn+cn，所述向量S103的串行输出作为发送部分的前导，

在所述帧同步模块中，包括10个部分，

（1）输入缓存向量S201保存了n*n个连续的输入比特y11、y12、…、y1n、y21、y22、…、y2n、……、yn1、yn2、…、ynn，

（2）S201中y11、y12、…、y1n与所述PNx做相关运算得到相关值r1，而y21、y22、…、y2n与所述PNx做相关运算得到相关值r2，以此类推，得到n个相关值存储在S202=r1、r2、…、rn，

（3）S202中的n个值分别连接到部件S203中的n个比较器，与阈值H1做比较，分别得到逻辑0或1的结果，该结果共n个比特，

（4）S203中得到的n个比特结果与部件S204中的求和电路的输入相连，求和电路输出为输入中1的个数，

（5）S204的输出与部件S205中的比较器相连，与阈值H2做比较，输出0或1连接到部件S206的“与”门的输入，

（6）S201中y11、y12、…、y1n与部件S207中的第一个求和部件相连得到求和结果s1，而y21、y22、…、y2n与部件S207中的第二个求和部件相连得到求和结果s2，以此类推，得到n个求和结果s1、s2、…、sn，

（7）S207中的n个求和结果分别与部件S208中的n个比较器中的阈值H3相比较，分别得到结果0或1，共n个比较结果，

（8）S208中n个比较结果组成的序列与部件S209中的序列PNc做相关运算，得到相关值，

（9）S209中的相关值与部件S210中的比较器中的阈值H4相比较，得到结果0或1连接到部件S206的“与”门的输入，

（10）S206中的“与”门根据S205和S210的结果得到帧同步信号。

附图说明:

图1 为前导生成模块示意图；

图2 为帧同步模块示意图;

图3 为整个通信系统收、发模块示意图。

具体实施方式：

本装置是一套通信系统的组成部分，如图3。其中前导生成模块，位于通信系统的发送部分；帧同步模块，位于通信系统的接收部分。通信系统中除了这两个模块之外的其它模块，在此不做详细描述，因为它们的实现方式与本装置所述的两个模块没有直接关系。系统按如下方式实现：

1、选定所用的两个PN码：PNx和PNc,

2、搭建通信系统的发送部分，其中前导生成模块包括3个部分，

（1）将PNx的n个比特位x1、x2、…、xn重复n次得到向量S101=x1、x2、…、xn、x1、x2、…、xn、……，

（2）将PNc的n个比特位分别连续重复n次得到向量S102=c1、c1、…c1、c2、c2、…、c2、……、cn、cn、…、cn，

（3）将S101和S102按位相加即按位异或，得到向量S103=x1+c1、x2+c1、…、xn+c1、x1+c2、x2+c2、…、xn+c2、……、x1+cn、x2+cn、…、xn+cn，所述向量S103的串行输出作为发送部分的前导，

3、搭建通信系统的接收部分，其中帧同步模块中，包括10个部分，

（1）输入缓存向量S201保存了n*n个连续的输入比特y11、y12、…、y1n、y21、y22、…、y2n、……、yn1、yn2、…、ynn，

（2）S201中y11、y12、…、y1n与所述PNx做相关运算得到相关值r1，而y21、y22、…、y2n与所述PNx做相关运算得到相关值r2，以此类推，得到n个相关值存储在S202=r1、r2、…、rn，

（3）S202中的n个值分别连接到部件S203中的n个比较器，与阈值H1做比较，分别得到逻辑0或1的结果，该结果共n个比特，

（4）S203中得到的n个比特结果与部件S204中的求和电路的输入相连，求和电路输出为输入中1的个数，

（5）S204的输出与部件S205中的比较器相连，与阈值H2做比较，输出0或1连接到部件S206的“与”门的输入，

（6）S201中y11、y12、…、y1n与部件S207中的第一个求和部件相连得到求和结果s1，而y21、y22、…、y2n与部件S207中的第二个求和部件相连得到求和结果s2，以此类推，得到n个求和结果s1、s2、…、sn，

（7）S207中的n个求和结果分别与部件S208中的n个比较器中的阈值H3相比较，分别得到结果0或1，共n个比较结果，

（8）S208中n个比较结果组成的序列与部件S209中的序列PNc做相关运算，得到相关值，

（9）S209中的相关值与部件S210中的比较器中的阈值H4相比较，得到结果0或1连接到部件S206的“与”门的输入，

（10）S206中的“与”门根据S205和S210的结果得到帧同步信号,

4、将系统按图3所示连接到线路中，设定阈值H1、H2、H3、H4，配合其它部分的设置和相关软件，可实现通信。

Claims (1)

1.使用双PN码的帧同步装置，包括前导生成模块，位于通信系统的发送部分，还包括帧同步模块，位于通信系统的接收部分，其特征在于，在所述前导生成模块中，有两个PN码PNx和PNc，该模块包括3个部分，

（1）将PNx的n个比特位x1、x2、…、xn重复n次得到向量S101=x1、x2、…、xn、x1、x2、…、xn、……，

（2）将PNc的n个比特位分别连续重复n次得到向量S102=c1、c1、…c1、c2、c2、…、c2、……、cn、cn、…、cn，

（3）将S101和S102按位相加即按位异或，得到向量S103=x1+c1、x2+c1、…、xn+c1、x1+c2、x2+c2、…、xn+c2、……、x1+cn、x2+cn、…、xn+cn，所述向量S103的串行输出作为发送部分的前导，

在所述帧同步模块中，包括10个部分，

（1）输入缓存向量S201保存了n*n个连续的输入比特y11、y12、…、y1n、y21、y22、…、y2n、……、yn1、yn2、…、ynn，

（2）S201中y11、y12、…、y1n与所述PNx做相关运算得到相关值r1，而y21、y22、…、y2n与所述PNx做相关运算得到相关值r2，以此类推，得到n个相关值存储在S202=r1、r2、…、rn，

（3）S202中的n个值分别连接到部件S203中的n个比较器，与阈值H1做比较，分别得到逻辑0或1的结果，该结果共n个比特，

（4）S203中得到的n个比特结果与部件S204中的求和电路的输入相连，求和电路输出为输入中1的个数，

（5）S204的输出与部件S205中的比较器相连，与阈值H2做比较，输出0或1连接到部件S206的“与”门的输入，

（6）S201中y11、y12、…、y1n与部件S207中的第一个求和部件相连得到求和结果s1，而y21、y22、…、y2n与部件S207中的第二个求和部件相连得到求和结果s2，以此类推，得到n个求和结果s1、s2、…、sn，

（7）S207中的n个求和结果分别与部件S208中的n个比较器中的阈值H3相比较，分别得到结果0或1，共n个比较结果，

（8）S208中n个比较结果组成的序列与部件S209中的序列PNc做相关运算，得到相关值，

（9）S209中的相关值与部件S210中的比较器中的阈值H4相比较，得到结果0或1连接到部件S206的“与”门的输入，

（10）S206中的“与”门根据S205和S210的结果得到帧同步信号。