CN107845629A - 用于具有新颖静电放电(esd)保护架构及电路的半导体装置的方法、设备及系统 - Google Patents

用于具有新颖静电放电(esd)保护架构及电路的半导体装置的方法、设备及系统 Download PDF

Info

Publication number
CN107845629A
CN107845629A CN201710853253.7A CN201710853253A CN107845629A CN 107845629 A CN107845629 A CN 107845629A CN 201710853253 A CN201710853253 A CN 201710853253A CN 107845629 A CN107845629 A CN 107845629A
Authority
CN
China
Prior art keywords
esd
electric currents
current
circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710853253.7A
Other languages
English (en)
Inventor
马哈德瓦尔·纳塔拉恩
李建兴
曼约纳塔·普拉布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN107845629A publication Critical patent/CN107845629A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0061—Details of emergency protective circuit arrangements concerning transmission of signals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及用于具有新颖静电放电(ESD)保护架构及电路的半导体装置的方法、设备及系统，其关于半导体装置的方法、设备及系统，其中具有ESD功能用于提供分别在第一、第二路径中的第一、第二ESD电流流。半导体装置包括：接垫，用于接收或传送或收发电子讯号；受害电路；ESD保护装置，经组配成用于接收由ESD事件造成的ESD电流的至少部分且用于保护受害电路免受害于ESD电流；ESD电流控制模块，能从接垫接收由ESD事件造成的ESD电流，其中，ESD电流控制模块能引导第一、第二ESD电流部分分别通过ESD保护装置、受害电路。半导体装置也包含耗散路径，用于接收第一及第二ESD电流部分且引导第一及第二ESD电流部分通过耗散路径至接地节点。

Description

用于具有新颖静电放电(ESD)保护架构及电路的半导体装置 的方法、设备及系统
技术领域
本揭示内容大致关于精密半导体装置的制造，且更特别的是，有关于与包含新颖静电放电(ESD)保护架构的电路有关的各种方法、结构及系统。
背景技术
半导体装置的制造需要许多离散的工艺步骤以便从半导体原料生产出已封装好的半导体装置。从初始成长半导体材料、把半导体晶体切成个别晶片、经过数种制造阶段(蚀刻、掺杂、离子植入、或其类似者)、一直到已完成装置的封装与最终测试，有各种彼此不同的专用工艺，以致于该工艺要在各有不同控制架构的不同制造场所中进行。
一般而言，使用半导体制造工具，例如曝光工具或步进器(stepper)，对一群(有时被称为一批)的半导体晶片进行一组加工步骤。例如，可对半导体晶片进行蚀刻工艺以形塑半导体晶片上的对象，例如各自用作晶体管的栅极的多晶硅线路。作为另一实施例，可形成用作使半导体晶片上的传导区互相连接的传导线路的多条金属线路，例如，铝或铜。以此方式，可制成集成电路芯片。
包括金属氧化物半导体场效应晶体管(MOSFET)的集成电路以电压的形式接收输入讯号且传递输出讯号。这些装置通常做成具有极小装置尺寸以便最大化可实作于集成电路上的电路数量以及允许电路在最小电源需求下以高频操作。不过，这些装置的问题是对于施加至输入端子、输出端子或施加至集成电路的内部电路节点的过度电性应力(electrical overstress)所造成的伤害很敏感。例如，用于这些装置的栅极氧化物通常很薄，而且在所施加的电压超过实际上相对低的电平时可能分解。此类故障可能造成晶体管或其他装置立即或加速损毁。形式为静电放电(ESD)的应力常造成超额电压。为了对抗与ESD事件关联的问题，众所周知是提供设有供节点快速放电的路径的保护装置。不过，如本文所述，有各种与先进ESD保护架构相关联的问题。
一般而言，在先进的ESD保护架构中，会提供与数个ESD装置结合的数条ESD电流预定路径。此外，也会预定用于ESD电流的不允许路径。图1图标用于保护半导体装置的一个此类典型ESD保护架构的一实施例。图1图标典型ESD保护电路100的概括方块图。接垫110可经历ESD事件，造成ESD电流(iESD)从接垫110流出。ESD装置120引导所有的ESD电流iESD通过已知ESD路径140。
ESD装置120操作以不允许ESD电流iESD通过受保护或“受害(victim)”电路130。受害电路130可为电路中的单一装置或多个装置。ESD装置120与受害电路130之间的路径对于ESD电流iESD为不允许路径150。为了耗散，经由接地路径来引导ESD电流iESD。
图2为先进ESD保护架构的更详细方块图。半导体装置200包含含有多个ESD装置的ESD保护架构。装置200包括多个输入/输出接垫，例如，接垫P1(205)与接垫P2(207)。装置200可包含代表多个数字组件及电路的数字电路240。装置200也可包含代表多个模拟组件及电路的模拟电路250。为了以预定所欲路径引导ESD电流，在电路200中安置多个二极管(D1-215、D2-217、D3-218及D4-219)。
装置200也包含第一ESD装置270与第二ESD装置280。ESD装置270、280能够耗散预定数量的ESD电流且引导ESD电流通过预定所欲路径。第一ESD电源箝位器(power clamp)260a与第二ESD电源箝位器260b结合ESD装置270、280一起操作以使最大功率固定在预定电平且引导ESD电流路径。ESD电源箝位器(260a，260b)、ESD装置(270，280)及二极管D1-D4一起操作以引导ESD电流通过预定所欲路径且防止ESD电流通过非所欲路径。
如果ESD事件造成ESD电流流动通过电路，将装置200组配成可引导ESD电流通过预定所欲路径(用实心箭头表示)220a、220b、220c、220d。此外，也将该装置组配成可防止ESD电流通过预定非所欲路径(用阴影箭头表示)230a、230b、230c、240d。ESD电流的非所欲路径指倘若ESD电流流动通过受害装置(亦即，数字电路240及模拟电路250)可能使该受害装置受损的电流路径。
例如，如果ESD事件造成ESD电流流动通过接垫P1 205，则二极管D1 215开启且允许ESD电流从接垫P1 205流出，通过第一ESD电源箝位器260a，且通过第一ESD装置270，如箭头220a及220b所示。ESD电流的一部分也行进通过第一ESD电源箝位器260a及第二ESD电源箝位器260b，如箭头220c及220e所示。行进通过所欲路径(260a-d)且通过数字及模拟接地节点的ESD电流通过接垫P2 207进入接地被耗散。
与先进ESD架构关联的问题包括需要大量ESD装置以充分保护各种受害电路。此外，需要大型ESD装置以耗散所有的ESD电流且防止ESD电流在不允许路径上。这需要大量的资源，例如电路组件，与持续缩小的硅建地(silicon real estate)。先进ESD保护架构的资源需求在缩减装置尺寸及耗电量上可能造成问题。
因此，最好有保护半导体免受害于ESD的保护装置，特别是较高的ESD电流，同时不显著增加ESD保护电路的尺寸。
本揭示内容可应付及/或至少减少与上述先前技术问题中的一或多个及/或提供以上所列合意特征中的一或多个。
发明内容
为供基本理解本发明的一些态样，提出以下简化的总结。此总结并非本发明的穷举式总览。并非旨在确认本发明的关键或重要组件或者是描绘本发明的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细的说明的前言。
本揭示内容大体针对有关于一种半导体装置的各种方法、设备及系统，该半导体装置具有ESD功能用于提供在第一路径中的第一ESD电流流与在第二路径中的第二ESD电流流。该半导体装置包括：接垫，用于接收或传送或收发(at least one of receiving ortransmitting)电子讯号；受害电路；静电放电(ESD)保护装置，其经组配成可用于接收由ESD事件造成的ESD电流的至少一部分且用于保护该受害电路免受害于该ESD电流；ESD电流控制模块，其能够从该接垫接收由该ESD事件造成的ESD电流，其中该ESD电流控制模块能够引导第一ESD电流部分通过该ESD保护装置以及第二ESD电流部分通过该受害电路。该半导体装置也包含耗散路径，其用于接收该第一及该第二ESD电流部分且引导该第一及该第二ESD电流部分通过该耗散路径至接地节点。
附图说明
参考以下结合附图的说明可明白本揭示内容，其中类似的组件以相同的附图标记表示。
图1图标用于保护半导体装置的一个此类典型ESD保护架构的实施例；
图2为先进ESD保护架构的更详细方块图；
图3根据一些具体实施例图示ESD保护架构的非写实方块图；
图4根据至少一本文具体实施例更详细地图示ESD保护架构的非写实方块图；
图5根据数个本文具体实施例更详细地图示ESD保护架构的非写实方块图；
图6根据数个本文具体实施例图示ESD保护架构的非写实电路表示(circuitrepresentation)；以及
图7根据数个本文具体实施例非写实图标用于制造半导体装置100的系统。
尽管揭示于本文的专利目标容易做成各种修改及替代形式，本文仍以附图为例图示几个本发明的特定具体实施例且详述其中的细节。不过，应了解本文所描述的特定具体实施例非旨在把本发明限定为本文所揭示的特定形式，反而是，本发明是要涵盖落在如随附权利要求书所界定的本发明精神及范畴内的所有修改、等价及替代性陈述。
具体实施方式
以下描述本发明的各种示范具体实施例。为了清楚说明，本发明说明书没有描述实际具体实作的所有特征。当然，应了解，在开发任一此类的实际具体实施例时，必需做许多与具体实作有关的决策以达成开发人员的特定目标，例如遵循与系统相关及商务有关的限制，这些都会随着每一个具体实作而有所不同。此外，应了解，此类开发即复杂又花时间，决不是本领域技术人员在阅读本揭示内容后即可实作的例行工作。
此时以参照附图来描述本发明。示意图标于附图的各种结构、系统及装置仅供解释以及避免本领域技术人员所习知的细节混淆本发明。尽管如此，仍纳入附图用来描述及解释本揭示内容的示范实施例。应使用与相关技艺技术人员所熟悉的意思一致的方式理解及解释用于本文的字汇及词组。本文没有特别定义的术语或词组(亦即，与本领域技术人员所理解的普通惯用意思不同的定义)是想要用术语或词组的一致用法来暗示。在这个意义上，希望术语或词组具有特定的意思时(亦即，不同于本领域技术人员所理解的意思)，则会在本发明说明书中以直接明白地提供特定定义的方式清楚地陈述用于该术语或词组的特定定义。
本文的具体实施例考虑到耗散由ESD事件造成的ESD电流。本文的具体实施例考虑到通过预定、所欲或主要ESD路径来耗散ESD电流的一部分，以及通过预定辅助ESD路径来耗散ESD电流的另一部分。主要ESD路径可包含ESD保护装置，其中辅助路径可包含将会被保护免受害于ESD事件的电路，亦即，所谓“受害”装置。可将用于ESD电流的电流路径(s)组配成只在ESD事件期间起作用。
以此方式，可使用较小的ESD保护装置，同时藉由通过包含受害装置的路径来耗散ESD电流的一些部分可提供较大的ESD保护。不过，ESD电流中通过包含受害装置的路径被送出的部分被限制在不能够损伤受害装置的电流值内。以此方式，专用ESD保护装置可具有较小的等级，同时整个系统能够处理ESD电流，其量值大于如果全部ESD电流通过专用ESD路径被送出时的可接受量值。因此，可提供用于导引部分ESD电流通过受害装置(例如，模拟电路、数字电路、固件电路等等)的一或多条辅助路径，致使专用ESD装置及专用ESD电流路径不会吸收ESD电流的全部量值。因此，本文的具体实施例考虑到所欲ESD电流路径以及新颖特别所欲ESD电流路径，其可结合(与所欲ESD电流路径)工作以耗散全部ESD电流同时允许在半导体装置中有较小的ESD装置/路径占用面积(footprint)。
图3根据一些本文具体实施例非写实图示ESD保护架构的方块图。半导体装置300的接垫310可经历ESD事件，造成ESD电流(iESD)从接垫310流出。装置300包含经装设成可保护受害电路330免受害于ESD事件的ESD保护装置320。ESD保护装置320可包含导电材料、耗散材料、屏蔽材料及/或抗静电材料中的一或多个。ESD装置320可为能够耗散源自ESD事件的能量的多个装置(亦即，ESD电流耗散装置、ESD电源箝位器装置等等)。受害电路330可为将会被保护免受害于ESD事件的一或多个电路(例如，数字电路、模拟电路、及/或固件电路)。
ESD装置320经组配成可通过第一预定ESD路径325(亦即，主要ESD电流路径)耗散ESD电流的第一部分(iESD(1))。此外，引导ESD电流的第二部分(iESD(2))通过受害电路330，这为第二预定ESD路径335(亦即，辅助ESD电流路径)。iESD(2)的量值被设计成有使得受害电路330的组件不会被损伤的最大值，其中iESD(max)为不会损伤受害电路中的组件的最大容许ESD电流(参考方程式1)。
iESD(2)<iESD(max) 方程式1
在一具体实施例中，ESD装置320操作以将第二ESD电流iESD(2)限制在此最大值(iESD(max))。第一ESD电流iESD(1)与第二ESD电流iESD(2)的和等于总ESD电流(iESD(total))，如方程式2所示。
iESD(total)＝iESD(1)+iESD(2) 方程式2
因此，ESD装置320经组配成可处理第一ESD电流iESD(1)，其数值至少等于以下两者的差额：总ESD电流与不会损伤受害电路中的组件的最大容许ESD电流，亦即，iESD(max)(参考方程式3)。以此方式，设计者可基于第一ESD电流iESD(1)的数值来设计ESD装置的大小/组态。
iESD(1)≥iESD(total)—iESD(max) 方程式3
总ESD电流iESD(total)例如被耗散至预定接地路径。本文的具体实施例考虑到通过多个ESD电流路径来分配总ESD电流iESD(total)，即通过一或多个ESD装置的主要ESD路径，与通过一或多个受害装置的辅助路径。在一具体实施例中，该ESD路径只在ESD事件期间起作用。以此方式，可将该ESD装置设计成可使用较小的装置占用面积，(亦即，足以提供第一ESD电流iESD(1)的耗散ESD电流路径同时仍提供受害装置的充分保护)。
图4根据至少一本文具体实施例更详细地图示ESD保护架构的非写实方块图。半导体装置400可包含包括多个ESD装置的ESD保护架构。装置400可包括多个输入/输出接垫，例如，接垫P1(405)与接垫P2(407)。装置400可包含数字电路440，其可为多个数字及/或固件组件及/或电路。装置400可包含模拟电路450，其可为多个模拟组件及/或电路。
装置400包含多个二极管(D1-415、D2-417、D3-418及D4-419)位于电路200中，以便引导ESD电流的第一部分、ESD电流的第二部分…至ESD电流的第N个部分，通过预定路径。例如，ESD电流的第一部分可为ESD电流的最大部分且被引导通过ESD组件，同时ESD电流的第二至第N个部分在量值上可较小且被引导通过包含受害组件的预定路径。不过，可用以下方式引导ESD电流的第二至第N个部分：彼等各自的量值充分小而不会损伤在彼等各自路径中的受害组件。在一些具体实施例中，可使用BJT晶体管有效地形成二极管(D1 415、D2 417、D3 418及D4 419)中的一或多个，如下文以图6举例说明的。
继续参考图4，装置400也包含第一ESD保护装置470与第二ESD保护装置480。ESD装置470、480能够耗散预定数量的ESD电流且引导ESD电流通过预定所欲路径。第一及第二ESD保护装置720a-b可包含导电材料、耗散材料、屏蔽材料及/或抗静电材料中的一或多个。第一ESD电源箝位器460a与第二ESD电源箝位器460b结合ESD装置470、480一起操作以使最大功率固定在预定电平且引导ESD电流路径。ESD电源箝位器460a、460b，ESD装置470、480，及二极管D1-D4一起工作以引导ESD电流的不同部分通过预定的主要及辅助ESD电流路径。在一些替代具体实施例中，第一ESD装置470可为视需要的装置。
如果ESD事件造成ESD电流流动通过电路，则装置400经组配成可引导ESD电流的第一部分通过预定主要ESD路径(用实心箭头表示)420a、420b、420c、420d。此外，装置400也被组配成可引导ESD电流的第二部分通过预定辅助路径(用阴影箭头表示)430a、430b、430c、440d。用于ESD电流的第二部分的辅助路径在量值上受限，致使它们不会造成受害装置(亦即，数字电路240与模拟电路250)损伤。ESD电流的主要或第一部分可为ESD电流的最大部分且被引导通过装置400的各种ESD组件。
例如，ESD事件可能导致在接垫P1 405累积的负电荷。就此情形而言，可能出现从接垫P1 405流向逻辑接地的辅助ESD电流。负ESD电荷可造成二极管D2 417开启，导致电流流向逻辑接地。不过，当D2开启时，也可建立通过D1的路径。二极管D1 415提供主要ESD电流路径420a，其提供通过第一ESD装置470a的电流流420e，以及通过第一ESD电源箝位器460a的电流路径420b。然后，主要ESD电流路径可循着电流路径420d到可电性耦合至接地的接垫P2 407上。该主要电流路径使ESD电流的第一部分通过接垫P2 407流入接地。在一些具体实施例中，D1 415可整合于受害装置中。
由于在接垫P1 405处的负ESD电荷，二极管D2 417开启，这提供ESD电流的辅助路径。在一些具体实施例中，可将低电压触发PNP双极接面晶体管(BJT)组配成可执行D2 417的功能，同时NPN BJT晶体管可执行D1 415的功能。在被触发时，PNP BJT(D2 417)可开启以使ESD电流的一部分流入。因此，辅助电流路径可包括流动通过逻辑接地的电流路径430a，流动通过数字电路440的电流路径430b，以及流动通过模拟电路450的电流路径430c。该辅助电流路径可使ESD电流的第二部分通过接垫P2 407流入接地。该辅助电流路径将ESD电流的第二部分的最大量值限制至使得受害电路不会被损伤的数值。
主要ESD电流路径(420a-e)传送大部分的总ESD电流。以此方式，大部分的ESD电流(亦即，ESD电流的第一部分)行进通过该ESD装置，同时ESD电流的较小部分(亦即，ESD电流的第二部分)行进通过该受害装置(亦即，数字电路440及/或模拟电路450)。因此，这允许较小的ESD装置，同时提供足够的ESD保护。在一具体实施例中，该ESD电流路径只在ESD事件期间及结束后起作用。
图5根据数个本文具体实施例更详细地图示ESD保护架构的非写实方块图。半导体装置500的接垫510可能经历ESD事件，造成ESD电流(iESD(total))从接垫410流入装置500。装置500包含被组配成可保护受害装置530免受害于ESD事件的ESD装置540。ESD装置540可为能够耗散源自ESD事件的能量的多个装置(亦即，ESD电流耗散装置、ESD电源箝位器装置等等)。受害电路530可为将会被保护免受害于ESD事件的一或多个电路(例如，数字电路、模拟电路、固件电路)。
该装置包含ESD电流控制单元520，其经组配成可引导总ESD电流iESD(total)的第一ESD电流部分(iESD(1))朝向ESD装置540，以及总ESD电流iESD(total)的第二ESD电流部分(iESD(2))朝向受害电路530。可预先程序化或远程程序化ESD电流控制单元520以调整通过ESD装置540送出的电流量，以及通过受害电路530送出的电流量。
ESD装置520经组配成可耗散ESD电流的第一部分(iESD(1))，亦即，主要ESD电流路径545。此外，ESD电流的第二部分(iESD(2))被引导通过受害电路530，亦即，辅助ESD路径527。iESD(2)的量值被设计成具有使得受害电路330的组件不会被损伤的最大值。
第一ESD电流iESD(1)与第二ESD电流iESD(2)的量值和等于可流入接地路径的总ESD电流(iESD(total))的量值。亦即，总ESD电流iESD(total)被耗散到预定接地路径。在一具体实施例中，该ESD路径只在ESD事件期间起作用。以此方式，该ESD装置的设计可使用较小的装置占用面积，(亦即，足以提供第一ESD电流iESD(1)的耗散ESD电流路径同时仍提供受害装置的充分保护)。
图6根据数个本文具体实施例图示ESD保护架构的非写实电路表示。装置600可包含内部电路610，其可包含多个模拟、数字及/或固件电路。此外，内部电路610可包括多个ESD装置。装置600包含一N型驱动器(N-driver)，亦即，N1 615，在一具体实施例中，可为MOSFET装置。在一实施例中，N型驱动器N1 615可为能够驱动来自内部电路610的输出讯号的输出讯号驱动器。N型驱动器N1 615的漏极端子电性耦合至装置600的接垫670，同时它的源极端子耦合至接地。
装置600也可包含可操作地耦合至N型驱动器N1 615的ESD电流控制单元605。在此实施例中，N型驱动器N1 615为将会被ESD电流控制单元605保护免受害于ESD事件的受害装置。ESD控制单元605能够在ESD事件期间激活ESD电流控制架构。
ESD电流控制单元605包含多个BJT晶体管，以及MOSFET晶体管，其经组配成在ESD事件期间可激活ESD保护且引导ESD电流的一部分通过N1 615(受害装置)与另一电流部分通过ESD保护电路。ESD电流控制单元605包含NPN BJT晶体管617，它的射极及集极节点各自耦合至在彼的漏极及源极节点对面的N1晶体管615。NPN晶体管617的基极通过电阻器R3619耦合至接地。
ESD电流控制单元605也包含在N型驱动器615对面以并联方式组配的PNP BJT晶体管620。PNP晶体管620经组配成在正常操作期间可处于关闭状态，以及在ESD事件期间处于开启状态。该PNP晶体管组实作成在ESD事件期间低电压触发装置660可触发PNP晶体管620开启。
在一具体实施例中，低电压触发装置660包含“N组(N-set)”电路。PNP晶体管620的基极耦合至电阻器R1(625)。低电压触发装置660也包含可操作地耦合至NFET晶体管N2 640的NPN BJT晶体管630。
耦合至PNP晶体管620的电阻器R1 625也耦合至NPN晶体管630的集极节点。NPN晶体管630的基极耦合至耦合至接地的电阻器R4 624。N2 640的源极及漏极节点并联地耦合至NPN晶体管630的源极及射极节点。N2 640的栅极耦合至也耦合至接地的电阻器R2 650。
晶体管N2 640在装置600的正常操作期间关闭以及在接垫670上的ESD事件期间开启。在N2 640开启(在ESD事件期间)时，NPN晶体管630因此开启。这建立通过NPN晶体管630的ESD电流流动路径供ESD电流流动。
此外，一旦NPN晶体管630被N2 640触发开启，便提供基极电流以开启PNP晶体管620。这也建立用于ESD电流的电流流动路径。由于低电压触发装置660的较小电压，所以大部分ESD电流流动通过PNP晶体管620。因此，在ESD事件期间，ESD事件的ESD电流的小部分流动通过受害装置(亦即，N型驱动器N1 615)，然而大部分的ESD电流流动通过PNP晶体管620，且ESD电流的另一部分流动通过NPN晶体管640，全部到接地。以此方式，在包含NFET装置640的低电压触发装置660开启PNP晶体管620时，执行能够流入ESD事件的大部分ESD电流的PNP晶体管。因此，装置600包含ESD保护架构，它只在ESD事件期间起作用且沉没通过ESD保护架构的大部分ESD电流以及通过受害装置的小部分ESD电流。在装置600的正常操作期间，装置的大部分ESD保护架构是关闭的。
此时翻到图7，其根据本文的具体实施例非写实图标用于制造半导体装置100的系统。图7的系统700可包含半导体装置制造系统710与工艺控制器720。基于工艺控制器720所提供的一或多个指令集，半导体装置制造系统710可制造半导体装置。
在一具体实施例中，该指令集可包含数个指令以形成包含根据本文具体实施例用于实作ESD架构的ESD电路的半导体装置。
半导体装置制造系统710可包含各种加工站，例如蚀刻加工站、光刻加工站、CMP加工站等等。由半导体装置制造系统710执行的加工步骤中的一或多个可由工艺控制器720控制。工艺控制器720可为工作站计算机、桌上计算机、膝上计算机、平板计算机、任何其他类型的计算装置，其包含能够控制工艺、接收工艺回馈、接收测试结果数据、执行学习循环调整、执行工艺调整等等的一或多个软件产品。
半导体装置制造系统710可在例如硅晶片的媒体上生产半导体装置712(例如，包含上述装置及ESD保护电路的集成电路)。半导体装置制造系统710可提供在运输机构750上的已加工半导体装置712，例如输送机系统。在一些具体实施例中，该输送机系统可以是能够运输半导体晶片的精密无尘室运输系统。在一具体实施例中，半导体装置制造系统710可包含多个加工步骤，例如第一工艺步骤、第二工艺步骤等等。
在一些具体实施例中，标示“100”的物品可为个别晶片，而在其他具体实施例中，物品100可为一群半导体晶片，例如，一“批”半导体晶片。半导体装置712可包含晶体管、电容器、电阻器、记忆格(memory cell)、数字电路、模拟电路、固件电路、处理器及/或类似者中的一或多个。
系统700能够制造涉及各种技术的各种产品。例如，系统700可生产CMOS技术、Flash技术、BiCMOS技术、电源装置、内存装置(例如，DRAM装置)、NAND内存装置、及/或各种其他半导体技术的装置。
管控上述方法可用存入非暂时性计算机可读储存媒体且由例如由计算装置的处理器执行的指令。本文描述的每个操作(例如，图7)可对应至存入非暂时性计算机内存或计算机可读储存媒体的指令。在各种具体实施例中，该非暂时性计算机可读储存媒体包括磁性或光盘储存装置，固态储存装置，例如闪存，或其他非易失性内存装置或数个装置。存在非暂时性计算机可读储存媒体上的计算机可读指令可为源码、汇编语言码、目标码、或可由一或多个处理器解译及/或执行的其他指令格式。
以上所揭示的特定具体实施例均仅供图解说明，因为本领域技术人员在受益于本文的教导后显然可以不同但等价的方式来修改及实施本发明。例如，可用不同的顺序完成以上所提出的工艺步骤。此外，除非在以下权利要求书有提及，不希望本发明受限于本文所示的构造或设计的细节。因此，显然可改变或修改以上所揭示的特定具体实施例而所有此类变体都被认为仍然是在本发明的范畴与精神内。因此，本文提出以下的权利要求书寻求保护。

Claims (20)

1.一种方法，包含：
判定在半导体装置中是否已发生静电放电(ESD)事件；
提供包含ESD保护电路的第一电流路径，其中，该第一电流被组配为用以引导由该ESD事件造成的ESD电流的第一部分以响应已发生ESD事件的判定；以及
提供包含模拟电路与数字电路中的至少一者的第二电流路径，其中，该第二电流路径被组配为用以引导该ESD电流的第二部分通过，其中，该ESD电流的该第二部分的量值低于用于避免损伤该模拟及该数字电路的预定电平。
2.如权利要求2所述的方法，其中，提供该ESD电流的该第一部分为该ESD电流的大部分。
3.如权利要求2所述的方法，其中，该第一电流路径在该ESD事件期间起作用且在该半导体装置的正常操作期间不起作用。
4.如权利要求1所述的方法，其中，提供该电流路径包含：
提供经组配成在ESD事件期间引导该ESD电流的该第一部分至接地节点的多个二极管；
提供至少一ESD电源箝位器；以及
提供至少一ESD保护装置。
5.如权利要求4所述的方法，其中，提供该第二电流路径包含：提供限制ESD电流的数量低于可能损伤该模拟电路或该数字电路的电流电平的电流路径。
6.一种半导体装置，包含：
接垫，用于接收或传送或收发电子讯号；
受害电路；
静电放电(ESD)保护装置，经组配成用于接收由ESD事件造成的ESD电流的至少一部分且用于保护该受害电路免受害于该ESD电流；
ESD电流控制模块，其能够从该接垫接收由该ESD事件造成的ESD电流，其中，该ESD电流控制模块能够引导第一ESD电流部分通过该ESD保护装置以及第二ESD电流部分通过该受害电路；以及
耗散路径，用于接收该第一及第二ESD电流部分且引导该第一及第二ESD电流部分通过该耗散路径至接地节点。
7.如权利要求6所述的半导体装置，其中，该受害电路包含模拟电路、数字电路及固件电路中的至少一者。
8.如权利要求7所述的半导体装置，其中，该第一ESD电流部分包含该ESD电流的大部分，以及该第二ESD电流部分包含低于可能损伤该模拟电路或该数字电路的电流电平的ESD电流数量。
9.如权利要求6所述的半导体装置，其中，该ESD电流控制单元包含：
第一二极管，用于提供用于该第一ESD电流部分的第一电流路径；以及
第二二极管，用于提供通过该受害电路的第二电流路径。
10.如权利要求6所述的半导体装置，其中，该ESD电流控制单元包含：
第一NPN晶体管，其以并联格式操作地耦合至该受害电路的至少一部分，该NPN晶体管在该ESD事件期间开启以用于传导该ESD电流的一部分；
PNP晶体管，其经组配成与该第一NPN晶体管实质并联，该PNP晶体管经组配成在该ESD事件期间开启以用于传导该ESD电流的一部分；以及
低电压触发装置，其经组配成在该ESD事件期间开启该PNP晶体管。
11.如权利要求10所述的半导体装置，其中，该第一NPN晶体管的基极耦合至第一电阻器，其中，该第一电阻器耦合至接地节点。
12.如权利要求10所述的半导体装置，其中，低电压触发装置包含：
第二电阻器，耦合至该PNP晶体管的基极；
第二NPN晶体管，其中，该NPN晶体管的集极耦合至该第二电阻器，且该NPN晶体管的基极通过第三电阻器耦合至接地；以及
场效应晶体管(FET)，并联耦合至该第二NPN晶体管，其中，该FET的该栅极通过第四电阻器耦合至接地。
13.如权利要求12所述的半导体装置，其中，该第一ESD电流部分流动通过该第一NPN晶体管且该第二ESD电流部分流动通过该PNP晶体管。
14.如权利要求12所述的半导体装置，其中，该低电压触发装置在该半导体装置的正常操作期间处于关闭状态，以及其中，该低电压触发装置在该ESD事件期间处于起作用状态。
15.一种系统，包含：
工艺控制器，其经组配成提供用于制造半导体装置的指令集给制造系统；以及
该制造系统，其经组配成根据该指令集来制造该半导体装置；
其中，该指令集包含形成半导体装置的数个指令，该半导体装置包含：
接垫，用于接收或传送或收发一电子讯号；
受害电路；
静电放电(ESD)保护装置，其经组配成用于接收由ESD事件造成的ESD电流的至少一部分且用于保护该受害电路免受害于该ESD电流；
ESD电流控制模块，其能够从该接垫接收由该ESD事件造成的ESD电流，其中，该ESD电流控制模块能够引导第一ESD电流部分通过该ESD保护装置以及第二ESD电流部分通过该受害电路；以及
耗散路径，其用于接收该第一及第二ESD电流部分且引导该第一及第二ESD电流部分通过该耗散路径至接地节点。
16.如权利要求15所述的系统，其中，该第一ESD电流部分包含该ESD电流的大部分，以及该第二ESD电流部分包含低于可能损伤该模拟电路或该数字电路的电流电平的ESD电流数量。
17.如权利要求15所述的系统，其中，该ESD电流控制单元包含：
第一二极管，其用于提供用于该第一ESD电流部分的一第一电流路径；
第二二极管，其用于提供通过该受害电路的一第二电流路径；
第一NPN晶体管，其以并联格式操作地耦合至该受害电路的至少一部分，该NPN晶体管在该ESD事件期间开启以用于传导该ESD电流的一部分；
PNP晶体管，其经组配成与该第一NPN晶体管实质并联，该PNP晶体管经组配成在该ESD事件期间开启以用于传导该ESD电流的一部分；以及
低电压触发装置，其经组配成在该ESD事件期间开启该PNP晶体管。
18.如权利要求17所述的系统，其中，该第一NPN晶体管的基极耦合至第一电阻器，其中，该第一电阻器耦合至接地节点。
19.如权利要求17所述的系统，其中，低电压触发装置包含：
第二电阻器，耦合至该PNP晶体管的基极；
第二NPN晶体管，其中，该NPN晶体管的集极耦合至该第二电阻器，且该NPN晶体管的基极通过第三电阻器耦合至接地；以及
场效应晶体管(FET)，并联耦合至该第二NPN晶体管，其中，该FET的该栅极通过第四电阻器耦合至接地。
20.如权利要求19所述的系统，其中，该第一ESD电流部分流动通过该第一NPN晶体管且该第二ESD电流部分流动通过该PNP晶体管，以及其中，该低电压触发装置在该半导体装置的正常操作期间处于关闭状态，以及其中，该低电压触发装置在该ESD事件期间处于起作用状态。
CN201710853253.7A 2016-09-20 2017-09-20 用于具有新颖静电放电(esd)保护架构及电路的半导体装置的方法、设备及系统 Pending CN107845629A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/271,058 US20180083441A1 (en) 2016-09-20 2016-09-20 Method, apparatus, and system for a semiconductor device having novel electrostatic discharge (esd) protection scheme and circuit
US15/271,058 2016-09-20

Publications (1)

Publication Number Publication Date
CN107845629A true CN107845629A (zh) 2018-03-27

Family

ID=61620689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710853253.7A Pending CN107845629A (zh) 2016-09-20 2017-09-20 用于具有新颖静电放电(esd)保护架构及电路的半导体装置的方法、设备及系统

Country Status (3)

Country Link
US (1) US20180083441A1 (zh)
CN (1) CN107845629A (zh)
TW (1) TW201822337A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022048076A1 (zh) * 2020-09-01 2022-03-10 珠海格力电器股份有限公司 一种静电释放保护电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200051231A (ko) * 2018-11-05 2020-05-13 삼성전자주식회사 반도체 장치, 반도체 장치의 테스트 방법 및 반도체 장치의 제조 방법
KR20220073008A (ko) 2020-11-26 2022-06-03 삼성전자주식회사 정전기 방전 특성의 대칭적 모델링을 위한 전계 효과 트랜지스터의 모델링 회로 및 이를 이용한 집적 회로의 설계 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702860A (zh) * 2004-05-25 2005-11-30 株式会社东芝 静电保护电路及使用它的半导体集成电路器件
US20090239313A1 (en) * 2008-03-24 2009-09-24 International Business Machines Corporation Integrated Circuit Chip Design Flow Methodology Including Insertion of On-Chip or Scribe Line Wireless Process Monitoring and Feedback Circuitry
CN104517956A (zh) * 2013-10-04 2015-04-15 慧荣科技股份有限公司 静电放电保护电路及其静电保护方法
CN105051821A (zh) * 2013-03-12 2015-11-11 美光科技公司 用于过电压事件保护的设备及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452171A (en) * 1992-06-15 1995-09-19 Hewlett-Packard Company Electrostatic discharge protection circuit for integrated circuits
JP2001244418A (ja) * 2000-03-01 2001-09-07 Nec Corp 半導体集積回路装置
US7242558B2 (en) * 2004-06-01 2007-07-10 Taiwan Semiconductor Co., Ltd. ESD protection module triggered by BJT punch-through
JP4698996B2 (ja) * 2004-09-30 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
US9054520B2 (en) * 2013-01-21 2015-06-09 Qualcomm Incorporated ESD clamping transistor with switchable clamping modes of operation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702860A (zh) * 2004-05-25 2005-11-30 株式会社东芝 静电保护电路及使用它的半导体集成电路器件
US20090239313A1 (en) * 2008-03-24 2009-09-24 International Business Machines Corporation Integrated Circuit Chip Design Flow Methodology Including Insertion of On-Chip or Scribe Line Wireless Process Monitoring and Feedback Circuitry
CN105051821A (zh) * 2013-03-12 2015-11-11 美光科技公司 用于过电压事件保护的设备及方法
CN104517956A (zh) * 2013-10-04 2015-04-15 慧荣科技股份有限公司 静电放电保护电路及其静电保护方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022048076A1 (zh) * 2020-09-01 2022-03-10 珠海格力电器股份有限公司 一种静电释放保护电路

Also Published As

Publication number Publication date
US20180083441A1 (en) 2018-03-22
TW201822337A (zh) 2018-06-16

Similar Documents

Publication Publication Date Title
KR101599094B1 (ko) 집적 회로를 설계, 제조, 또는 테스트 하기 위한 설계 구조가 구현된 기계 판독가능 유형의 저장 매체, 집적회로, esd 보호 디바이스를 형성하는 방법 및 회로를 esd로부터 보호하는 방법
US6430016B1 (en) Setpoint silicon controlled rectifier (SCR) electrostatic discharge (ESD) core clamp
US6553542B2 (en) Semiconductor device extractor for electrostatic discharge and latch-up applications
CN107845629A (zh) 用于具有新颖静电放电(esd)保护架构及电路的半导体装置的方法、设备及系统
US7800151B2 (en) Semiconductor integrated circuit and method of designing semiconductor integrated circuit
TWI415243B (zh) 用以減少在積體電路內的靜電放電保護之佔用面積的方法和裝置
CN100334729C (zh) 半导体集成器件及用于设计该半导体集成器件的设备
US20140035091A1 (en) Electrostatic Discharge Protection Circuit Including a Distributed Diode String
KR20100079846A (ko) 집적회로
KR20120034120A (ko) 집적 회로 출력 드라이버에 대한 공유 정전 방전 보호
Voldman ESD: design and synthesis
Siha et al. An automated tool for detecting ESD design errors
WO1992016019A1 (en) Input protection circuit for cmos devices
TWI314356B (en) Integrated circuit and esd proteciton system
US6212050B1 (en) Circuit and method for protecting input/output stage of a low voltage integrated circuit device from a failure of the internal power supply or in the power-up sequencing of power supplies
US7538999B2 (en) Semiconductor device having electrostatic protection circuit
US20030075762A1 (en) Arrangements to reduce charging damage in structures of integrated circuits
Maloney Designing power supply clamps for electrostatic discharge protection of integrated circuits
US11201465B2 (en) Semiconductor device
US9124086B2 (en) Failsafe ESD protection
CN107452734A (zh) 半导体器件
US20160179995A1 (en) Transistor Plasma Charging Eliminator
US7274544B2 (en) Gate-coupled ESD protection circuit for high voltage tolerant I/O
WO2023210631A1 (ja) Ｉ／ｏ回路、半導体装置、セルライブラリ、半導体装置の回路設計方法
Gevinti et al. HBM ESD EDA check method applied to complete smart power IC's—Functional initialization and implementation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180327

WD01 Invention patent application deemed withdrawn after publication