CN107800412A - 内置阈值比较器 - Google Patents

内置阈值比较器 Download PDF

Info

Publication number
CN107800412A
CN107800412A CN201710791112.7A CN201710791112A CN107800412A CN 107800412 A CN107800412 A CN 107800412A CN 201710791112 A CN201710791112 A CN 201710791112A CN 107800412 A CN107800412 A CN 107800412A
Authority
CN
China
Prior art keywords
transistor
node
input
coupling
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710791112.7A
Other languages
English (en)
Other versions
CN107800412B (zh
Inventor
R·桑德拉让
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN107800412A publication Critical patent/CN107800412A/zh
Application granted granted Critical
Publication of CN107800412B publication Critical patent/CN107800412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/48—Servo-type converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了内置阈值比较器，其中比较器500包括耦合到第一信号输入端INP和第一参考输入端REFM的第一输入级510，其中第一输入级510耦合在第一节点N51和第二节点N52之间。第二输入级512耦合到第二信号输入端INM和第二参考输入端REFP，其中第二输入级512耦合在第三节点N53和第二节点N52之间。输出级响应于第一输入信号和第二输入信号产生至少一个输出信号。第一开关电路Q55被耦合在第一节点N51和输出级之间。第一开关电路Q55用于响应于复位信号将第一节点N51耦合到第四节点N56。第二开关电路Q56耦合在第三N53节点和输出级之间。第二开关电路Q56用于响应于复位信号将第三节点N53耦合到第五节点N57。

Description

内置阈值比较器
本申请要求德州仪器公司作为申请人的在2016年9月6日提交的“HighPerformance ADCs Using A Well controlled Threshold Inbuilt Comparator”的印度临时专利申请201641030375的优先权，该专利申请通过引用全部并入本文。
技术领域
背景技术
直接采样接收器将接收到的信号直接转换为数字信号，以用于后续处理。直接采样接收器提供了跨多频带使用的灵活性，并可以使用替代较不精确的模拟滤波器的数字滤波器来提高性能。在直接采样接收器内实现的模数转换器(ADC)的速度局限限制了ADC在高采样频率下特别是在需要更高分辨率时的性能。
比较器是许多类型ADC的基本构建块，并且通常决定了ADC的功耗、性能和运行速度。比较器具有导致ADC的性能和功耗的显著限制的限制，这对包括ADC的数字采样接收器和其他器件的整体性能产生了负面影响。
发明内容
在本文中公开了包括内置阈值比较器的比较器。比较器的示例包括耦合到第一信号输入端和第一参考输入端的第一输入级，其中第一输入级被耦合在第一节点和第二节点之间。第二输入级耦合到第二信号输入端和第二参考输入端，其中第二输入级被耦合在第三节点和第二节点之间。输出级响应于第一信号输入端和第二信号输入端的信号产生至少一个输出信号。第一开关电路耦合在第一节点和输出级之间。第一开关电路用于响应于复位信号将第一节点耦合到第四节点。第二开关电路被耦合在第三节点和输出级之间。第二开关电路用于响应于复位信号将第三节点耦合到第五节点。
附图说明
图1为示例模数转换器(ADC)的框图。
图2为比较器的示意图。
图3为可被实现为图1的ADC的示例ADC的详细框图。
图4为提供离散数量的阈值的内置阈值比较器的示意图。
图5为利用图2和图4的比较器克服异常的内置阈值比较器的示意图。
图6为提供图5的比较器替代输入级的电路的示例的示意图。
图7为提供图5的比较器替代输入级的电路的示例的示意图。
图8为示出图5的比较器的不同输入级配置的不同阈值电压的图表。
图9为实现图5-7的比较器的n位二分查找ADC的功能表示。
具体实施方式
本文公开了用于诸如高速模数转换器(ADC)的器件中的内置阈值比较器。ADC在直接采样接收器和多个其他电子器件中是至关重要的。直接采样接收器接收诸如高频RF信号的信号，并将其转换为数字信号以用于处理。直接采样接收器提供了跨多频带使用的灵活性，并可以使用替代不怎么精确的模拟滤波器的数字滤波器来提高性能。ADC的速度局限限制了直接采样接收器在高采样频率的性能，特别是当需要更高分辨率时。高速ADC的实施方案通常会受到高功耗、面积增加和性能降低的制约。
图1为示例ADC 100系统的框图。ADC系统100具有耦合到产生模拟信号V11的模拟信号源104的输入102。在一些示例中，信号源104为直接采样接收器(未示出)的模拟接收器，以及模拟信号V11为由直接采样接收器接收的模拟信号。信号源104可为如本文所述的产生被处理的信号的任何器件。输入102耦合到加法器110，加法器110从信号V11中减去模拟信号V12，以产生为信号V11和V12之间的差的信号V13。加法器110的输出被耦合到ADC116，其产生作为ADC系统100的输出的数字信号V14。信号V14被输入到将信号V14转换为模拟信号V12的数模转换器(DAC)120。
ADC 116包括将不同参考电压(图1中未示出)与信号V13进行比较的多个比较器130。比较器130为ADC系统100的基本构造块，并且通常指示ADC系统100的工作功率、工作性能和工作速度。本文公开了改进的比较器，其提高了ADC的性能和速度。
图2为可为图1的比较器130中的一个的实施方案的比较器200的示意图。比较器200由具有相对于第二电压源204的VDD的电压电位的第一电压源202供电。在图2的示例中，第二电压源204接地并且被称为VSS。比较器200包括第一输入级205和第二输入级206。参考输入端REFM被耦合到第一输入级205，并且参考输入端REFP被耦合到第二输入级206。参考电压VREFM在比较器200的工作期间存在于参考输入端REFM，以及参考电压VREFP在比较器200的工作期间存在于参考输入端REFP。参考电压VREFP和VREFM通常为直流(DC)电压。比较器200还包括耦合到第一输入级205的第一信号输入端INP和耦合到第二输入级206的第二信号输入端INM。第一信号输入端INP具有在比较器200的工作期间存在的信号VINP，并且第二信号输入端INM具有在比较器200的工作期间存在的信号VINM。
比较器200包括节点N21和节点N22，其中在比较器200的工作期间信号DRAINP存在于节点N21并且信号DRAINM存在于节点N22。如下面详述的，三个节点N23、N24和N25被耦合到复位LATP信号。输出端OUTM被耦合到晶体管Q21的漏极，并且输出端OUTP耦合到晶体管Q22的漏极，其中信号VOUTM存在于输出端OUTM并且信号VOUTP存在于输出端OUTP。信号VOUTM和VOUTP在比较器200进行如下所述的判定或比较之后通常是互补的。在图2的示例中，与晶体管Q21和Q22相关联的反相器被称为背对背或交叉耦合的反相器。与晶体管Q21、Q22和Q26-29相关联的比较器200的一部分被称为比较器200的输出级。
比较器200的阈值电压VTC被定义为参考电压VREFP和VREFM之间的差。当LATP信号为逻辑0或LATP信号为低(low)时，比较器200处于复位阶段，其中，信号DRAINP、DRAINM、VOUTP和VOUTM都被充电到电压VDD。例如，低LATP信号关断晶体管Q25，并且低LATP信号导通晶体管Q26、Q27、Q28和Q29。低LATP信号由此将比较器200从VSS电位断开，并将信号DRAINP、DRAINM、VOUTP和VOUTM直接连接到VDD。当LATP信号转换到逻辑1或者LATP信号为高(high)时，比较器200进入判定阶段，使得节点N21和N22放电到VSS，这致使信号DRAINP和DRAINM放电到VSS。根据输入电压VINP和VINM，与晶体管Q21和Q22相关联的背对背反相器再生并且OUTM或OUTP中的一个输出电压VDD。
转换到判定阶段会在输入端INP和INM以及参考输入端REFM和REFP引起呈反冲电压形式的反冲(kickback)噪声。当比较器200转换到判定阶段时，在输入级205和206中的输入晶体管的漏极节点和源极节点上突然发生电压变化并且这些电压变化可瞬时改变输入电压。晶体管Q23和Q24的大小确定输入端INP和INM上的反冲的幅度。反冲电压通过在比较器200的输入端INP和INM上产生错误的电压来显著限制比较器200的分辨率。反冲电压的重要性在类似于比较器200的多个比较器被使用在多位ADC中(诸如在图1的ADC 116中)时增强。例如，诸如由ADC 116实现的n位ADC，在相同时刻具有2n个比较器切换，并且每个比较器产生反冲，因此ADC 116中的累积反冲噪声是明显的。除了反冲之外，ADC 116需要2n-1个参考电压，这增加了ADC 116的功耗、面积占用和复杂性。
图3为使用比较器302的可以是图1的ADC 116的实施方案的示例ADC 300的详细框图，比较器302可与图2的比较器200相同或基本相似。ADC 300的ADC类型有时被称为n位闪存ADC。ADC 300包括若干级的比较器302。在图3的示例中，ADC 300具有三级比较器302，第一级308、第二级310和第三级312。第一级308具有一个比较器，第二级310具有两个比较器，并且第三级312具有四个比较器。对于具有n位分辨率的ADC，具有总共有2n-1个比较器并且在第n级有2(n-1)个比较器的n级比较器，其中n个比较器顺序切换或转换到判定状态。ADC300需要2(n-1)个参考电压来工作。在工作期间，第三级312中的比较器由第二级310中的比较器的判定触发。因此，从ADC 300产生输出所需的时间为n*Tc，其中，n为比较器的级数，并且Tc为比较器产生输出或基于输入进行判定所需的时间。因为切换按顺序发生，所以在ADC300的顺序工作期间，一个比较器在给定的时刻反冲。ADC 300具有相对低的速度和功耗以及相对高的分辨率。然而，低速限制了ADC 300在许多直接采样接收器和需要高速或高采样率的其他器件中的实现。
图4为提供离散数量的阈值电压VTC的内置阈值比较器400的示意图。如本文所述，比较器400与本文所述的图2的比较器200在许多方面是不同的。这些差异包括比较器400的输入端REFP和REFM被耦合到电容阵列402和404。在图4的示例中，电容器阵列402和404为二进制加权阵列，意味着阵列402和404中的各个电容器具有不同的值。在比较器400的工作期间，信号VREFM和VREFP存在于参考输入端REFP和REFM。阵列402中的电容器通过多个开关412耦合到参考输入端REFM，并且阵列404中的电容器通过多个开关414耦合到参考输入端REFP。开关412和414的状态由处理器420控制。输入端INP和INM分别耦合到晶体管Q41和Q42的栅极。
比较器400的电压阈值VTC由处理器420通过耦合到参考输入端REFM和REFP的电容器的电容或电容器的数量确定。阵列402和404使得能够从阵列402和404获得2p个离散电压阈值VTC，其中p为阵列402和404的每个中的电容器的数量。实现比较器400的n位ADC仅需要两个参考电压VREFP和VREFM，但是ADC针对每个位需要一个比较器400。因此，实现比较器400的n位ADC需要2n个电容器阵列，其在电路上消耗极大量的面积。此外，阵列402和404中的电容器具有一些产生随每个阈值设置而变化的偏移的失配。上述异常导致比较器400不适于高分辨率应用，或者需要针对每个阈值设置的复杂偏移校正以适合高分辨率应用。比较器400的另一问题在于在转换期间在输入端INP和INM上发生反冲，如参考图2的比较器200所述。
图5为利用图2和图4的比较器200和400克服异常的内置阈值比较器500的示意图。比较器500包括接收输入信号VINP的输入端INP和接收输入信号VINM的输入端INM。输入端INP被耦合到晶体管Q51的栅极，并且输入端INM被耦合到晶体管Q52的栅极。晶体管Q51的漏极被耦合到节点N51，并且晶体管Q51的源极被耦合到节点N52，节点N52在图5的示例中接地。晶体管Q52的漏极被耦合到节点N53，以及晶体管Q52的源极被耦合到节点N52。参考输入端REFM接收参考电压VREFM，以及参考输入端REFP接收参考电压VREFP。输入端REFM被耦合到晶体管Q53的栅极，晶体管Q53的漏极被耦合到节点N51，以及晶体管Q53的源极被耦合到节点N52。参考输入端REFP被耦合到晶体管Q54的栅极，晶体管Q54的漏极被耦合到节点N53，以及晶体管Q54的源极被耦合到节点N52。复位LATP信号在节点N55处被接收，节点N55被耦合到晶体管Q55的栅极和晶体管Q56的栅极。与输出端OUTM和OUTP相关联的电路基本上类似于图4的比较器200和400的电路，并且被称为比较器500的输出级。
晶体管Q51和Q53构成比较器500的第一输入级510，并且晶体管Q52和Q54构成比较器500的第二输入级512。晶体管Q51和Q52具有由Wi标注的类似宽度，以及晶体管Q53和Q54具有由Wr标注的相似宽度。如下面的方程式(1)所述，耦合到晶体管Q51和Q52的漏极的节点N51和N53上的电位之间的差可在一些示例中总是等于零，这防止输入端INP和INM的电压反冲。方程式(1)显示出作为宽度和阈值电压的函数的通过漏极节点的电流差的简化表达式，如下所示：
Wi(VINP-VTH)+Wr(VREFM-VTH)＝Wi(VINM-VTH)+Wr(VREFP-VTH)方程式(1)
其中，VTH为晶体管Q51、Q52、Q53、Q54的阈值电压。比较器500的阈值电压VTC由方程式(2)定义如下：
VTC＝(Wr/Wi)(VREFP-VREFM) 方程式(2)
如方程式(2)所示，比较器500的阈值电压VTC由晶体管宽度Wr与Wi的比率设定。该阈值电压设置使得ADC中的所有比较器能够从两个参考电压VREFM和VREFP进行工作，这相对于传统ADC降低了实现比较器500的ADC的复杂度。此外，不需要使用有效面积的电容器阵列来设置比较器500的阈值电压VTC。此外，如下所述，比较器500的输入共模跟踪过程、电压和温度(PVT)变化，这致使对偏移电压和噪声的更好控制。
在比较器500工作期间，晶体管Q51和Q52从线性区开始工作，然后进入饱和区。晶体管Q51和Q52从线性区开始是因为它们的漏极到源极电位为零，因此在复位阶段两个电位都处于VSS。在进行判定之后，漏极节点和源极节点的电位再次为VSS。由于在复位阶段期间和决策阶段结束时电位相同，所以输入端INP和INM上没有反冲。
比较器500中的偏移校正由耦合在电压源V51和节点N56之间的电容器C51以及耦合在电压源V52和节点N57之间的电容器C52来执行。器件(诸如ADC)中的每个比较器具有其自身的连接到电容器C51和C52的电压源。通过选择电容器C51和C52的值来实现偏移校正。在图5的示例中，电容器C51和C52为可变电容器，并且在一些示例中，施加到电容器C51和C52的不同电压产生其电容的不同值。通过向电容器C51和C52施加适当的电压，可选择适当的电容，使得电容差消除比较器500中存在的偏移。在一些示例中，施加到电容器C51和C52的电压由诸如在背景中运行的数字偏移校准环路(未示出)的电路产生。电容器C51和C52的使用通过限制比较器500的噪声带宽来降低比较器500内的噪声。由于电容器C51和C52的值与阈值电压VTC无关，所以电容器C51和C52的使用也保持偏移相当恒定，而与阈值电压VTC无关。
复位功能通过耦合到晶体管Q55、Q56、Q57、Q58、Q59和Q510的栅极的LATP信号执行。当LATP信号为逻辑0时，比较器500处于复位阶段，使得信号DRAINP、DRAINM的电位为VSS(接地)，并且信号VOUTP和VOUTM被充电到电压VDD。例如，低LATP信号关断晶体管Q55和Q56，并导通晶体管Q57、Q58、Q59和Q510。因此，低LATP信号将比较器500的输出级与输入级510和512断开，这防止输入端INP和INM上的反冲。当LATP信号转换到逻辑1时，比较器500进入判定阶段，该判定阶段使得节点N51和N53的电位在判定阶段开始时上升一点，然后电位转移回接地。因此，不会从晶体管Q51和Q52的漏极节点放电，从而防止反冲。根据输入电压VINP和VINM，与晶体管Q51和Q52相关联的背对背或交叉耦合的反相器再生并且OUTM或OUTP中的一个输出电压VDD。
晶体管Q55和Q56可以基本上大于耦合到输入端INM和INP的晶体管Q51和Q52。例如，晶体管Q55和Q56可具有比晶体管Q51和Q52更大的宽度。晶体管Q51和Q52的较小宽度引起较少的噪声，并产生比传统较大输入晶体管更低的偏移。晶体管Q51和Q52的较小尺寸降低了流过输入对的共模电流并改善了比较器500的噪声。对于相同的噪声规格，比较器500的输入晶体管对Q51和Q52为图2的比较器200的大小的一半。相对于传统的比较器，较小的输入晶体管Q51和Q52也在输入端INP和INM上提取较低的负载，这降低了信号VINP和VINM的源上的负载。
在一些示例中，比较器500具有利用PVT变化进行共模跟踪以保持通过PVT变化控制的偏移和噪声的附加益处。在这些示例中，从与诸如晶体管Q51和Q52的输入晶体管相同的晶体管(未示出)产生随PVT变化的偏置电压。偏置电压用作输入公共电压。输入晶体管Q51和Q52总是具有相同的过驱动电压(VGS-VTH)，其中，VGS为栅极到源极电压，并且VTH为晶体管Q51和Q52的阈值电压。这种配置确保噪声和偏移不相对于PVT变化明显变化。
比较器500的输入级510和512的不同变化导致比较器500的不同阈值电压VTC。图6为作为图5的比较器500的替代输入级510和512的示例的电路600的示意图。P输入级602为耦合到图5的节点N51的第一输入级510的示例，并且M输入级604为耦合到图5的节点N53的输入级512的示例。P输入级602包括耦合到输入端INP的晶体管Q51和附加的四个晶体管Q61、Q62、Q63和Q64。晶体管Q61和Q62为具有宽度Wr1的第一类型的晶体管，并且晶体管Q63和Q64为具有宽度Wr2的第二类型的晶体管。晶体管Q61和Q63的栅极被耦合到存在电压VREFP的输入端REFP，以及晶体管Q62和Q64的栅极被耦合到存在电压VREFM的输入端REFM。M输入级604包括耦合到输入端INM的晶体管Q52和附加的四个晶体管Q65、Q66、Q67和Q68。晶体管Q65和Q66为具有宽度Wr1的第一类型，以及晶体管Q67和Q68为具有宽度Wr2的第二类型。晶体管Q65和Q67的栅极被耦合到输入端REFP，以及晶体管Q66和Q68的栅极被耦合到输入端REFM。
电路600产生如下所示的方程式(3)，其中实现电路600的比较器500具有电压阈值VTC1。在方程式(3)的情况下，电压阈值VTC1等于VINP和VINP之间的差值，因此为零。
Wi×(VINP-VTH)+Wr1×(VREFP-VTH)+Wr2×(VREFP-VTH)+Wr1×(VREFM-VTH)+Wr2×(VREFM-VTH)＝Wi×(VINM-VTH)+Wr1×(VREFP-VTH)+Wr2×(VREFP-VTH)+Wr1×(VREFM-VTH)+Wr2×(VREFM-VTH)
方程式(3)
图7为提供图5的比较器500的替代输入级510和512的电路700的示例的示意图。电路700还为比较器500提供与图6的电路600不同的阈值电压VTC2。P输入级702为耦合到图5的节点N51的输入端INP的示例，以及M输入级704为耦合到图5的节点N53的输入端INM的示例。P输入级702包括耦合到输入端INP的晶体管Q51和附加的四个晶体管Q71、Q72、Q73和Q74。晶体管Q71和Q72为具有宽度Wr1的第一类型的晶体管，晶体管Q73和Q74为具有宽度Wr2的第二类型的晶体管。晶体管Q71、Q72和Q74的栅极被耦合到存在电压VREFM的输入端REFM，以及晶体管Q73的栅极被耦合到存在电压VREFP的输入端REFP。M输入级704包括耦合到输入端INM的晶体管Q52和附加的四个晶体管Q75、Q76、Q77和Q78。晶体管Q75和Q76为具有宽度Wr1的第一类型，晶体管Q77和Q78为具有宽度Wr2的第二类型。晶体管Q75、Q76和Q77的栅极被耦合到存在电压VREFP的输入端REFP，以及晶体管Q78的栅极被耦合到存在电压VREFM的输入端REFM。
电路700产生如下方程式(4)：
Wi×(VINP-VTH)+Wr1×(VREFM-VTH)+Wr2×(VREFP-VTH)+Wr1×(VREFM-VTH)+Wr2×(VREFM-VTH)＝Wi×(VINM-VTH)+Wr1×(VREFP-VTH)+Wr2×(VREFP-VTH)+Wr1×(VREFP-VTH)+Wr2×(VREFM-VTH)
方程式(4)
方程式(4)根据如下方程式(5)产生阈值电压VTC2：
图8为示出图5的比较器500的不同输入级配置的不同阈值电压的图表800。图表800示出了输入级中的晶体管的五种不同配置和所得的阈值电压VTC。如图表800所示，可以通过选择晶体管和晶体管的配置来实现不同的阈值电压VTC。应该注意到，所有阈值电压VTC仅依赖于两个参考电压VREFM和VREFP。图表800的配置3描绘了图6的配置，以及配置4描绘了图7的配置。
由于晶体管失配，输入级的不同配置产生相同的偏移，这提供了使用图5的电容器C51和C52校正偏移的一致性。参考图6中的晶体管Q61，Q61在以下示例中是失配的。失配导致晶体管Q61的被标注为ΔVTH的阈值电压变化，并根据方程式(6)赋予具有失配的电压阈值VTC1如下：
当失配应用于图7的配置时，晶体管Q71是失配的，其产生如下方程式(7)的电压阈值VTC2：
如方程式(6)和(7)所示，基于具有宽度Wr1的晶体管的失配，相同的偏移(Wr1/Wi)ΔWTH被应用于两个输入级配置。
图9为实现图5-7的比较器的n位二分查找(binary search)ADC 900的功能表示。ADC 900包括如图9所示的包括第一级906和第二级908的比较器904的多个级902。与具有单个比较器的图3的ADC 300不同，ADC 900的比较器904被分组成块。也就是说，比较器904作为三个比较器的块工作。因此，具有n个级的ADC将在第n级具有3×4(n-1)个比较器。在图9的示例中，第一级906具有耦合到具有输入电压VIN存在的输入端910的三个比较器904。第一级906中的比较器904也被耦合到输入时钟，该输入时钟耦合到上述LATP信号。第一级906中的比较器904分别被称为比较器914、比较器916和比较器918，并且均具有不同的阈值。比较器914具有3VTC/4的阈值，并且当转换时产生信号C3。比较器916具有2VTC/4的阈值，并且当转换时产生信号C2。比较器918具有VTC/4的阈值，并且当转换时产生信号C1。
第二级908具有四个比较器块924，其中，每个块(block)924具有三个比较器。ADC900的配置使得它能够在第一级906中比在第二级908中的块924少一个比较器。每个块924可具有被配置成第一层906中的比较器904的比较器。块924被分别称为第一块926、第二块928、第三块930和第四块932，其产生能够将输入电压VIN与12个不同阈值电压进行比较的总共12个比较器。例如，第一块926将输入电压VIN与15VTC/16、14VTC/16和13VTC/16的阈值进行比较。根据从第一级906中的比较器904输出的信号C1-C3的状态，将一个块耦合到输入端910，以将输入电压VIN与不同的电压进行比较。例如，当信号C3为高时，第一块926被耦合到输入端910，当信号C3为低且信号C2为高时，第二块928被耦合到输入端910，当信号C2为低且信号C1为高时，第三块930被耦合到输入端910，而当信号C1为低时，第四块932被耦合到输入端910。
将输入电压VIN与不同级902中的多个电压进行比较的过程使用更少级提供输入电压VIN的高分辨率，这提供了更快的模数转换。ADC 900并不需要上述电容器阵列来设置比较器的阈值电压，因此ADC 900的面积要求低于传统ADC。此外，使用图5-图7中的比较器提供了在输入端910上没有反冲的模数转换。与传统ADC相比，使用较少的比较器904产生更低的功耗。
尽管已经通过示例示出和描述了例示性实施例，但是在前述公开的范围内，可以实现宽度范围的替代实施例。

Claims (19)

1.一种比较器，其包括：
耦合到第一信号输入端和第一参考输入端的第一输入级，所述第一输入级被耦合在第一节点和第二节点之间；
耦合到第二信号输入端和第二参考输入端的第二输入级，所述第二输入级被耦合在第三节点和所述第二节点之间；
用于响应于在所述第一信号输入端和所述第二信号输入端的信号产生至少一个输出信号的输出级；
耦合在所述第一节点和所述输出级之间的第一开关电路，所述第一开关电路用于响应于复位信号将所述第一节点耦合到第四节点；以及
耦合在所述第三节点和所述输出级之间的第二开关电路，所述第二开关电路用于响应于所述复位信号将所述第三节点耦合到第五节点。
2.根据权利要求1所述的比较器，其中所述第一开关电路包括第一晶体管，并且所述第二开关电路包括第二晶体管，并且其中所述复位信号耦合到所述第一晶体管的栅极和所述第二晶体管的栅极。
3.根据权利要求1所述的比较器，还包括耦合到所述第一开关电路的第一补偿电压源和耦合到所述第二开关电路的第二补偿电压源。
4.根据权利要求3所述的比较器，其中，所述第一补偿电压源包括耦合到电压源的电容器，并且其中所述电容器的电容值为施加到所述电容器的电压电位的函数。
5.根据权利要求3所述的比较器，其中所述第一补偿电压源提供可变电压。
6.根据权利要求1所述的比较器，其中所述第一输入级包括：
耦合在所述第一节点和所述第二节点之间的第一晶体管，所述第一晶体管的栅极被耦合到所述第一信号输入端；以及
耦合在所述第一节点和所述第二节点之间的第二晶体管，所述第二晶体管的栅极耦合到所述第一参考输入端或所述第二参考输入端中的一个。
7.根据权利要求6所述的比较器，其中所述第一开关电路包括耦合在所述输出级与所述第一节点之间的晶体管，并且其中所述第一晶体管的宽度小于所述第一开关电路晶体管的宽度。
8.根据权利要求6所述的比较器，其中所述比较器的电压阈值为所述第一晶体管的宽度和所述第二晶体管的宽度的函数。
9.根据权利要求6所述的比较器，另外包括：
耦合在所述第一节点和所述第二节点之间的第三晶体管，所述第三晶体管的栅极被耦合到所述第二参考输入端；
耦合在所述第一节点和所述第二节点之间的第四晶体管，所述第四晶体管的栅极耦合到所述第一参考输入端；以及
耦合在所述第一节点和所述第二节点之间的第五晶体管，所述第五晶体管的栅极被耦合到所述第二参考输入端；
其中所述第二晶体管的栅极被耦合到所述第一参考输入端；以及
其中所述第二晶体管和所述第三晶体管的宽度基本相同，并且所述第四晶体管和所述第五晶体管的宽度基本相同。
10.根据权利要求6所述的比较器，还包括：
耦合在所述第一节点和所述第二节点之间的第三晶体管，所述第三晶体管的栅极耦合到所述第二参考输入端；
耦合在所述第一节点和所述第二节点之间的第四晶体管，所述第四晶体管的栅极被耦合到所述第一参考输入端；以及
耦合在所述第一节点和所述第二节点之间的第五晶体管，所述第五晶体管的栅极被耦合到所述第二参考输入端；
其中所述第二晶体管的栅极耦合到所述第二参考输入端；以及
其中所述第二晶体管和所述第三晶体管的宽度基本相同，并且所述第四晶体管和所述第五晶体管的宽度基本相同。
11.根据权利要求6所述的比较器，还包括：
耦合在所述第一节点和所述第二节点之间的第三晶体管，所述第三晶体管的栅极耦合到所述第一参考输入端或所述第二参考输入端中的一个；
耦合在所述第一节点和所述第二节点之间的第四晶体管，所述第四晶体管的栅极耦合到所述第一参考输入端或所述第二参考输入端中的一个；以及
耦合在所述第一节点和所述第二节点之间的第五晶体管，所述第五晶体管的栅极耦合到所述第一参考输入端或所述第二参考输入端中的一个；
其中所述第二晶体管的栅极耦合到所述第一参考输入端或第二参考输入端中的一个；以及
其中所述第二晶体管和所述第三晶体管的宽度基本相同，并且所述第四晶体管和所述第五晶体管的宽度基本相同。
12.根据权利要求1所述的比较器，其中所述第一输入级包括耦合在所述第一节点和所述第二节点之间的多个晶体管，所述多个晶体管中的至少一个具有第一宽度，并且所述多个晶体管中的至少一者具有第二宽度。
13.根据权利要求1所述的比较器，其中第一电压电位存在于所述第四节点上，并且第二电压电位存在于所述第五节点上，并且其中所述第一电压电位基本上等于所述第二电压电位。
14.一种模数转换器即ADC，其包括：
至少一级比较器，该级具有模拟输入端和多个输出端，其中所述多个输出端上的电压电位对应于在所述模拟输入端的电位，其中每个比较器包括：
耦合到所述模拟输入端和第一参考输入端的第一输入级，所述第一输入级被耦合在第一节点和第二节点之间；
耦合到所述模拟输入端和第二参考输入端的第二输入级，所述第二输入级耦合在第三节点和所述第二节点之间；
用于响应于在所述第一信号输入端和所述第二信号输入端的信号产生至少一个输出信号的输出级；
耦合在所述第一节点和所述输出级之间的第一开关电路，所述第一开关电路用于响应于复位信号将所述第一节点耦合到第四节点；以及
耦合在所述第三节点和所述输出级之间的第二开关电路，所述第二开关电路用于响应于所述复位信号将所述第三节点耦合到第五节点。
15.根据权利要求14所述的ADC，还包括被布置在多个块中的第二级比较器，其中响应于所述第一级中的比较器的输出端的状态，各个块被耦合到所述第一级中的比较器的输出端。
16.根据权利要求15所述的ADC，其中所述第一级比较器具有比所述第二级中的块数少一个比较器。
17.根据权利要求15所述的ADC，其中所述第二级中的比较器耦合到所述模拟输入端。
18.一种比较器，其包括：
耦合到第一输入节点和第一参考节点的第一输入级，所述第一输入级被耦合在第一节点和第二节点之间；
耦合到第二输入节点和第二参考节点的第二输入级，所述第二输入级耦合在第三节点和所述第二节点之间；
用于响应于在所述第一输入节点和所述第二输入节点的信号产生至少一个输出信号的输出级；
耦合在所述第一节点和所述输出级之间的第一开关电路，所述第一开关电路用于响应于复位信号将所述第一节点耦合到第四节点；以及
耦合在所述第三节点和所述输出级之间的第二开关电路，所述第二开关电路用于响应于所述复位信号将所述第三节点耦合到第五节点。
19.根据权利要求18所述的比较器，其中所述第一电压电位等于所述第二电压电位。
CN201710791112.7A 2016-09-06 2017-09-05 内置阈值比较器 Active CN107800412B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IN201641030375 2016-09-06
IN201641030375 2016-09-06
US15/466,691 US9917594B1 (en) 2016-09-06 2017-03-22 Inbuilt threshold comparator
US15/466,691 2017-03-22

Publications (2)

Publication Number Publication Date
CN107800412A true CN107800412A (zh) 2018-03-13
CN107800412B CN107800412B (zh) 2023-06-23

Family

ID=61281438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710791112.7A Active CN107800412B (zh) 2016-09-06 2017-09-05 内置阈值比较器

Country Status (2)

Country Link
US (3) US9917594B1 (zh)
CN (1) CN107800412B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643462B (zh) * 2017-11-06 2018-12-01 瑞昱半導體股份有限公司 連續漸近暫存器式類比至數位轉換器之位元錯誤率預測電路
US10594308B1 (en) * 2018-12-31 2020-03-17 Qualcomm Incorporated Digitally assisted control over comparator input common mode
WO2020201850A1 (en) * 2019-04-04 2020-10-08 King Abdullah University Of Science And Technology Successive approximation tree configuration for analog-to-digital converter
CN111162786B (zh) * 2020-01-20 2022-03-29 电子科技大学 一种消除回踢噪声的比较器
FR3117288B1 (fr) * 2020-12-09 2023-05-26 Commissariat Energie Atomique Comparateur dynamique

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459465A (en) * 1993-10-21 1995-10-17 Comlinear Corporation Sub-ranging analog-to-digital converter
CN101346880A (zh) * 2005-12-20 2009-01-14 松下电器产业株式会社 比较器和a/d转换器
US20090066555A1 (en) * 2006-01-31 2009-03-12 Interuniversitair Microelektronica Centrum(Imec) A/D Converter Comprising a Voltage Comparator Device
US20120044103A1 (en) * 2009-05-26 2012-02-23 Panasonic Corporation Parallel interpolation a/d converter and digital equalizer
US20140062621A1 (en) * 2012-09-03 2014-03-06 Tensorcom, Inc. Method and Apparatus for an Active Negative-Capacitor Circuit to Cancel the Input Capacitance of Comparators
CN104242942A (zh) * 2014-09-29 2014-12-24 清华大学 带比较器失调校正的六位异步逐次逼近模数转换器
CN104718699A (zh) * 2012-09-03 2015-06-17 张量通讯公司 用于有源负电容器电路的方法和装置
US20160254806A1 (en) * 2015-02-27 2016-09-01 Huawei Technologies Co., Ltd. Comparator Apparatus and Method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416484A (en) * 1993-04-15 1995-05-16 Tektronix, Inc. Differential comparator and analog-to-digital converter comparator bank using the same
US5729230A (en) * 1996-01-17 1998-03-17 Hughes Aircraft Company Delta-Sigma Δ-Σ modulator having a dynamically tunable continuous time Gm-C architecture
KR20010023390A (ko) * 1998-06-30 2001-03-26 롤페스 요하네스 게라투스 알베르투스 집적된 믹서와 시그마-델타 아날로그 디지털 변환기를구비한 수신기
US6144231A (en) * 1998-11-23 2000-11-07 Goldblatt; Jeremy Mark High speed dynamic latch comparator
JP2000174576A (ja) * 1998-12-08 2000-06-23 Fujitsu Ltd 可変利得増幅器
TW453042B (en) * 2000-09-26 2001-09-01 Silicon Integrated Sys Corp Low voltage fully differential analog-to-digital converter
HU226855B1 (hu) * 2004-02-20 2009-12-28 Organica Zrt Berendezés szerves szennyezõdést tartalmazó szennyvíz, különösen kommunális vagy/és élelmiszer-ipari szennyvizek eleveniszapos biológiai tisztítására, valamint eljárás a berendezés üzemeltetésére
WO2006085605A1 (ja) * 2005-02-10 2006-08-17 National University Corporation Nagoya University Δς型モジュレータ及びδς型アナログ－デジタル変換回路
FR2887708B1 (fr) * 2005-06-28 2008-02-15 Atmel Grenoble Soc Par Actions Circuit electronique a reseau de paires differentielles disymetriques
US7375559B1 (en) * 2005-07-07 2008-05-20 Marvell International Ltd. Differential comparator with a replica input stage to set the accurate bias current for improved common mode rejection
JP2009516458A (ja) * 2005-11-17 2009-04-16 エヌエックスピー ビー ヴィ フォールディング回路
DE102006004212B4 (de) * 2006-01-30 2009-09-24 Xignal Technologies Ag Delta-Sigma-Analog-Digital-Wandler und Verfahren zur Delta-Sigma-Analog-Digital-Wandlung mit Offsetkompensation
US7420497B2 (en) * 2006-06-28 2008-09-02 Broadcom Corporation Low offset flash analog-to-digital converter
US7501862B2 (en) * 2007-06-22 2009-03-10 Himax Technologies Limited Comparator with low offset voltage
US8471749B2 (en) * 2011-07-18 2013-06-25 Freescale Semiconductor, Inc. Comparator
US8514117B2 (en) * 2011-09-09 2013-08-20 Texas Instruments Incorporated Excess loop delay compensation for a continuous time sigma delta modulator
US8760331B2 (en) * 2012-01-20 2014-06-24 Hittite Microwave Norway As Continuous time delta sigma converter having a VCO based quantizer
US8766835B2 (en) * 2012-02-20 2014-07-01 Texas Instruments Incorporated Sigma delta ADC with current mode mixer input
US8791848B2 (en) * 2012-02-22 2014-07-29 Mediatek Inc. Sigma-delta modulators with excess loop delay compensation
US9203420B2 (en) * 2014-02-05 2015-12-01 Innophase Inc. Apparatus and method for digital to analog conversion with current mirror amplification

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459465A (en) * 1993-10-21 1995-10-17 Comlinear Corporation Sub-ranging analog-to-digital converter
CN101346880A (zh) * 2005-12-20 2009-01-14 松下电器产业株式会社 比较器和a/d转换器
US20090066555A1 (en) * 2006-01-31 2009-03-12 Interuniversitair Microelektronica Centrum(Imec) A/D Converter Comprising a Voltage Comparator Device
US20120044103A1 (en) * 2009-05-26 2012-02-23 Panasonic Corporation Parallel interpolation a/d converter and digital equalizer
US20140062621A1 (en) * 2012-09-03 2014-03-06 Tensorcom, Inc. Method and Apparatus for an Active Negative-Capacitor Circuit to Cancel the Input Capacitance of Comparators
CN104718699A (zh) * 2012-09-03 2015-06-17 张量通讯公司 用于有源负电容器电路的方法和装置
CN104242942A (zh) * 2014-09-29 2014-12-24 清华大学 带比较器失调校正的六位异步逐次逼近模数转换器
US20160254806A1 (en) * 2015-02-27 2016-09-01 Huawei Technologies Co., Ltd. Comparator Apparatus and Method

Also Published As

Publication number Publication date
US9917594B1 (en) 2018-03-13
US10116321B2 (en) 2018-10-30
US20180069566A1 (en) 2018-03-08
US20190028113A1 (en) 2019-01-24
CN107800412B (zh) 2023-06-23
US10284219B2 (en) 2019-05-07
US20180131383A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
CN107800412A (zh) 内置阈值比较器
CN106209101B (zh) 一种模数转换器
US8692582B1 (en) Latched comparator circuitry
US9673832B2 (en) Successive approximation analog-to-digital converter and accuracy improving method thereof
US20050078025A1 (en) Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding
US7852254B1 (en) 1-bit cell circuit used in a pipelined analog to digital converter
US9473163B1 (en) Preamplifier circuit and SAR ADC using the same
US10084470B2 (en) Analogue-digital converter of non-binary capacitor array with redundant bit and its chip
CN101753159A (zh) 具有多种增益模式、能自动调谐的射频接收前端
US8487804B2 (en) Successive approximation AD conversion circuit
US20160173114A1 (en) A/d converter and a/d converter calibrating method
CN103378828A (zh) 用于时钟源的微调电路
CN209787154U (zh) 一种采样频率可调的模数转换器
CN110034762B (zh) 一种采样频率可调的模数转换器
US6859158B2 (en) Analog-digital conversion circuit
CN107896112B (zh) 比较器和信号输出方法
US8674869B2 (en) A/D conversion circuit
US7679428B2 (en) Comparator and analog-to-digital converter using the same
US6922163B2 (en) Semiconductor integrated circuit
CN110957999B (zh) 用于比较器的电路和用于减少比较器中的反冲噪声方法
TWI644520B (zh) 具三級切換開關之拆分合併式逐漸逼近類比數位轉換器
TW202114357A (zh) 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
US11949418B2 (en) Comparator circuit and ad converter
CN214675121U (zh) 一种多模式选择的模数转换器
US9088449B1 (en) Adaptive switched-capacitor equalizer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant