CN107797044A - 用于测试半导体器件的装置 - Google Patents

Abstract

一种用于测试半导体器件的装置包括插入物，其包括其中接收半导体器件的容纳部以及形成在容纳部底表面上的开口部分；测试插座，其具有用于将半导体器件电连接至测试器的多个连接端子；以及设置在插入物和测试插座之间的内插器，其将半导体器件电连接至测试插座。特别地，内插器包括设置在测试插座上的第一电路板，第一电路板具有设置在连接端子和半导体器件的接触端子之间的多个通孔触点以将接触端子连接至连接端子；以及联接至第一电路板上表面的第二电路板，第二电路板具有接触端子插入其中的多个引导孔。因此，装置能够防止接触端子被夹住，能够准确地对准具有小间距的半导体器件，并能够稳定地将接触端子连接至连接端子。

Description

用于测试半导体器件的装置

技术领域

本发明的示范实施例涉及一种用于测试半导体器件的装置。更特别地，本发明的示范实施例涉及一种通过向半导体器件提供测试信号以测试其电特性的半导体器件测试装置。

背景技术

通常，半导体器件可通过反复执行一系列制造步骤而形成于用作半导体基板的硅晶片上，且半导体器件通过进一步执行划切工艺、结合工艺和封装工艺可制造成成品。

半导体器件可通过检查半导体器件电特性的测试步骤判断为良好的或是有缺陷的。一种用于测试半导体器件的装置可用于执行该测试步骤。用于测试半导体器件的装置可包括用于操作半导体器件的测试手柄以及用于电测试半导体器件的测试器。

测试手柄可包括具有多个插入物的测试托盘(多个插入物用于接收多个半导体器件)，用于将半导体器件电连接至测试器的接口模块，以及用于将半导体器件与接口模块相互连接的匹配板。

插入物可包括接收有半导体器件中的每一个的容纳部，以及防止半导体器件中的每一个从容纳部中逸出的闩锁。例如，韩国专利注册号10-1535245公开了一种插入组件，其包括具有半导体器件插入其中的开口的插入主体，以及附接至插入主体的下部以支撑半导体器件的薄膜形支撑构件。特别地，支撑构件可具有多个引导孔，半导体器件的连接端子插入到该引导孔中。

接口模块可包括电连接至半导体器件的多个测试插座。测试插座包括诸如弹簧针或探针的连接端子以与半导体器件的外部连接端子(诸如焊球)相接触。

根据执行电特性测试的工艺，首先，将半导体器件接收在插入物中，随后将测试插座连接至接收于插入物中的半导体器件以将半导体器件电连接至测试器。随后，从测试器向半导体器件施加测试信号，于是半导体器件输出相应于测试信号的信号。测试器判定半导体元件的输出信号是正常信号或是错误信号，并判断半导体元件为良好的或是有缺陷的。

特别地，当半导体器件的焊球与测试插座的连接端子之间未对准时，则无法正常执行半导体器件与测试器之间的稳定电连接，这可能不稳定地测试半导体器件的电特性从而导致用于测试半导体器件的装置的误动作。

为了防止这种误动作出现，用于测试半导体器件的装置包括用于将焊球对准连接端子的支撑薄膜。支撑薄膜设置在插入物和测试插座之间。此外，支撑薄膜具有焊球插入其中的多个引导孔。

另一方面，由于半导体器件的焊球尺寸逐渐减小且焊球之间的间隔逐渐减小，半导体器件的焊球与测试插座的连接端子之间的对准变得更加困难，这可导致引导孔与应卡在支撑薄膜的引导孔中的半导体元件的焊球之间的失准。此外，纠正这种超过一定范围的失准可能是困难的，且支撑薄膜由于物理力可能变形。

发明内容

本发明的实例实施例提供了一种用于测试半导体器件的装置，其能够提高半导体器件和测试插座之间对准的准确性。

根据本发明的一个方面，提供了一种用于测试半导体器件的装置。该装置包括插入物，其包括其中接收半导体器件的容纳部以及形成在容纳部的底表面上的开口部分；测试插座，其具有用于将半导体器件电连接至测试器的多个连接端子；以及设置在插入物和测试插座之间的内插器，其将半导体器件电连接至测试插座，其中内插器包括设置在测试插座上的第一电路板，第一电路板具有设置在连接端子和半导体器件的接触端子之间的多个通孔触点以将接触端子连接至连接端子；以及联接至第一电路板的上表面的第二电路板，第二电路板具有接触端子插入其中的多个引导孔。

在一实例实施例中，引导孔中的每一个可具有圆锥形或半球形以引导接触端子中的每一个的定位。这里，引导孔的边缘部分具有倒角或倒棱。

在一实例实施例中，第二电路板还可包括涂覆在引导孔的内表面上的多个导电层，导电层连接至接触端子使得导电层将接触端子与通孔触点电连接。这里，内插器还可包括设置在通孔触点上表面上的多个上接触垫，上接触垫分别连接至导电层。

在一实例实施例中，第一电路板还可包括设置在通孔触点下表面上的多个下接触垫，其连接至通孔触点使得下接触垫与插座的连接端子相接触。

在一实例实施例中，第二电路板可插入在插入物的开口部分中，第一电路板可具有比第二电路板更大的面积，使得第一电路板的上表面与插入物的下表面相接触。这里，容纳部可由具有倾斜角度的倾斜侧壁限定，使得容纳部的宽度向下减小，倾斜侧壁的倾斜角度可设置在一定范围内，以防止半导体器件的边缘部分和倾斜侧壁之间相接触。这里，第二电路板的侧表面和引导孔中最外面一个之间的间隔可小于接触端子中每一个的半径。

在一实例实施例中，其中第二电路板可设置成使得第二电路板上表面的边缘部分与插入物的下表面相接触。

根据如上所述的本发明的实例实施例，用于测试半导体器件的装置包括用于将半导体器件连接至测试插座的内插器。内插器包括第一电路板，其具有用于将接触端子连接至测试插座的连接端子的多个通孔触点；以及第二电路板，其具有用于对准接触端子的多个引导孔。

因此，与使用传统的支撑薄膜对准半导体器件的接触端子的情况相比，该装置能够通过准确地对准具有小间距的半导体器件以稳定地将接触端子连接至通孔来防止接触端子被夹住。此外，由于半导体器件的接触端子能够通过引导孔自对准，因此能够提高半导体器件和测试插座之间的对准准确性。其结果是，由于能够稳定地执行半导体器件和测试器之间的电连接，因此能够提高半导体器件的测试可靠性。

此外，由于内插器由物理力导致的变形比传统的支撑薄膜更小，因此半导体器件的接触端子能够更稳定地对准。

同样，半导体器件能够沿容纳部的倾斜侧壁向下进行引导，所以接触端子能够安全地插入到引导孔中。

因此，半导体器件在容纳部中能够通过倾斜侧壁和引导孔自对准，使得能够更稳定地电连接接触端子和测试器。

附图说明

通过参照附图详细描述示例性实施例，上述及本发明的其他特征和优点将变得更加显而易见，其中：

图1示出根据本发明一实例实施例用于测试半导体器件的装置的截面视图；

图2示出图1中用于测试半导体器件的装置的截面分解视图；

图3示出图1中第一电路板的截面视图；

图4示出图1中第二电路板的截面视图；

图5示出使用图1中的内插器对准半导体器件的连接端子的步骤的截面分解视图；以及

图6示出根据本发明一实例实施例用于测试半导体器件的装置的截面视图。

具体实施方式

下面参照附图更全面地描述本发明，附图中示出了本发明的实施例。然而，本发明可以许多不同的形式体现，不应解释为仅限于本文阐明的实施例。更确切地说，提供这些实施例将使得本发明是彻底和完整的，将向本领域的技术人员完全传达本发明的范围。在附图中，为了清楚起见，层和区域的大小和相对大小可能被夸大。

应理解，当元件或层被称为“在另一个元件或层之上”、“连接”或“联接”至另一个元件或层时，其可直接在其他元件或层之上，直接连接或联接至其他元件或层，或者可存在界于其之间的元件或层。与此相反，当元件被称为“直接在另一个元件或层之上”、“直接连接”或“直接联接”至另一个元件或层时，则不存在界于其之间的元件或层。相同的数字始终指代相同的元件。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目中的任何和所有组合。

应理解，尽管术语第一、第二、第三等在本文中可用来描述各种元件、组件、区域、层和/或部分，这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用来区分一个元件、组件、区域、层或部分与另一个区域、层或部分。因此，在不脱离本发明教导的情况下，下面讨论的第一元件、组件、区域、层或部分可称作第二元件、组件、区域、层或部分。

为了便于描述，在本文中可使用空间相对术语，诸如“在......之下”、“在......下面”、“下面的”、“在......之上”、“上面的”等，以描述图中所示出的一个元件或特征与另一个元件或特征的关系。应理解，空间相对术语旨在包含器件在使用或操作中除了图中描绘的取向之外的不同取向。例如，如果图中的器件翻过来，那么描述为“在其他元件或特征下面”或“在其他元件或特征之下”的元件将取向为“在其他元件或特征之上”。因此，示例性术语“在......下面”可包含在上面和在下面取向两者。器件可以其他方式取向(旋转90度或以其他方向)，于是本文中使用的空间相对描述符相应地进行解释。

本文中使用的术语仅用于描述特定的实施例，并不旨在限制本发明。如本文中所使用的，单数形式“一”、和“该”旨在也包括复数形式，除非上下文中明确地另外表示。还应理解，在本说明书中使用时，术语“包括”和/或“包括”指明存在所述的特征、整数、步骤、操作、元件和/或组件，但并不排除存在或添加一个或多个其他的特征、整数、步骤、操作、元件、组件和/或群组。

本文中本发明的实施例参照截面视图进行描述，截面视图是本发明理想化的实施例(和中间结构)的示意图。就这点而言，作为例如制造技术和/或公差的结果，视图的形状变化是意料之中的。因此，本发明的实施例不应解释为限制于本文所示区域的特定形状，而是包括由例如制造所造成的形状的差异。例如，示为矩形的植入区域在其边缘通常具有圆形或弯曲的特征和/或植入浓度梯度而不是从植入至非植入区域的二元变化。同样地，由植入形成的掩埋区域可导致在掩埋区域和通过其发生植入的表面之间的区域中的一些植入。因此，图中所示的区域在本质上是示意性的，其形状并不旨在示出器件的区域的实际形状，且并不旨在限制本发明的范围。

除非另有定义，否则本文中使用的所有术语(包括技术和科学术语)具有与本发明所属技术领域的普通技术人员通常理解的含义相同的含义。还应理解，诸如通用词典中定义的那些术语应解释为具有与相关领域上下文中含义相一致的含义，不应理想化或过度正式地进行解释，除非本文中明确地如此定义。

图1示出根据本发明一实例实施例用于测试半导体器件的装置的截面视图。图2示出图1中用于测试半导体器件的装置的截面分解视图。

参照图1和2，根据本发明一实例实施例用于测试半导体器件的装置101可用于检查半导体器件10的电特性。例如，用于测试半导体器件的装置101通过分析半导体器件10响应于施加至其的检查信号而输出的信号来检查其电特性。

用于测试半导体器件的装置101包括其中容纳有半导体器件10的插入物110，设置在插入物110下面以使半导体器件10电连接至产生检查信号的测试器的测试插座120，以及设置在插入物110与测试插座120之间使得能够将半导体器件10电连接至测试插座120的内插器150。

尽管未在图中示出，用于测试半导体器件的装置101可包括具有多个插入物110的测试托盘(未示出)以及用于提供空间以执行半导体器件电特性测试的测试室(未示出)。

用于测试半导体器件的装置101还可包括多个转移模块(未示出)，其用于将半导体器件从客户托盘(未示出)转移至测试托盘并将其中容纳有半导体器件的测试托盘转移至测试室中。在测试室中完成检查过程后，转移模块从测试室中取出测试托盘并将存储在测试托盘中的半导体器件转移至空的客户托盘。

用于测试半导体器件的装置101包括用于提前控制半导体器件10的温度的预热室(未示出)，以及用于将半导体器件10的温度恢复至室温的除热室(未示出)。

具体来说，从客户托盘转移出的半导体器件10可接收在插入物110中。插入物110包括其中容纳有半导体器件10的容纳部112以及形成于容纳部112的底面上的开口部分。半导体器件10通过开口部分连接至测试插座120。这里，开口部分可通过内插器打开或关闭。

尽管未详细示出，用于将半导体器件10固定至插入物110的闩锁(未示出)可设置在插入物110的容纳部112中。闩锁按压半导体器件10上表面的边缘部分以固定半导体元件10在容纳部112中的位置。

测试插座120可设置在插入物110下面。测试插座120设置成面向半导体器件10并包括电连接至半导体器件10的多个连接端子122。半导体器件10可包括连接至测试插座120的连接端子122的多个接触端子12。接触端子12和连接端子122可设置成彼此一一对应地。这里，接触端子12可包括焊球12，连接端子122可包括弹簧针或探针。

内插器150设置在接收于插入物110中的半导体器件10和测试插座120之间。内插器150引导半导体器件10的接触端子12的位置并使接触端子12与连接端子122相互连接。

具体来说，内插器150包括第一电路板130和联接至第一电路板130上表面的第二电路板140。第一电路板130设置在测试插座120的上表面上。

在本发明一实例实施例中，第一和第二电路板130和140由比薄膜材料更硬的材料制成，例如塑料材料，以使由于外部施加至内插器150的物理力而产生的变形最小化。

图3示出图1中第一电路板的截面视图。图4示出图1中第二电路板的截面视图。

参照图3和4，如图3所示，第一电路板130可形成大致矩形板的形状，第一电路板130包括多个通孔触点132以将半导体器件10的接触端子12电连接至测试插座120的连接端子122。通孔触点132可由诸如金属的导电材料制成，并可设置在连接端子122和接触端子12之间。如图2所示，通孔触点132可设置成穿透第一电路板130。

通孔触点132可通过在基板中形成多个通孔，随后在通孔的内表面上形成导电材料层或用导电材料填充通孔而形成。

通孔触点132可配置成与接触端子12一一对应的。这里，通孔触点132之间的距离可与接触端子12之间的间隔P相同。

第一电路板130还可包括在通孔触点132的下表面上形成的多个下接触垫134。下接触垫134连接至通孔触点312。此外，下接触垫134与测试插座120的连接端子122相接触。如图3所示，每个下接触垫134可具有大致圆形的形状，每个下接触垫134的直径可大于每个通孔触点132的直径。

参照图1、2和4，第二电路板140设置在第一电路板130的上表面上。第二电路板140设置在接收于插入物110中的半导体器件10和第一电路板130之间，第二电路板140形成如图4所示的大致矩形板形状。

第二电路板140可设置在容纳部112的开口部分处，并且可完全插入到容纳部112的开口部分中，如图1所示。这里，第一电路板130可具有比第二电路板130更大的尺寸，且第一电路板130上表面的周边部分可设置为与插入物110的下表面相接触。

第二电路板140包括接触端子12插入其中的多个引导孔142以使半导体器件10与内插器150相对准从而使引导孔142与端子12一一对应。

特别地，引导孔142可具有圆锥形或半球形以有效地引导接触端子12的定位，使得接触端子12固定在容纳部112中。这样，即使半导体器件10在容纳部112中未置于正常位置上，接触端子12通过沿引导孔142的边缘部分142A自对准接触端子12可插入到引导孔142中。此外，引导孔142的边缘部分142A可具有倒棱或倒角，使得接触端子12更容易插入到引导孔中。

在一实例实施例中，第二电路板140还可包括涂覆在引导孔142内表面上的多个导电层144。导电层144与插入在引导孔142中的接触端子12相接触，保证接触端子12和通孔触点132之间的电连接。

内插器150还可包括设置在引导孔142中的多个上接触垫152。上接触垫152使通孔触点132与导电层144之间连接。

上接触垫152形成于通孔触点132的上表面上以使导电层144与通孔触点132彼此电连接。这样，半导体器件10和测试插座120通过内插器150的导电层144、上接触垫152、通孔触点132和下接触垫134电连接。

即，半导体器件10接收在插入物110的容纳部112中，使得接触端子12与连接至上接触垫152的导电层144相接触。上接触垫152连接至通孔触点132，且通孔触点132连接至下接触垫134。最终，下接触垫134与测试插座120的连接端子122相接触，所以接触端子12和连接端子122能够彼此连接。

根据一实例实施例，半导体器件10可通过容纳部112的内表面114和内插器150的引导孔142进行自对准。

下面，参照附图详细描述半导体器件10的接触端子12自对准测试插座120的过程。

图5示出使用图1中的内插器对准半导体器件的连接端子的步骤的截面分解视图。

参照图2和5，为了使半导体器件10的接触端子12和通孔触点132之间自对准，容纳部112的内表面按预定的倾斜角度倾斜。即，容纳部112的内表面可具有倾斜侧壁114，其宽度向下逐渐减小以引导半导体器件10设置在内插器150上。当拾取单元落下半导体器件10至容纳部112中时，半导体器件10可由容纳部112的倾斜侧壁114向下引导，使得接触端子12稳固地插入到第二电路板140的引导孔142中。

如图2所示，倾斜侧壁114的倾斜角度设置在一定范围内，使得能够防止半导体器件10放置在第二电路板140上时半导体器件10的边缘部分与倾斜侧壁114之间相接触。随着半导体器件10的集成程度增加，半导体器件10的侧表面与接触端子12中最外面一个之间的距离D1变得非常小，与连接端子之间的间隔P相比较，半导体器件10的侧表面与最外面的连接端子之间的距离D1的容许公差相对较大。

即，当允许半导体器件10的边缘部分和倾斜侧壁114相互接触时，半导体器件10的边缘部分置于倾斜侧壁114上，而不是在第二电路板140上，使得半导体器件10的接触端子12没有插入，半导体器件10的接触端子12也没有与导电层144相接触，即使接触端子12插入到引导孔142中。

为了解决上述问题，容纳部112的倾斜侧壁114的倾斜角度可保持在一定范围内，在该范围内能够防止半导体器件10放置在第二电路板140上时半导体器件10的边缘部分和倾斜侧壁114之间接触。

如图2所示，为了便于半导体器件10的接触端子12和通孔触点132之间自对准，第二电路板140的侧表面和引导孔144中最外面一个之间的距离D2可小于接触端子12的半径R。这是因为沿容纳部112的倾斜侧壁114向下引导的半导体器件10继续前行，不会停止在第二电路板140的上表面，所以接触端子12能够平滑地插入到引导孔142中。

引导孔142形成圆锥形或半球形，边缘部分142A进行倒角处理或倒棱处理，所以接触端子12更容易插入到引导孔142中。在半导体器件10落到容纳部112中时如果接触端子12位于第二电路板140的上表面上，引导孔142的边缘部分142A可引导接触端子12插入到引导孔142中。

尽管未在图中示出，匹配板(未示出)可设置在插入物110上，匹配板可包括用于将容纳在容纳部112中的半导体器件10推向测试插座120的推动器(未示出)。

如上所述，用于测试半导体器件的装置101包括内插器150，其具有用于使接触端子12与测试插座120的连接端子122对准的第一和第二电路板130和140，与使用用于对准半导体器件10的接触端子12的传统支撑薄膜相比，能够有效地防止接触端子12被夹住(pinch)。具有小间距的半导体器件10也可准确地进行对准，且接触端子12和连接端子122能够稳定地彼此连接。由于半导体器件10的接触端子12可通过引导孔142自对准，因此可提高半导体器件10和测试插座120之间的对准准确性。其结果是，由于半导体器件10和测试器之间的电连接能够稳定地执行，可提高半导体器件10的测试可靠性。

此外，因为内插器150由于物理力发生的变形可比传统的支撑薄膜相对更小，所以半导体器件10的接触端子12可稳定地对准。

而且，半导体器件10还可沿容纳部112的倾斜侧壁114向下引导，所以接触端子12可稳定地插入到引导孔142中。因为半导体器件10在容纳部112中能够通过倾斜侧壁114和引导孔142自对准，接触端子12和测试器之间的电连接能够更安全地进行。

图6示出根据本发明一实例实施例用于测试半导体器件的装置的截面视图。

参照图6，除了插入物160和内插器180的第二电路板170之外，根据本发明一实例实施例用于测试半导体器件的装置102包括与图1中示出的用于测试半导体器件的装置101相同的元件。因此，相同的元件由相同的附图标记指示，并将省略其详细描述。

具体地说，插入物160具有用于接收半导体器件10的容纳部162，并包括形成在容纳部162的底部上的开口部分以分别露出半导体器件10的接触端子12。

内插器180可设置在插入物160之下。内插器180可包括第一电路板130和联接至第一电路板130上表面的第二电路板170。与图1中示出的第二电路板140不同，第二电路板170未定位成插入到插入物160的开口部分中。第二电路板170上表面的边缘部分与插入物160的下表面相接触。这里，第二电路板170可具有与第一电路板130相同的大小。

由于第二电路板170除了与插入物160的布局关系之外具有与图1中所示的第二电路板140相同的结构，第二电路板170由与图1中第二电路板140相同的附图标记14表示，并省略其详细描述。

以上是对本发明的说明，并不解释为对其的限制。尽管已经描述了本发明的一些示例性实施例，本领域的技术人员应容易领会，在实质上不脱离本发明的新颖性教导和优点的情况下，示例性实施例可进行许多修改。因此，所有这些修改旨在包括在如权利要求所限定的本发明的范围内。在权利要求中，手段加功能条款旨在涵盖本文中执行所述功能时所描述的结构，不但涵盖结构等同物，而且涵盖等同结构。因此，要理解，以上是对本发明的说明，并不解释为限制于公开的特定实施例，并且对公开实施例的变型以及其他实施例旨在包括在所附权利要求的范围内。本发明由下列权利要求(权利要求的等同物也包括在其中)限定。

Claims (10)

1.一种用于测试半导体器件的装置，包括：

插入物，其包括其中接收半导体器件的容纳部以及形成在所述容纳部的底表面上的开口部分；

测试插座，其具有用于将所述半导体器件电连接至测试器的多个连接端子；以及

设置在所述插入物和所述测试插座之间的内插器，其将所述半导体器件电连接至所述测试插座，

其中，所述内插器包括：

设置在所述测试插座上的第一电路板，所述第一电路板具有设置在所述连接端子和所述半导体器件的接触端子之间的多个通孔触点以将所述接触端子连接至所述连接端子；以及

联接至所述第一电路板的上表面的第二电路板，所述第二电路板具有所述接触端子插入其中的多个引导孔。

2.根据权利要求1所述的装置，其中所述引导孔中的每一个具有圆锥形或半球形以引导所述接触端子中的每一个的定位。

3.根据权利要求2所述的装置，其中所述引导孔的边缘部分具有倒角或倒棱。

4.根据权利要求1所述的装置，其中所述第二电路板还包括涂覆在所述引导孔的内表面上的多个导电层，所述导电层连接至所述接触端子使得所述导电层将所述接触端子与所述通孔触点电连接。

5.根据权利要求4所述的装置，其中所述内插器还包括设置在所述通孔触点的上表面上的多个上接触垫，所述上接触垫分别连接至所述导电层。

6.根据权利要求1所述的装置，其中所述第一电路板还包括设置在所述通孔触点的下表面上的多个下接触垫，所述下接触垫连接至所述通孔触点使得所述下接触垫与所述插座的所述连接端子相接触。

7.根据权利要求1所述的装置，其中所述第二电路板插入所述插入物的所述开口部分中，且所述第一电路板具有比所述第二电路板更大的面积，使得所述第一电路板的上表面与所述插入物的下表面相接触。

8.根据权利要求7所述的装置，其中所述容纳部由具有倾斜角度的倾斜侧壁限定，使得所述容纳部的宽度向下减小，所述倾斜侧壁的所述倾斜角度设置在一定范围内，以防止所述半导体器件的边缘部分和所述倾斜侧壁之间接触。

9.根据权利要求8所述的装置，其中所述第二电路板的侧表面和所述引导孔中最外面一个之间的间隔小于所述接触端子中每一个的半径。

10.根据权利要求1所述的装置，其中所述第二电路板设置成使得所述第二电路板的上表面的边缘部分与所述插入物的下表面相接触。