CN107785306A - 熔丝修调芯片的制造方法 - Google Patents

熔丝修调芯片的制造方法 Download PDF

Info

Publication number
CN107785306A
CN107785306A CN201610798346.XA CN201610798346A CN107785306A CN 107785306 A CN107785306 A CN 107785306A CN 201610798346 A CN201610798346 A CN 201610798346A CN 107785306 A CN107785306 A CN 107785306A
Authority
CN
China
Prior art keywords
chip
fuse
trim
trims
trimmed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610798346.XA
Other languages
English (en)
Other versions
CN107785306B (zh
Inventor
张楠
高瞻
周晶
王浩
温多武
范蓉
孙贵鹏
郭术明
张威彦
肖金玉
杨晓寒
李达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201610798346.XA priority Critical patent/CN107785306B/zh
Publication of CN107785306A publication Critical patent/CN107785306A/zh
Application granted granted Critical
Publication of CN107785306B publication Critical patent/CN107785306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种熔丝修调芯片的制造方法，该方法包括：获取多个能够代表待修调熔丝修调芯片的测试熔丝修调芯片；对各测试熔丝修调芯片分别施加一不同的修调电压，确定各测试熔丝修调芯片是否成功修调，获取能成功修调的最低修调电压；基于待修调熔丝修调芯片的标称修调电压与所述最低修调电压，获取所述待修调熔丝修调芯片的电阻的最大波动范围；进行工艺控制监控使待修调熔丝修调芯片的电阻的实际波动范围处于所述最大波动范围之内。本发明提供的方法能够计算待修调熔丝修调芯片的电阻随工艺波动而允许产生的最大波动范围，从而能够通过工艺控制监控使待修调熔丝修调芯片的电阻的实际波动范围处于允许的最大波动范围之内，提高熔丝修调的可靠性。

Description

熔丝修调芯片的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种熔丝修调芯片的制造方法。
背景技术
随着技术的发展和进步，越来越多的芯片会采用封装后修调的方法进行电路设计，这种设计的优点是可以避免封装漂移，简化中测项目，降低中测成本，比较适用于一些高精度和封装后需要进行编程的芯片。
多晶硅熔丝修调芯片(Poly fuse)就是一种优秀的低密度的解决方案，它具有可靠性高、尺寸小等特点，并广泛应用于各种工艺平台中。多晶硅熔丝修调芯片为了提高修调的成功率，选择了宽和长均较小的多晶电阻，例如尺寸最小的金属钴硅化物多晶电阻，以0.18微米(um)工艺为例，一般会选择1.08um/0.18um尺寸的电阻作为主体，这种尺寸的电阻基本已经达到了工艺的临界尺寸。对于工艺的控制来说，已经达到了极限，其应对多晶光刻(Poly CD)以及方块阻值的波动，较其他尺寸更差。同时由于多晶硅熔丝修调芯片又具有编程一次性(修调后无法再进行修改)和封装后修调的特性，所以在修调之前，无法知道多晶硅熔丝修调芯片是否可以修调成功，如果不能成功，也无法进行修正，如果不能成功修调，造成的损失是很大的。
发明内容
为了改善现有技术中因修调不成功造成的产品良率下降的问题，提高熔丝修调的可靠性，本发明提供一种熔丝修调芯片的制造方法，所述方法包括：获取多个能够代表待修调熔丝修调芯片的测试熔丝修调芯片；对各测试熔丝修调芯片分别施加一不同的修调电压，确定各测试熔丝修调芯片是否成功修调，获取能成功修调的最低修调电压；基于待修调熔丝修调芯片的标称修调电压与所述最低修调电压，获取所述待修调熔丝修调芯片的电阻的最大波动范围；进行工艺控制监控(PCM)使待修调熔丝修调芯片的电阻的实际波动范围处于所述最大波动范围之内。
在本发明的一个实施例中，所述各修调电压为预定电压范围内按照预定步进值变化的电压。
在本发明的一个实施例中，所述预定电压范围的最大电压值为标称修调电压值。
在本发明的一个实施例中，所述预定电压范围为5伏特到4伏特。
在本发明的一个实施例中，所述步进值为-0.25伏特。
在本发明的一个实施例中，所述基于待修调熔丝修调芯片的标称修调电压与所述最低修调电压获取所述待修调熔丝修调芯片的电阻的最大波动范围包括：基于待修调熔丝修调芯片的标称修调电压与所述最低修调电压的电压值的平方之比确定所述待修调熔丝修调芯片的电阻的最大波动范围。
在本发明的一个实施例中，所述实际波动范围是待修调熔丝修调芯片的实际电阻值除以标称电阻值，所述实际电阻值通过所述工艺控制监控而获得。
在本发明的一个实施例中，所述修调电压中的每一个对应一片晶圆，一片晶圆上设置有多个待修调熔丝修调芯片和多个尺寸的测试熔丝修调芯片，所述多个尺寸为多个电阻宽度。
在本发明的一个实施例中，所述一片晶圆上设置有三个尺寸的测试熔丝修调芯片，所述三个尺寸中的一个尺寸为标准尺寸，另外两个尺寸为所述标准尺寸上下波动预定范围的尺寸。
在本发明的一个实施例中，所述待修调熔丝修调芯片为多晶硅熔丝修调芯片。
本发明所提供的熔丝修调芯片的制造方法能够计算待修调熔丝修调芯片的电阻随工艺波动而允许产生的最大波动范围，从而能够通过工艺控制监控使待修调熔丝修调芯片的电阻的实际波动范围处于允许的最大波动范围之内，提高熔丝修调的可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了用于熔丝修调的示例性电路示意图；
图2示出了根据本发明实施例的熔丝修调芯片的制造方法的流程图；
图3示出了熔丝电阻的示例性结构示意图；以及
图4示出了采用本发明实施例的熔丝修调芯片的制造方法在各修调电压下对测试熔丝修调芯片进行修调的测试结果示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图1示出了用于熔丝修调的示例性电路示意图。如图1所示，该用于熔丝修调的电路包括用作熔丝的电阻Rf以及用作开关的晶体管M1。虽然在图1中示出用作开关的晶体管M1，但是还可以采用其他任何合适的用于控制熔丝修调与否的器件或装置。在一个示例中，用作熔丝电阻Rf的是金属钴硅化物多晶电阻，其尺寸为1.08um/0.18um。在其他示例中，还可以是其他任何合适的熔丝电阻。
基于该用于熔丝修调的电路，熔丝的修调可在封装后进行，熔丝修调原理即是通过控制开关管M1来完成对Rf的阻值的改变：关闭开关管M1，Rf上没有电流流过，Rf阻值不变；打开开关管M1，会有较大电流流过Rf，通过产生瞬时热量完成修调。因此，熔丝电阻Rf修调前的阻值即为修调的关键，受工艺影响较大的也是这个部分。为了得到熔丝电阻修调前的阻值，提出了本发明的方法，下面结合具体实施例详细描述本发明的方法。
图2示出了根据本发明实施例的熔丝修调芯片的制造方法200的示例性流程图。如图2所示，方法200包括以下步骤：
在步骤S210，获取多个能够代表待修调熔丝修调芯片的测试熔丝修调芯片。
在一个示例中，为了得到待修调熔丝修调芯片的电阻波动范围，可采用能够代表待修调熔丝修调芯片的多个测试熔丝修调芯片以进行测试。其中，能够代表待修调熔丝修调芯片的测试熔丝修调芯片与待修调熔丝修调芯片相似，其起到代替待修调熔丝修调芯片进行测试的作用。示例性地，能够代表待修调熔丝修调芯片的测试熔丝修调芯片可以指与待修调熔丝修调芯片型号相同的熔丝修调芯片、或同一厂家/同一批次生产出来的熔丝修调芯片等。
在步骤S220，对各测试熔丝修调芯片分别施加一不同的修调电压，确定各测试熔丝修调芯片是否成功修调，获取能成功修调的最低修调电压。
在一个示例中，对测试熔丝修调芯片施加的修调电压可以是预定电压范围内的电压。其中，该预定电压范围可以是能够安全修调的范围。示例性地，该预定电压范围为低于标称修调电压的一个电压范围。即，预定电压范围的最大电压值可以为标称修调电压值。
在一个示例中，各修调电压可以是预定电压范围内按照预定步进值变化的电压。例如，当预定电压范围的最大电压值为标称修调电压值时，该预定电压范围内的其他修调电压可以分别是该标称修调电压值按照预定步进值变化(逐步减小)的电压。其中，该预定步进值可以权衡计算复杂度要求和计算精度需求这两者而设置。例如，当对计算精度要求较高时，可以采用较小的步进值；当对计算复杂度要求较高时，可以采用较大的步进值。
在一个示例中，所述修调电压中的每一个对应一片晶圆。例如，可以在一片晶圆上设置一个测试熔丝修调芯片，并对该测试熔丝修调芯片施加一个修调电压。在另一个示例中，可以在一片晶圆上设置多个尺寸的测试熔丝修调芯片，并对这些测试熔丝修调芯片施加一个修调电压。所述多个尺寸反映了所述待修调熔丝修调芯片(测试熔丝修调芯片)的电阻受工艺影响可能波动的尺寸，这样可以提高测试结果的可靠性。
下面分析工艺波动对熔丝电阻的影响。首先，熔丝电阻的阻值由下式决定：
其中L为电阻的长，W为电阻的宽，R□为电阻的方块电阻值，因此工艺上的波动主要会对W、L以及R□有影响。在一个示例中，由于电阻本身的结构(参见图3)，可以排除L对电阻值的影响，所以W和R□是两个主要的因素。其中W主要和多晶光刻(Poly CD)有关系，而R□比较复杂，如果不考虑端头电阻的话，主要受金属钴硅化物的方块阻值和多晶光刻的影响。由于使用的金属钴硅化物多晶电阻是最小尺寸的，可以认为多晶光刻受工艺波动的影响约为0.18um±10％，而金属钴硅化物的方块阻值受工艺条件影响较为复杂，所以在本发明的一个示例中，主要使用通过Poly CD进行拉偏，模拟工艺的偏差，同时由于W变小，会使Polyfuse的横截面变小，会提高修调的成功率，减弱W变小对修调的直接影响。
在一个实施例中，采用不同电阻宽度的测试熔丝修调芯片进行测试，在该实施例中，对测试熔丝修调芯片施加的修调电压(voltage)的范围为5伏特(V)到4伏特，其中，5伏特为标称修调电压值，从5伏特到4伏特以-0.25为步进值进行变化以得到其他的修调电压值4.75、4.5和4.25。测试熔丝修调芯片的电阻宽度(width)按照以0.18um的上下10％的波动，分别为0.16um、0.18um和0.20um这三个宽度值，参见下表：
经过测试，可确定在5V、4.75V、4.5V以及4.25V的修调电压下，测试熔丝修调芯片均能成功修调(测试结果为Pass)，而在4V的修调电压下，测试熔丝修调芯片没能成功修调(测试结果为Fail)。图4也示出了这样的测试结果，如图4所示，在对三种尺寸的熔丝电阻施加从5V到4V的修调电压时，在4V的修调电压下，三种尺寸的熔丝电阻的样品均有落在阈值以下。即在该实施例中，能成功修调的最低修调电压为4.25V。
虽然在该实施例中将修调电压的范围示出为从5V到4V，其他修调电压是从5V到4V以-0.25为步进值进行变化而得到，但其仅是示例性的，还可以采用其他合适范围的修调电压以及其他合适的步进值。类似地，虽然在该实施例中示出对三种熔丝电阻宽度的测试熔丝修调芯片进行测试，但其仅是示例性的，还可以对其他数目以及其他尺寸的熔丝电阻宽度的测试熔丝修调芯片进行测试。
在步骤S230，基于待修调熔丝修调芯片的标称修调电压与所述最低修调电压，获取待修调熔丝修调芯片的电阻的最大波动范围。
根据熔丝电阻的修调原理，修调的瞬时功率为：
因此，可以根据能够成功修调(即能够熔断熔丝)的这些修调电压的值的变化情况反推得到熔丝电阻能被熔断的允许的波动范围(例如因工艺而波动的范围)。即，可以根据修调原理和能量守衡，换算成标称修调电压下所能接受的最高电阻。
在一个示例中，步骤S230的操作可以包括基于待修调熔丝修调芯片的标称修调电压与所述最低修调电压的电压值的平方之比确定所述待修调熔丝修调芯片的电阻的最大波动范围。例如，在上面的实施例中，在5V到4V范围内的多个修调电压中，5V、4.75V、4.5V以及4.25V均可使熔丝熔断，其中，4.25V是使熔丝熔断的最小电压。那么，在对待修调熔丝修调芯片进行修调时，如果采用5V的标称修调电压，那么采用该标称修调电压能够熔断的待修调熔丝修调芯片的电阻的允许的最大波动范围可计算为52/(4.25)2Rf，其中，Rf为待修调熔丝修调芯片本身的电阻值，即待修调熔丝修调芯片的电阻的允许的最大波动范围约等于1.38倍的本身阻值。类似地，如果采用4.75V的标称修调电压，那么采用该标称修调电压能够熔断的待修调熔丝修调芯片的电阻的允许的最大波动范围为(4.75)2/(4.25)2Rf，即待修调熔丝修调芯片的电阻的允许的最大波动范围约等于1.25倍的本身阻值；如果采用4.5V的标称修调电压，那么采用该标称修调电压能够熔断的待修调熔丝修调芯片的电阻的允许的最大波动范围为(4.5)2/(4.25)2Rf，即待修调熔丝修调芯片的电阻的允许的最大波动范围约等于1.12倍的本身阻值。
在步骤S240，进行工艺控制监控使待修调熔丝修调芯片的电阻的实际波动范围处于所述最大波动范围之内。
基于在步骤S230计算出的待修调熔丝修调芯片的电阻的允许的最大波动范围，可进行工艺控制监控使待修调熔丝修调芯片的电阻的实际波动范围处于所述最大波动范围之内，从而提高熔丝修调的可靠性。其中，所述实际波动范围是待修调熔丝修调芯片的实际电阻值除以标称电阻值，所述实际电阻值可通过所述工艺控制监控而获得。
由此，基于根据本发明实施例的上述熔丝修调芯片的制造方法，可对与待修调熔丝修调芯片相似的多个测试熔丝修调芯片进行测试，通过对修调电压的分级测试，获得最低的修调电压，基于待修调熔丝修调芯片的标称修调电压与所述最低的修调电压可确定待修调熔丝修调芯片的允许的最大电阻波动范围，以用于通过工艺控制监控使待修调熔丝修调芯片的电阻的实际波动范围处于所述最大波动范围之内，从而提高熔丝修调的可靠性。
值得注意的是，虽然在本发明的实施例中以多晶硅熔丝修调芯片为例进行了描述，但是根据本发明实施例的方法也可用于其他熔丝修调芯片的修调。
尽管已经参考附图描述了上述示例实施例，但应理解上述示例实施例仅仅是示例性的，并且不意图将本发明的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改，而不偏离本发明的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本发明的范围之内。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本发明并帮助理解各个发明方面中的一个或多个，在对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该本发明的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如相应的权利要求书所反映的那样，其发明点在于可以用少于某个公开的单个实施例的所有特征的特征来解决相应的技术问题。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
本领域的技术人员可以理解，除了特征之间相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
以上所述，仅为本发明的具体实施方式或对具体实施方式的说明，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种熔丝修调芯片的制造方法，其特征在于，所述方法包括：
获取多个能够代表待修调熔丝修调芯片的测试熔丝修调芯片；
对各测试熔丝修调芯片分别施加一不同的修调电压，确定各测试熔丝修调芯片是否成功修调，获取能成功修调的最低修调电压；
基于待修调熔丝修调芯片的标称修调电压与所述最低修调电压，获取所述待修调熔丝修调芯片的电阻的最大波动范围；
进行工艺控制监控使待修调熔丝修调芯片的电阻的实际波动范围处于所述最大波动范围之内。
2.根据权利要求1所述的熔丝修调芯片的制造方法，其特征在于，所述各修调电压为预定电压范围内按照预定步进值变化的电压。
3.根据权利要求2所述的熔丝修调芯片的制造方法，其特征在于，所述预定电压范围的最大电压值为标称修调电压值。
4.根据权利要求2所述的熔丝修调芯片的制造方法，其特征在于，所述预定电压范围为5伏特到4伏特。
5.根据权利要求4所述的熔丝修调芯片的制造方法，其特征在于，所述步进值为-0.25伏特。
6.根据权利要求1所述的熔丝修调芯片的制造方法，其特征在于，所述基于待修调熔丝修调芯片的标称修调电压与所述最低修调电压获取所述待修调熔丝修调芯片的电阻的最大波动范围包括：
基于待修调熔丝修调芯片的标称修调电压与所述最低修调电压的电压值的平方之比确定所述待修调熔丝修调芯片的电阻的最大波动范围。
7.根据权利要求1所述的熔丝修调芯片的制造方法，其特征在于，所述实际波动范围是待修调熔丝修调芯片的实际电阻值除以标称电阻值，所述实际电阻值通过所述工艺控制监控而获得。
8.根据权利要求1所述的熔丝修调芯片的制造方法，其特征在于，所述修调电压中的每一个对应一片晶圆，一片晶圆上设置有多个待修调熔丝修调芯片和多个尺寸的测试熔丝修调芯片，所述多个尺寸为多个电阻宽度。
9.根据权利要求8所述的熔丝修调芯片的制造方法，其特征在于，所述一片晶圆上设置有三个尺寸的测试熔丝修调芯片，所述三个尺寸中的一个尺寸为标准尺寸，另外两个尺寸为所述标准尺寸上下波动预定范围的尺寸。
10.根据权利要求1-9中的任一项所述的熔丝修调芯片的制造方法，其特征在于，所述待修调熔丝修调芯片为多晶硅熔丝修调芯片。
CN201610798346.XA 2016-08-30 2016-08-30 熔丝修调芯片的制造方法 Active CN107785306B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610798346.XA CN107785306B (zh) 2016-08-30 2016-08-30 熔丝修调芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610798346.XA CN107785306B (zh) 2016-08-30 2016-08-30 熔丝修调芯片的制造方法

Publications (2)

Publication Number Publication Date
CN107785306A true CN107785306A (zh) 2018-03-09
CN107785306B CN107785306B (zh) 2020-03-13

Family

ID=61451687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610798346.XA Active CN107785306B (zh) 2016-08-30 2016-08-30 熔丝修调芯片的制造方法

Country Status (1)

Country Link
CN (1) CN107785306B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113740715A (zh) * 2021-11-05 2021-12-03 南京宏泰半导体科技有限公司 一种cp测试扩展修调的装置
CN114002588A (zh) * 2022-01-04 2022-02-01 苏州贝克微电子股份有限公司 一种高精度的半导体芯片修调测试方法
CN114428204A (zh) * 2020-10-29 2022-05-03 长鑫存储技术有限公司 芯片输出特性的调整方法和装置
US12002751B2 (en) 2020-10-29 2024-06-04 Changxin Memory Technologies, Inc. Adjustment method and device for chip output characteristics

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040059537A1 (en) * 2002-09-24 2004-03-25 Mcintosh Colin S. Test mode control circuit for reconfiguring a device pin of an integrated circuit chip
US20070284578A1 (en) * 2006-05-22 2007-12-13 Samsung Electronics Co., Ltd. Array substrate for liquid crystal display and method of testing
CN104299957A (zh) * 2013-07-19 2015-01-21 上海华虹宏力半导体制造有限公司 多晶硅熔丝监控结构及监控方法
CN104897149A (zh) * 2014-03-05 2015-09-09 无锡华润上华半导体有限公司 一种陀螺仪信号检测处理电路
CN105470159A (zh) * 2015-11-17 2016-04-06 无锡中微腾芯电子有限公司 芯片测试中监控烧熔丝达成率的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040059537A1 (en) * 2002-09-24 2004-03-25 Mcintosh Colin S. Test mode control circuit for reconfiguring a device pin of an integrated circuit chip
US20070284578A1 (en) * 2006-05-22 2007-12-13 Samsung Electronics Co., Ltd. Array substrate for liquid crystal display and method of testing
CN104299957A (zh) * 2013-07-19 2015-01-21 上海华虹宏力半导体制造有限公司 多晶硅熔丝监控结构及监控方法
CN104897149A (zh) * 2014-03-05 2015-09-09 无锡华润上华半导体有限公司 一种陀螺仪信号检测处理电路
CN105470159A (zh) * 2015-11-17 2016-04-06 无锡中微腾芯电子有限公司 芯片测试中监控烧熔丝达成率的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114428204A (zh) * 2020-10-29 2022-05-03 长鑫存储技术有限公司 芯片输出特性的调整方法和装置
CN114428204B (zh) * 2020-10-29 2023-09-01 长鑫存储技术有限公司 芯片输出特性的调整方法和装置
US12002751B2 (en) 2020-10-29 2024-06-04 Changxin Memory Technologies, Inc. Adjustment method and device for chip output characteristics
CN113740715A (zh) * 2021-11-05 2021-12-03 南京宏泰半导体科技有限公司 一种cp测试扩展修调的装置
CN114002588A (zh) * 2022-01-04 2022-02-01 苏州贝克微电子股份有限公司 一种高精度的半导体芯片修调测试方法
CN114002588B (zh) * 2022-01-04 2022-04-29 苏州贝克微电子股份有限公司 一种高精度的半导体芯片修调测试方法

Also Published As

Publication number Publication date
CN107785306B (zh) 2020-03-13

Similar Documents

Publication Publication Date Title
CN107785306A (zh) 熔丝修调芯片的制造方法
US7560946B2 (en) Method of acceptance for semiconductor devices
US5361001A (en) Circuit and method of previewing analog trimming
DE602005004720T2 (de) Integriertes Schaltungsplättchen und Verfahren zum Eichen einer Temperatur-Detektierschaltung, die auf bzw. in einem solchen Schaltungsplättchen gebildet ist
US7408374B2 (en) Systems and methods for controlling of electro-migration
CN106708155B (zh) 集成电路及其电路特性调节方法
US20090033373A1 (en) Circuit and Method for Trimming Integrated Circuits
TW200406590A (en) Test structures for on-chip real-time reliability testing
US20220276302A1 (en) System and method for parallel testing of electronic device
CN106443399B (zh) 一种防止芯片熔丝误熔断的方法
JP5435713B2 (ja) 半導体装置の製造方法、製造プログラム、及び半導体装置
US10816589B2 (en) Structure and method for testing semiconductor device
TW460701B (en) Improved test circuit of TDDB
US10386876B2 (en) High current limit trim apparatus and methodology
US20150287443A1 (en) Default trim code technique
CN100395878C (zh) 用于半导体器件可靠性相似度的方法与系统
Sohn et al. Probe test yield optimization based on canonical correlation analysis between process control monitoring variables and probe bin variables
US20060247894A1 (en) Method and system for processing commonality of semiconductor devices
US7902847B2 (en) Semiconductor device and test method thereof
TWI678703B (zh) Ｔｄｄｂ滲透電流誘導電熔絲結構及其編程方法
TW200919613A (en) Method and apparatus for dynamically determining tester recipes
US8536886B2 (en) Integrated circuit chip identification element
US8665006B2 (en) Electronic trimming circuit
US20120062268A1 (en) Method and device for measuring the reliability of an integrated circuit
Ji et al. A single device based Voltage Step Stress (VSS) Technique for fast reliability screening

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant