CN114002588A - 一种高精度的半导体芯片修调测试方法 - Google Patents
一种高精度的半导体芯片修调测试方法 Download PDFInfo
- Publication number
- CN114002588A CN114002588A CN202210000452.4A CN202210000452A CN114002588A CN 114002588 A CN114002588 A CN 114002588A CN 202210000452 A CN202210000452 A CN 202210000452A CN 114002588 A CN114002588 A CN 114002588A
- Authority
- CN
- China
- Prior art keywords
- value
- semiconductor chip
- binary number
- target
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请是关于一种高精度的半导体芯片修调测试方法，具体涉及集成电路测试技术领域。所述方法包括：获取基准修调值；获取第一目标更新值与基准修调值的第一比值，并将第一比值转换为第一二进制数；向目标半导体芯片发送第一导通信号，以熔断第一二进制数不为零的最高位的熔丝，并测量目标半导体芯片的参数的第一实际更新值；根据第一实际更新值以及第一二进制数的不为零的最高位所对应的数值，获取第一修调值以控制熔丝熔断。上述方案中，根据修正后的第一修调值进行计算后续需要熔断的熔丝，从而尽可能避免了由于半导体芯片的基准修调值误差对修调造成的影响，提高了半导体芯片的修调精度。
Description
技术领域
本发明涉及集成电路测试技术领域，具体涉及一种高精度的半导体芯片修调测试方法。
背景技术
在对半导体集成电路芯片进行测试时，通常需要通过熔丝修调的方式对其内部参数进行调整，从而使得在测的半导体集成电路芯片的各项参数指标均符合设计要求。
现有技术中，半导体芯片中包含有各个熔丝，当熔丝熔断时可以对半导体芯片的参数进行调整，并且在半导体芯片中，各个熔丝熔断时所产生的参数变更值通常是按照二进制进行分布的，例如当存在熔丝F1至F8时，则熔断F1至F8所产生的参数变更的修调值分别为1mv至128mv。因此需要对半导体芯片进行熔丝修调时，只需要计算出需要调整参数的理论修调值，并与最低位的基准修调值1mv进行比较，并将比值取整后转换为二进制数，低位对应F1，高位对应F8，哪一位为“1”，就烧哪一位对应的熔丝。
上述方案中，半导体芯片的熔丝实际变化值与理论值存在偏差，每颗芯片的偏差也不相同，一次性烧断所有需要熔断的熔丝进行修调时产生的修调偏差较大，修调精度低。
发明内容
本申请提供了一种高精度的半导体芯片修调测试方法，提高了半导体芯片的修调精度，该技术方案如下。
一方面，提供了一种高精度的半导体芯片修调测试方法，所述方法用于半导体芯片修调测试系统中的计算机设备，所述半导体修调测试系统还包括目标半导体芯片，所述方法包括：
获取基准修调值；所述基准修调值确定为所述目标半导体芯片的最低位熔丝熔断后，所述目标半导体芯片的参数更新值，或者基准修调值确定为多个目标半导体芯片的多位熔丝熔断后，所述目标半导体芯片的参数更新值的平均值；
获取所述目标半导体芯片的第一目标更新值与所述基准修调值的第一比值，并将所述第一比值转换为第一二进制数；
向所述第一二进制数不为零的最高位的熔丝所对应的修调焊点发送导通信号，以熔断所述第一二进制数不为零的最高位的熔丝，并测量所述目标半导体芯片的参数的第一实际更新值；
根据所述第一实际更新值以及所述第一二进制数的不为零的最高位所对应的数值，获取第一修调值；
获取所述目标半导体芯片的第二目标更新值与所述第一修调值的第二比值，并转换为第二二进制数以控制所述目标半导体芯片的熔丝熔断；所述第二目标更新值为所述第一目标更新值与所述第一实际更新值的差值。
又一方面，提供了一种高精度的半导体芯片修调测试装置，所述装置包括：
基准修调获取模块，用于获取基准修调值；所述基准修调值确定为所述目标半导体芯片的最低位熔丝熔断后，所述目标半导体芯片的参数更新值，或者基准修调值确定为多个目标半导体芯片的多位熔丝熔断后，所述目标半导体芯片的参数更新值的平均值；
第一二进制数获取模块，用于获取所述目标半导体芯片的第一目标更新值与所述基准修调值的第一比值，并将所述第一比值转换为第一二进制数；
第一熔断模块，用于向所述目标半导体芯片发送第一导通信号，以熔断所述第一二进制数不为零的最高位的熔丝，并测量所述目标半导体芯片的参数的第一实际更新值；
第一修调获取模块，用于根据所述第一实际更新值以及所述第一二进制数的不为零的最高位所对应的数值，获取第一修调值；
第二熔断模块，用于获取所述目标半导体芯片的第二目标更新值与所述第一修调值的第二比值，并转换为第二二进制数以控制所述目标半导体芯片的熔丝熔断；所述第二目标更新值为所述第一目标更新值与所述第一实际更新值的差值。
在一种可能的实现方式中，所述第二熔断模块，还包括：
第二二进制数获取模块，用于将所述目标半导体芯片的第二目标更新值与所述第一修调值的第二比值，转换为第二二进制数；
第二熔断模块，用于向所述目标半导体芯片发送第二导通信号，以熔断所述第二二进制数不为零的最高位的熔丝，并测量所述目标半导体芯片的参数的第二实际更新值；
第二修调值获取模块，用于根据所述第二实际更新值与所述第二二进制数不为零的最高位所对应的数值，获取第二修调值；
更新值获取模块，用于将第一目标更新值减去第一实际更新值以及第二实际更新值，获得第三目标更新值；
第三熔断模块，还用于将所述目标半导体芯片的第三目标更新值与所述第二修调值的第三比值，转换为第三二进制数，以控制所述目标半导体芯片的熔丝熔断。
在一种可能的实现方式中，所述第二修调值获取模块，还用于，
将所述第二实际更新值与所述第二二进制数不为零的最高位所对应的数值的比值，确定为所述第二修调值。
在一种可能的实现方式中，所述第二修调值获取模块，还用于，
将所述第一实际更新值以及所述第二实际更新值之和，与第一二进制数不为零的最高位对应的数值以及第二二进制数不为零的最高位对应的数值之和的比值，获取为所述第二修调值。
在一种可能的实现方式中，所述第三熔断模块，还用于，
将所述目标半导体芯片的第三目标更新值与所述第二修调值的第三比值，转换为第三二进制数；
根据所述第三二进制数，迭代控制所述目标半导体芯片的熔丝熔断，直至检测到所述目标半导体芯片满足指定条件；
或者，根据所述第三二进制数向所述目标半导体芯片发送第三导通信号，以熔断所述目标半导体芯片中，分别与所述第三二进制数中为1的位所对应的各个熔丝。
在一种可能的实现方式中，所述第一熔断模块，还用于，
当所述第一二进制数的不为零的最高位小于指定位数时，向所述目标半导体芯片发送第一导通信号；
所述装置还包括：
次高位熔断模块，用于当所述第一二进制数的不为零的最高位为指定位数时，向所述目标半导体芯片发送第四导通信号，以熔断所述第一二进制数次高位的熔丝，并测量所述目标半导体芯片的参数的第三实际更新值；所述第一二进制数的次高位为所述第一二进制数的不为零的最高位的下一位；
次高修调获取模块，用于根据所述第三实际更新值以及所述第一二进制的次高位所对应的数值，获取次高修调值；
候选比值获取模块，用于获取所述目标半导体芯片的第二目标更新值与所述次高修调值的比值，并转换为第一候选二进制数；
候选熔断模块，用于根据所述第一候选二进制数向所述目标半导体芯片发送导通信号以控制所述目标半导体芯片的熔丝熔断。
在一种可能的实现方式中，所述候选熔断模块，还用于，
当所述第一候选二进制数的不为零的最高位，不为所述指定位数的下一位时，根据所述第一候选二进制数向所述目标半导体芯片发送导通信号以控制所述目标半导体芯片的熔丝熔断；
当所述第一候选二进制数的不为零的最高位，为所述指定位数的下一位时，向所述目标半导体芯片发送备用导通信号，以控制所述目标半导体芯片的备用熔丝熔断；
将所述第一候选二进制数与所述备用熔丝的理论参数更新值对应的二进制数之差确定为第二候选二进制数，且当所述第二候选二进制数的不为零的最高位不为所述指定位数的下一位时，根据所述第二候选二进制数控制所述目标半导体芯片的熔丝熔断。
再一方面，提供了一种计算机设备，所述计算机设备中包含处理器和存储器，所述存储器中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、至少一段程序、代码集或指令集由处理器加载并执行以实现上述高精度的半导体芯片修调测试方法。
又一方面，提供了一种计算机可读存储介质，所述存储介质中存储有至少一条指令，所述至少一条指令由处理器加载并执行以实现上述的高精度的半导体芯片修调测试方法。
再一方面，还提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行上述的高精度的半导体芯片修调测试方法。
本申请提供的技术方案可以包括以下有益效果：
当需要对半导体芯片进行修调时，可以先根据半导体芯片中的基准修调值，计算出使目标半导体芯片调整第一目标更新值所需要的基准修调值的倍数，并转换为第一二进制数，此时根据第一二进制数即可以确定目标半导体芯片所需要熔断的熔丝，此时计算机设备向对应的修调焊点发送导通信号，熔断第一二进制数不为零的最高位的熔丝，并根据实际更新值与第一二进制数所对应的熔丝修调值的比值，将基准修调值更新为第一修调值，此时后续对半导体芯片进行熔断时，可以根据修正后的第一修调值进行计算后续需要熔断的熔丝，从而尽可能避免了由于半导体芯片的基准修调值误差对修调造成的影响，提高了半导体芯片的修调精度，增加芯片良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种半导体芯片修调测试系统的结构示意图。
图2示出了本申请实施例涉及的一种熔丝与电阻并联电连接原理图。
图3示出了本申请实施例涉及的一种熔丝与电阻串联电连接原理图。
图4是根据一示例性实施例示出的高精度的半导体芯片修调测试方法的方法流程图。
图5是根据一示例性实施例示出的高精度的半导体芯片修调测试方法的方法流程图。
图6是根据一示例性实施例示出的高精度的半导体芯片修调测试方法的方法流程图。
图7是根据一示例性实施例示出的高精度的半导体芯片修调测试方法的方法流程图。
图8是根据一示例性实施例示出的高精度的半导体芯片修调测试方法的方法流程图。
图9是根据一示例性实施例示出的高精度的半导体芯片修调测试装置的结构方框图。
图10是根据本申请一示例性实施例提供的一种计算机设备示意图。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应理解，在本申请的实施例中提到的“指示”可以是直接指示，也可以是间接指示，还可以是表示具有关联关系。举例说明，A指示B，可以表示A直接指示B，例如B可以通过A获取；也可以表示A间接指示B，例如A指示C，B可以通过C获取；还可以表示A和B之间具有关联关系。
在本申请实施例的描述中，术语“对应”可表示两者之间具有直接对应或间接对应的关系，也可以表示两者之间具有关联关系，也可以是指示与被指示、配置与被配置等关系。
本申请实施例中，“预定义”可以通过在设备（例如，包括终端设备和网络设备）中预先保存相应的代码、表格或其他可用于指示相关信息的方式来实现，本申请对于其具体的实现方式不做限定。
图1是根据一示例性实施例示出的一种半导体芯片修调测试系统的结构示意图。该半导体芯片修调测试系统中包含计算机设备110、测试机130与半导体芯片120。其中，该计算机设备110与测试机130相连，测试机130与半导体芯片120中的各个引脚连接，以实现对该半导体芯片120进行测试。
可选的，计算机设备110中安装有具有电路测试的应用程序，该计算机设备可以获取到半导体芯片（即半导体集成电路芯片）的各个参数，并在该电路测试的应用程序中进行处理，从而确定半导体芯片的内部状态，该计算机设备还可以通过该应用程序生成相应的电信号，并通过测试机130传输至半导体芯片的引脚，以对该半导体芯片进行控制或调试。
可选的，在本申请实施例中，该半导体芯片120中包含有修调电阻模块，该修调电阻模块由熔丝以及电阻构成，当半导体芯片接收到调试信号时，可以根据该调试信号，确定需要导通的修调焊点，从而将修调焊点对应的熔丝熔断，进而将电阻接入电路，从而使得半导体芯片的内部参数发生变化。
例如，请参考图2，其示出了本申请实施例涉及的一种熔丝与电阻并联电连接原理图。如图2所示，F0-F8为熔丝，通过T1至T10可以控制各个熔丝熔断，Rx为半导体集成电路芯片的原始参数的设置电阻，nRIsb（即如图2所示的4RIsb、1RIsb、8RIsb等）为与各个熔丝并联的各个修调电阻，当熔丝未熔断时，电阻被短路，并未接入半导体芯片内部的电路；当熔丝被熔断时，电阻接入半导体芯片内部电路，从而实现半导体集成电路芯片的参数的改变。
在另一种可能的实现方式中，请参考图3，其示出了本申请实施例涉及的一种熔丝与电阻串联电连接原理图。如图3所示，F0-F8为熔丝，通过T1至T10可以控制各个熔丝熔断，Rx为半导体集成电路芯片的原始参数的设置电阻，nRIsb（即如图3所示的4RIsb、1RIsb、8RIsb等）为与各个熔丝串联的各个修调电阻，通过在Rx上接入各个修调电阻，当熔丝未熔断时，电阻接入半导体芯片内部电路；当熔丝被熔断时，电阻被断路，从半导体芯片内部电路中移除，从而实现半导体集成电路芯片的参数的改变。
当对半导体集成电路芯片的原始参数进行测试后，发现需要对原始参数进行修调，此时即可通过与需要烧断的各个熔丝相对应的各个修调焊点Tn（即T1至T10），烧断需要烧断的各个熔丝，将需要接入的修调电阻接入原始参数的电路中或将需要断开的修调电阻从原始参数的电路中断开后，得到符合设计的参数指标。
在一种可能的实现方式中，为了方便运算，图2或图3中的各个修调电阻所对应的修调值是呈二进制分布的，例如假设烧断熔丝F1，参数值增加1mV；那么烧断熔丝F2，参数值增加2mV；那么烧断熔丝F3，参数值增加4mV；那么烧断熔丝F4，参数值增加8mV；那么烧断熔丝F5，参数值增加16mV；那么烧断熔丝F6，参数值增加32mV；那么烧断熔丝F7，参数值增加64mV；那么烧断熔丝F8，参数值增加128mV；那么烧断熔丝F0，参数值增加4mV。
因此当通过对各个熔丝的熔断情况进行控制，即可以实现对半导体芯片的参数进行有序更改。
图4是根据一示例性实施例示出的高精度的半导体芯片修调测试方法的方法流程图。该方法由计算机设备执行，该计算机设备可以是如图1所示的半导体芯片修调测试系统中的计算机设备。如图4所示，该半导体芯片修调测试方法可以包括如下步骤：
步骤401，获取基准修调值。
该基准修调值确定为该目标半导体芯片的最低位熔丝熔断后，该目标半导体芯片的参数更新值，或者基准修调值确定为多个目标半导体芯片的多位熔丝熔断后，该目标半导体芯片的参数更新值的平均值。
例如，在基准修调值确定为该目标半导体芯片的最低位熔丝熔断后，该目标半导体芯片的参数更新值的情况下，当该半导体芯片中的修调电阻模块为如图2或如图3所示的修调模块时，此时目标半导体芯片中熔断各个熔丝所变更的参数值为1mV至128mV，而基准修调值为目标半导体芯片的最低位熔丝熔断后，目标半导体芯片的参数更新值，此时即可以认为，该目标半导体参数的基准修调值为1mV。熔断该目标半导体芯片的其他位熔丝后，目标半导体芯片的参数更新值应该为该基准修调值的整数倍。
又例如，在基准修调值确定为多个目标半导体芯片的多位熔丝熔断后，该目标半导体芯片的参数更新值的平均值的情况下，当该半导体芯片中的修调电阻模块为如图2或如图3所示的修调模块时，计算机设备可以同时控制多个相同的目标半导体芯片执行熔断操作，即在多个相同的目标半导体芯片中分别熔断多个熔丝，如在目标半导体芯片1上熔断F1、F3、F5，在目标半导体芯片2上熔断F2、F3、F5，在目标半导体芯片3上熔断F1、F6、F8等等。
计算机设备将熔断前后，各个目标半导体芯片的参数更新值相加，获得总熔断值；再计算出各个熔丝所对应的二进制位数的值，例如F1为1、F2为2、F3为4…F8为128，并将熔断的各个熔丝按照对应的二进制位数的值相加，从而获得总位数值，此时计算机设备将总熔断值与总位数值的比值作为基准修调值。
可选的，该计算机设备还可以重复执行N次上述操作，并将N次获取到的基准修调值的平均值，确定为最终使用的基准修调值。
步骤402，获取该目标半导体芯片的第一目标更新值与该基准修调值的第一比值，并将该第一比值转换为第一二进制数。
当确定了该目标半导体芯片的基准修调值，以及目标半导体芯片所需要调整的第一目标更新值后，则可以根据第一目标更新值以及基准修调值的比值，确定出第一目标更新值是基准修调值的倍数，并将倍数转换为第一二进制数，由于F1至F8也是由二进制排序的，即F1至F8的修调值是不断翻倍的，因此将倍数转换成的第一二进制数中，数值为1的位数则可以代表着F1至F8中所需要熔断的熔丝。
例如，当第一目标更新值为21 mV，此时第一目标更新值与基准修调值的比值也为21，转换为第一二进制数为10101，显然此时熔断F1、F3、F5后，理论上的参数更新值也应该为21mV。
步骤403，向该目标半导体芯片发送第一导通信号，以熔断该第一二进制数不为零的最高位的熔丝，并测量该目标半导体芯片的参数的第一实际更新值。
但由于目标半导体芯片中的基准修调值可能不准确，若该目标半导体芯片的基准修调值存在误差时，直接根据基准修调值得出的二进制数进行熔丝的熔断，可能造成较大的误差，并且熔断后难以对熔断造成的参数更新误差进行补偿。
因此在本申请实施例中，先熔断第一二进制数中不为零的最高位的熔丝，避免由于误差导致的参数更新值过大或过小，并测量熔断第一二进制数中不为零的最高位的熔丝后，目标半导体芯片的参数的第一实际更新值。
可选的，该第一实际更新值的测量过程，可以是测量熔断前目标半导体芯片的目标参数A1，再测量熔断后的目标半导体芯片的目标参数A2，则此时A1-A2即为该目标半导体芯片的目标参数的第一实际更新值。
步骤404，根据该第一实际更新值以及该第一二进制数的不为零的最高位所对应的数值，获取第一修调值。
当获取到熔断第一二进制数的不为零的最高位后，目标半导体芯片的目标参数的第一实际更新值后，则可以对基准修调值进行校正。获取到第一二进制数的不为零的最高位所对应的数值，例如当第一二进制数为10101时，则不为零的最高位所对应的数值为16，显然此时熔断不为零的最高位的熔丝时，目标半导体芯片的理论参数更新值应该为16mV，但此时由于基准修调值不准确，此时目标半导体芯片的第一实际参数更新值只有15mV，显然该基准修调值需要进行调整。
此时计算机设备可以按照第一实际参数更新值15mV，与第一二进制数的不为零的最高位所对应的数值16，获取到第一修调值15/16，并替代基准修调值完成后续的熔丝熔断操作。
步骤405，获取该目标半导体芯片的第二目标更新值与该第一修调值的第二比值，并转换为第二二进制数以控制该目标半导体芯片的熔丝熔断。
该第二目标更新值为该第一目标更新值与该第一实际更新值的差值。
当获取到第一修调值后，则可以将第一修调值确定为最低位熔丝熔断后，目标半导体芯片的参数的更新值，由于在第一次熔断时，只熔断了目标半导体芯片的不为零的最高位，因此还需要对半导体芯片进行后续熔断操作，此时可以对目标半导体芯片的第一目标更新值与第一实际更新值的差值，也就是在第一次熔断后的目标半导体芯片还需要更新的参数值，与第一修调值进行比较，获得第二二进制数。
此时第二二进制数中，数值为1的位数所对应的熔丝，即为需要熔断的熔丝。
可选的，计算机设备可以通过向目标半导体芯片发送导通信号一次熔断第二二进制数所指示的熔丝以完成目标半导体芯片的修调过程，也可以只熔断部分后再次对第一修调值进行校正，从而迭代完成目标半导体芯片的各个熔丝熔断，以完成目标半导体芯片的修调过程。
总而言之，通过熔断熔丝后得到的实际参数更新值获取的第一修调值，对目标半导体芯片进行熔丝熔断的控制时，可以尽可能避免由于理论基准修调值与实际的参数变化值的误差所导致的修调误差，从而提高了目标半导体芯片修调的准确率。
综上所述，当需要对半导体芯片进行修调时，可以先根据半导体芯片中的基准修调值，计算出使目标半导体芯片调整第一目标更新值所需要的基准修调值的倍数，并转换为第一二进制数，此时根据第一二进制数即可以确定目标半导体芯片所需要熔断的熔丝，此时计算机设备向对应的修调焊点发送导通信号，熔断第一二进制数不为零的最高位的熔丝，并根据实际更新值与第一二进制数所对应的熔丝修调值的比值，将基准修调值更新为第一修调值，此时后续对半导体芯片进行熔断时，可以根据修正后的第一修调值进行计算后续需要熔断的熔丝，从而尽可能避免了由于半导体芯片的基准修调值误差对修调造成的影响，提高了半导体芯片的修调精度，增加芯片良率。
图5是根据一示例性实施例示出的高精度的半导体芯片修调测试方法的方法流程图。该方法由计算机设备执行，该计算机设备可以是如图1所示的半导体芯片修调测试系统中的计算机设备。如图5所示，该半导体芯片修调测试方法可以包括如下步骤：
步骤501，获取基准修调值。
步骤502，获取该目标半导体芯片的第一目标更新值与该基准修调值的第一比值，并将该第一比值转换为第一二进制数；
步骤503，向该目标半导体芯片发送第一导通信号，以熔断该第一二进制数不为零的最高位的熔丝，并测量该目标半导体芯片的参数的第一实际更新值；
步骤504，根据该第一实际更新值以及该第一二进制数的不为零的最高位所对应的数值，获取第一修调值。
步骤505，将该目标半导体芯片的第二目标更新值与该第一修调值的第二比值，转换为第二二进制数。
在本申请实施例中，上述步骤501至步骤505所示内容，与图3所示实施例中的步骤401至步骤405相关内容类似，此处不再赘述。
步骤506，向该目标半导体芯片发送第二导通信号，以熔断该第二二进制数不为零的最高位的熔丝，并测量该目标半导体芯片的参数的第二实际更新值。
在本申请实施例中，当计算机设备计算出第二二进制数后，可以向目标半导体芯片发送第二导通信号，以控制目标半导体芯片熔断第二二进制数不为零的最高位所对应的熔丝，并测量此时半导体芯片的参数的第二实际更新值。
也就是说，考虑到第一修调值可能仍然不是较为精确的修调值，在获取到第二二进制数后，仍然与第一二进制数相同，只熔断不为零的最高位所对应的熔丝，并测量到熔断第二二进制数不为零的最高位所对应的熔丝后，目标半导体芯片的参数的第二实际更新值。
步骤507，将该第二实际更新值与该第二二进制数不为零的最高位所对应的数值的比值，确定为该第二修调值。
与步骤404类似，计算机设备可以按照第二实际更新值，与第二二进制数的不为零的最高位所对应的数值进行比较，并将获取到的比值确定为第二修调值，以替代第一修调值完成后续的熔丝熔断操作。
步骤508，将第一目标更新值减去第一实际更新值以及第二实际更新值，获得第三目标更新值。
此时该第三目标更新值，为目标半导体芯片所需要更新的第一目标更新值，减去第一次熔断的第一实际更新值以及第二次熔断的第二实际更新值得到的，也就是说该第三目标更新值实际上就是该目标半导体芯片还需要调整的参数更新值。
步骤509，将该目标半导体芯片的第三目标更新值与该第二修调值的第三比值，转换为第三二进制数，以控制该目标半导体芯片的熔丝熔断。
在本申请实施例，当获取到第三二进制数后，计算机设备仍然向目标半导体芯片发送导通信号，熔断第三二进制数的不为零的最高位所对应的熔丝，并根据熔断不为零的最高位熔丝后的参数的实际更新值，将第二修调值更新为第三修调值，以控制后续半导体芯片的熔丝熔断操作。
在一种可能的实现方式中，计算机设备根据该第三二进制数，迭代控制目标半导体芯片的熔丝熔断，直至检测到目标半导体芯片满足指定条件；
上述迭代控制目标半导体芯片的熔丝熔断包括：
根据该第三二进制数向该目标半导体芯片发送导通信号，以熔断该目标半导体芯片中，该第三二进制数中不为零的最高位对应的熔丝，并获取目标半导体芯片的迭代实际更新值；
根据该迭代实际更新值与该第三二进制数的不为零的最高位所对应的数值，获取迭代修调值；
将各个该迭代实际更新值与第一实际更新值、第二实际更新值求和，并与该第一目标更新值做差，获得迭代目标更新值；
将该迭代目标更新值与该迭代修调值的比值，获取为更新后的第三二进制数。
上述迭代过程的原理与步骤506至步骤509类似，均为熔断不为零的最高位熔丝后，更新修调值并获取下一次熔断过程所对应的二进制数，此处不再赘述。
也就是说，在本申请实施例中，计算机设备可以迭代的完成，熔断二进制数指示的不为零的最高位熔丝、更新修调值、根据更新修调值获取下一次熔断熔丝时的二进制数的操作，从而完成对目标半导体芯片的修调过程。在上述方案中，指定条件可以是计算机设备检测到目标半导体芯片修调完最后一根熔丝，或者实际测量参数值和目标值之差（也就是迭代目标更新值）在允许范围之内。
在一种可能的实现方式中，在本申请实施例所涉及的修调过程可以如下所示：
（1）设计师给出理论LSB值（等于F1熔丝对应的参数改变值，即基准修调值，本申请可取1mV），或者小批量测试得到的LSB平均值（即基准修调值）：
（2）设计师给出目标值T；
（3）对半导体集成电路芯片（即目标半导体芯片）进行测试后，得到初始值A1；此时（T-A1）即为目标半导体芯片需要更新的参数值（即第一目标更新值）。
（4）计算code1=(T-A1)/LSB（即第一比值），四舍五入后取整，然后转换成第一二进制数，低位对应熔丝F1，高位对应熔丝F8，假设得到的第一二进制数是1011 0111；
（5）找出第一二进制数中不为0的最高位，并且烧断此位对应的熔丝，此处根据第（4）步中假设的第一二进制数值，烧断不为0的最高位对应的熔丝F8；
（6）进行完第（5）步之后，再次对半导体集成电路芯片进行测试，得到实际测量参数值A2；此时（A2-A1）即为熔断F8后的参数的实际更新值（即第一实际更新值）；
（7）计算LSB1=(A2-A1)/128；
其中，第（7）步的原理为：修调128mV（熔丝F8对应的修调值）后，将得到的第一实际测量参数值与初始值作差（即得到第一实际更新值），并将该差值除以128后，得到的第一修调值LSB1即为修调128mV时，每修调1mV对应的实际参数值；
（8）计算code2=(T-A2)/LSB1（即第二比值），四舍五入后取整，然后转换成第二二进制数，低位对应F1，高位对应F8，假设得到的第二二进制数是0011 0110；其中，(T-A2)即为第二目标更新值；
（9）找出第二二进制数中不为0的最高位，并且烧断此位对应的熔丝，此处根据第（8）步中假设的第二二进制数值，烧断不为0的最高位对应的熔丝F6；
（10）进行完第（9）步之后，再次对半导体集成电路芯片进行测试，得到第二实际测量参数值A3；
（11）计算LSB2=(A3-A2)/32；
其中，第（11）步的原理为：修调32mV（熔丝F6对应的修调值）后，将得到的第二实际测量参数值与第一实际测量参数值作差（得到第二实际更新值），并将该差值除以32后，得到的第二修调值LSB2即为修调32mV时，每修调1mV对应的实际参数值；
（12）计算code3=(T-A3)/LSB2（即第三比值），四舍五入后取整，然后转换成第三二进制数，低位对应F1，高位对应F8；其中，(T-A3)即为第三目标更新值；
（13）找出第三二进制数中不为0的最高位，并且烧断此位对应的熔丝；
（14）进行完第（13）步之后，再次对半导体集成电路芯片进行测试，得到第三实际测量参数值A4；
以此类推直至已经修调完最后一根熔丝，或者实际测量参数值和目标值之差在允许范围之内。
综上所述，当需要对半导体芯片进行修调时，可以先根据半导体芯片中的基准修调值，计算出使目标半导体芯片调整第一目标更新值所需要的基准修调值的倍数，并转换为第一二进制数，此时根据第一二进制数即可以确定目标半导体芯片所需要熔断的熔丝，此时计算机设备向对应的修调焊点发送导通信号，熔断第一二进制数不为零的最高位的熔丝，并根据实际更新值与第一二进制数所对应的熔丝修调值的比值，将基准修调值更新为第一修调值，此时后续对半导体芯片进行熔断时，可以根据修正后的第一修调值进行计算后续需要熔断的熔丝，从而尽可能避免了由于半导体芯片的基准修调值误差对修调造成的影响，提高了半导体芯片的修调精度，增加芯片良率。
并且通过本申请实施例所示的方案，计算机设备迭代完成熔断二进制数指示的最高位熔丝、更新修调值、根据更新修调值获取下一次熔断熔丝时的二进制数的操作，从而完成对目标半导体芯片的修调过程，在每次迭代过程中都对修调值进行更新，进一步的提高了半导体芯片的修调精度。
图6是根据一示例性实施例示出的高精度的半导体芯片修调测试方法的方法流程图。该方法由计算机设备执行，该计算机设备可以是如图1所示的半导体芯片修调测试系统中的计算机设备。如图6所示，该半导体芯片修调测试方法可以包括如下步骤：
步骤601，获取基准修调值；该基准修调值为该目标半导体芯片的最低位熔丝熔断后，该目标半导体芯片的参数更新值；
步骤602，获取该目标半导体芯片的第一目标更新值与该基准修调值的第一比值，并将该第一比值转换为第一二进制数；
步骤603，向该目标半导体芯片发送第一导通信号，以熔断该第一二进制数不为零的最高位的熔丝，并测量该目标半导体芯片的参数的第一实际更新值；
步骤604，根据该第一实际更新值以及该第一二进制数的不为零的最高位所对应的数值，获取第一修调值；
步骤605，将该目标半导体芯片的第二目标更新值与该第一修调值的第二比值，转换为第二二进制数；
步骤606，向该目标半导体芯片发送第二导通信号，以熔断该第二二进制数不为零的最高位的熔丝，并测量该目标半导体芯片的参数的第二实际更新值；
步骤607，将该第二实际更新值与该第二二进制数不为零的最高位所对应的数值的比值，确定为该第二修调值；
步骤608，将第一目标更新值减去第一实际更新值以及第二实际更新值，获得第三目标更新值；
步骤609，将该目标半导体芯片的第三目标更新值与该第二修调值的第三比值，转换为第三二进制数。
在本申请实施例中，步骤601至步骤609的具体实施方式与步骤501至步骤509类似，此处不再赘述。
步骤610，根据该第三二进制数向该目标半导体芯片发送第三导通信号，以熔断该目标半导体芯片中，分别与该第三二进制数中为1的位对应的各个熔丝。
而在本申请实施例中，由于基准修调值经过了两次熔断的过程，依次得到的第一修调值与第二修调值，两次迭代修调之后的修调值误差已经不大了，而为了加快后续的修调速度，在第三次迭代过程中，可以直接将第三二进制数所对应的熔丝全部熔断，以完成目标半导体芯片的修调过程。
在一种可能的实现方式中，在本申请实施例所涉及的修调过程可以如下所示：
（1）设计师给出理论LSB值（等于F1熔丝对应的参数改变值，即基准修调值，本申请可取1mV），或者小批量测试得到的LSB平均值（即基准修调值）：
（2）设计师给出目标值T；
（3）对半导体集成电路芯片进行测试后，得到初始值A1；
（4）计算code1=(T-A1)/LSB（即第一比值），四舍五入后取整，然后转换成第一二进制数，低位对应熔丝F1，高位对应熔丝F8，假设得到的第一二进制数是1011 0111；其中，(T-A1)为第一目标更新值；
（5）找出第一二进制数中不为0的最高位，并且烧断此位对应的熔丝，此处根据第（4）步中假设的第一二进制数值，烧断最高位对应的熔丝F8；
（6）进行完第（5）步之后，再次对半导体集成电路芯片进行测试，得到第一实际测量参数值A2；
（7）计算LSB1=(A2-A1)/128；其中，(A2-A1)为第一实际更新值，LSB1为第一修调值；
（8）计算code2=(T-A2)/LSB1（即第二比值），四舍五入后取整，然后转换成第二二进制数，低位对应F1，高位对应F8，假设得到的第二二进制数是0011 0110；其中，(T-A2)为第二目标更新值；
（9）找出第二二进制数中不为0的最高位，并且烧断此位对应的熔丝，此处根据第（8）步中假设的第二二进制数值，烧断不为0的最高位对应的熔丝F6；
（10）进行完第（9）步之后，再次对半导体集成电路芯片进行测试，得到第二实际测量参数值A3；
（11）计算LSB2=(A3-A2)/32；其中，(A3-A2)为第二实际更新值，LSB2为第二修调值；
（12）计算code3=(T-A3)/LSB2（即第三比值），四舍五入后取整，然后转换成第三二进制数，低位对应F1，高位对应F8；其中，(T-A3)为第三目标更新值；
（13）一次烧断第三二进制数的值中为1的位对应的所有熔丝之后，从而完成修调，进行最后一次测试；
其中，第（13）步的原理为：根据本领域的设计经验，经过两次迭代修调之后的修调值误差已经不大了，因此，如果需要加快修调速度，可以采用该方法；
同时，在图5所示的实施例中，当计算到最后几根熔丝时，由于此时修调的幅度只有10mV左右，若此时实际测量误差较大，从而导致实际测量参数值An的误差较大，而由于LSBn-1=(An-An-1)/Fm，此时Fm较小，因此，通过此公式计算出来的LSBn-1的误差可能较大，因此，通过图6所示的实施例可以避免这种末位误差情况的发生；
综上所述，当需要对半导体芯片进行修调时，可以先根据半导体芯片中的基准修调值，计算出使目标半导体芯片调整第一目标更新值所需要的基准修调值的倍数，并转换为第一二进制数，此时根据第一二进制数即可以确定目标半导体芯片所需要熔断的熔丝，此时计算机设备向对应的修调焊点发送导通信号，熔断第一二进制数不为零的最高位的熔丝，并根据实际更新值与第一二进制数所对应的熔丝修调值的比值，将基准修调值更新为第一修调值，此时后续对半导体芯片进行熔断时，可以根据修正后的第一修调值进行计算后续需要熔断的熔丝，从而尽可能避免了由于半导体芯片的基准修调值误差对修调造成的影响，提高了半导体芯片的修调精度，增加芯片良率。
并且在本申请实施例中，由于基准修调值经过了两次熔断的过程，依次得到的第一修调值与第二修调值，两次迭代修调之后的修调值误差已经不大了，在第三次迭代过程中，可以直接将第三二进制数所对应的熔丝全部熔断，以提高半导体芯片的修调速度，同时可以避免末位误差情况的发生。
图7是根据一示例性实施例示出的高精度的半导体芯片修调测试方法的方法流程图。该方法由计算机设备执行，该计算机设备可以是如图1所示的半导体芯片修调测试系统中的计算机设备。如图7所示，该半导体芯片修调测试方法可以包括如下步骤：
步骤701，获取基准修调值；该基准修调值为该目标半导体芯片的最低位熔丝熔断后，该目标半导体芯片的参数更新值；
步骤702，获取该目标半导体芯片的第一目标更新值与该基准修调值的第一比值，并将该第一比值转换为第一二进制数；
步骤703，向该目标半导体芯片发送第一导通信号，以熔断该第一二进制数不为零的最高位的熔丝，并测量该目标半导体芯片的参数的第一实际更新值；
步骤704，根据该第一实际更新值以及该第一二进制数的不为零的最高位所对应的数值，获取第一修调值；
步骤705，将该目标半导体芯片的第二目标更新值与该第一修调值的第二比值，转换为第二二进制数；
步骤706，向该目标半导体芯片发送第二导通信号，以熔断该第二二进制数不为零的最高位的熔丝，并测量该目标半导体芯片的参数的第二实际更新值；
上述步骤701至步骤706的具体实施方式，与步骤501至步骤506类似，此处不再赘述。
步骤707，将该第一实际更新值以及该第二实际更新值之和，与第一二进制数不为零的最高位对应的数值以及第二二进制数不为零的最高位对应的数值之和的比值，获取为该第二修调值；
在本申请实施例中，当计算第二修调值时，可以直接将第一实际更新值与第二实际更新值相加，从而得到第二次熔断后，目标半导体芯片的参数的实际更新值，再计算第一二进制数不为零的最高位对应的数值以及第二二进制数不为零的最高位对应的数值之和，进行对比，并将比值确定为第二修调值。
例如当第一实际更新值为15mv，第二实际更新值为3.5mv，第一二进制数不为零的最高位对应的数值为16，第二二进制数对应的不为零的最高位的数值为4，则第二修调值为（15+3.5）/（16+4），此时的得出的第二修调值，是同时考虑了两段熔断过程得到的，尽量避免了由于第二次熔断过程的数值偏离过大，对后续熔断过程的影响。
步骤708，将第一目标更新值减去第一实际更新值以及第二实际更新值，获得第三目标更新值；
步骤709，将该目标半导体芯片的第三目标更新值与该第二修调值的第三比值，转换为第三二进制数。
步骤710，根据该第三二进制数向该目标半导体芯片发送第三导通信号，以控制该目标半导体芯片的熔丝熔断。
可选的，上述步骤708至步骤710与步骤508至步骤510类似，但在本申请实施例中，后续第三修调值、第四修调值等修调值的获取方式，与步骤707中的修调值获取方式类似，即同时考虑几次熔断过程从而更新修调值。
例如，在一种可能的实现方式中，计算机设备根据该第三二进制数，迭代控制目标半导体芯片的熔丝熔断，直至检测到目标半导体芯片满足指定条件；
上述迭代控制目标半导体芯片的熔丝熔断包括：
根据该第三二进制数向该目标半导体芯片发送导通信号，以熔断该目标半导体芯片中，该第三二进制数中不为零的最高位对应的熔丝，并获取目标半导体芯片的迭代实际更新值；
将各个该迭代实际更新值与第一实际更新值、第二实际更新值进行求和，获取整体更新值；
将第一二进制数不为零的最高位、第二二进制数不为零的最高位以及各个第三二进制数不为零的最高位，分别对应的数值进行求和，获得整体熔断值；
将该整体更新值与该整体熔断值的比值获取为迭代修调值；
根据该整体更新值与该迭代修调值的比值，获取为更新后的第三二进制数。
上述过程中，以第N次迭代过程为例，在第N次的迭代熔断过程中，计算机设备根据第三二进制数，熔断该第三二进制数不为零的最高位所对应的熔丝，并获取到熔断该熔丝时，目标半导体芯片的参数的实际更新值（即迭代实际更新值）；
此时计算机设备将迭代过程中获取到的各个迭代实际更新值（也就是N次迭代分别获得的迭代更新值），与第一实际更新值与第二实际更新值相加，从而得到目标半导体芯片从开始修调测试过程到此刻的参数的总的更新值（即整体更新值）；
计算机设备再将迭代过程中熔断的各个熔丝（也就是各个第三二进制数不为零的最高位分别对应的熔丝），以及第一次熔断的熔丝、第二次熔断的熔丝，分别对应的数值进行求和，从而得到整体熔断值，再将整体更新值与整体熔断值的比值，获取为迭代修调值；
通过该整体更新值与该迭代修调值的比值，则可以获得新的第三二进制数。
在迭代过程中，当计算机设备检测到目标半导体芯片修调完最后一根熔丝，或者实际测量参数值和目标值之差（也就是迭代目标更新值）在允许范围之内，则停止上述迭代过程，并完成本申请实施例所示出的修调流程。
在另一种可能的实现方式中，当获取到第三二进制数后，计算机设备根据该第三二进制数向该目标半导体芯片发送第三导通信号，以熔断该目标半导体芯片中，分别与该第三二进制数中为1的位所对应的各个熔丝。
也就是说，计算机设备直接根据第三二进制数中为1的位，一次熔断目标半导体芯片中的多个熔丝，从而直接完成对目标半导体芯片的修调流程。
在一种可能的实现方式中，在本申请实施例所涉及的修调过程可以如下所示：
（1）设计师给出理论LSB值（等于F1熔丝对应的参数改变值，即基准修调值，本申请可取1mV），或者小批量测试得到的LSB平均值（即基准修调值）：
（2）设计师给出目标值T；
（3）对半导体集成电路芯片进行测试后，得到初始值A1；
（4）计算code1=(T-A1)/LSB（即第一比值），四舍五入后取整，然后转换成第一二进制数，低位对应熔丝F1，高位对应熔丝F8，假设得到的第一二进制数是1011 0111；其中，(T-A1)为第一目标更新值；
（5）找出第一二进制数中不为0的最高位，并且烧断此位对应的熔丝，此处根据第（4）步中假设的第一二进制数值，烧断不为0的最高位对应的熔丝F8；
（6）进行完第（5）步之后，再次对半导体集成电路芯片进行测试，得到第一实际测量参数值A2；
（7）计算LSB1=(A2-A1)/128，其中(A2-A1)为第一实际更新值，LSB1为第一修调值；
（8）计算code2=(T-A2)/LSB1（即第二比值），四舍五入后取整，然后转换成第二二进制数，低位对应F1，高位对应F8，假设得到的第二二进制数是0011 0110；其中，(T-A2)为第二目标更新值；
（9）找出第二二进制数中不为0的最高位，并且烧断此位对应的熔丝，此处根据第（8）步中假设的第二二进制数值，烧断最高位对应的熔丝F6；
（10）进行完第（9）步之后，再次对半导体集成电路芯片进行测试，得到第二实际测量参数值A3；
（11）计算LSB2=(A3-A1)/(128+32)；
其中，第（11）步的原理为：修调（128+32）mV（熔丝F8和F6对应的修调值之和，即为第一二进制数不为零的最高位对应的数值以及第二二进制数不为零的最高位对应的数值之和）后，将得到的第二实际测量参数值与初始值作差（该差为第一实际更新值与第二实际更新值之和），并将该差值除以（128+32）后，得到的第二修调值LSB2即为修调（128+32）mV时，每修调1mV对应的实际参数值；
（12）计算code3=(T-A3)/LSB2（即第三比值），四舍五入后取整，然后转换成第三二进制数，低位对应F1，高位对应F8，假设得到的第三二进制数是0001 1001；其中，(T-A3)为第三目标更新值；
（13）找出第三二进制数中不为0的最高位，并且烧断此位对应的熔丝，此处根据第（12）步中假设的第三二进制数值，烧断不为0的最高位对应的熔丝F5；
（14）进行完第（13）步之后，再次对半导体集成电路芯片进行测试，得到第三实际测量参数值A4；
（15）计算LSB3=(A4-A1)/(128+32+16)；
其中，第（15）步的原理参照第（11）步；
以此类推直至已经修调完最后一根熔丝，或者实际测量参数值和目标值之差在允许范围之内。
综上所述，当需要对半导体芯片进行修调时，可以先根据半导体芯片中的基准修调值，计算出使目标半导体芯片调整第一目标更新值所需要的基准修调值的倍数，并转换为第一二进制数，此时根据第一二进制数即可以确定目标半导体芯片所需要熔断的熔丝，此时计算机设备向对应的修调焊点发送导通信号，熔断第一二进制数不为零的最高位的熔丝，并根据实际更新值与第一二进制数所对应的熔丝修调值的比值，将基准修调值更新为第一修调值，此时后续对半导体芯片进行熔断时，可以根据修正后的第一修调值进行计算后续需要熔断的熔丝，从而尽可能避免了由于半导体芯片的基准修调值误差对修调造成的影响，提高了半导体芯片的修调精度，增加芯片良率。
并且在本申请实施例中，在第一修调值之后的各个修调值的更新过程中，可以综合考虑该半导体芯片的多个修调过程中的半导体芯片的参数的实际变化情况，即同时考虑几次熔断过程从而更新修调值，从而避免了修调值由于后续一次对修调值进行计算时，分母过小造成的修调值误差变大的情况发生，进一步提高了半导体芯片的修调精度。
图8是根据一示例性实施例示出的高精度的半导体芯片修调测试方法的方法流程图。该方法由计算机设备执行，该计算机设备可以是如图1所示的半导体芯片修调测试系统中的计算机设备。如图8所示，该半导体芯片修调方法可以包括如下步骤：
步骤801，获取基准修调值。
该基准修调值为该目标半导体芯片的最低位熔丝熔断后，该目标半导体芯片的参数更新值；
步骤802，获取该目标半导体芯片的第一目标更新值与该基准修调值的第一比值，并将该第一比值转换为第一二进制数；
步骤803，当该第一二进制数的不为零的最高位为指定位数时，向该目标半导体芯片发送第四导通信号，以熔断该第一二进制数次高位的熔丝，并测量该目标半导体芯片的参数的第三实际更新值。
在本申请实施例的一种可能的实现方式中，该指定位数为所述半导体芯片的熔丝对应的不为零的最高位，该第一二进制数的次高位为第一二进制数的不为零的最高位的下一位。
例如当该半导体芯片的熔丝为F1至F8时，则该第一二进制数的不为零的最高位则为第八位，即10000000，对应转换为十进制数则为128。次高位则为第七位，即1000000。
步骤804，根据该第三实际更新值以及该第一二进制的次高位所对应的数值，获取次高修调值。
步骤805，获取该目标半导体芯片的第二目标更新值与该次高修调值的比值，并转换为第一候选二进制数。
步骤806，根据该第一候选二进制数向该目标半导体芯片发送导通信号以控制该目标半导体芯片的熔丝熔断。
若第一二进制数的不为零的最高位为上述指定位数时，若计算机设备直接控制目标半导体芯片的不为零的最高位的熔丝熔断，很可能由于误差的原因，导致熔断后的参数变更值过大，从而使得后续没有可以调整的空间，因此在当第一二进制数的不为零的最高位为指定位数时，先熔断次高位的熔丝，再根据熔断后的参数的实际更新值对基准修调值进行更新，得到次高修调值，以便半导体芯片根据次高修调值确定后续熔丝的熔断方式。
在本申请实施例的一种可能的实现方式中，当该第一候选二进制数的不为零的最高位，不为该指定位数的下一位时，根据该第一候选二进制数向该目标半导体芯片发送导通信号以控制该目标半导体芯片的熔丝熔断；
当该第一候选二进制数的不为零的最高位，为该指定位数的下一位时，向该目标半导体芯片发送备用导通信号，以控制该目标半导体芯片的备用熔丝熔断；
将第一候选二进制数与备用熔丝的理论参数更新值对应的二进制数之差确定为第二候选二进制数，且当该第二候选二进制数的不为零的最高位不为该指定位数的下一位时，根据该第二候选二进制数控制该目标半导体芯片的熔丝熔断。
例如在F1至F8的熔丝中，当熔断次高位熔丝后（即F7），计算得到指示后续熔断操作的第一候选二进制数时，当第一候选二进制数的不为零的最高位为指定位数的下一位时，第一候选二进制数的不为零的最高位为第七位时，则此时F7已经熔断了，无法再次熔断。
而按照本领域设计的经验，若code2（第一候选二进制数）大于等于1000000，基本也不会大于100，即不会超过4mV，因此此时只需要熔断目标半导体芯片的备用熔丝，使得第一候选二进制数缩减至小于1000000即可；当然也可以多设计几段备用熔丝，每烧断一段备用熔丝后，对重新赋值后的code2（第二候选二进制数）进行判断，或者仅设置一段修调值较大的备用熔丝，如8mV。
本领域中，设计师在对半导体芯片内部电路进行设计时，一般预留的理论修调值为全部可修调范围的一半（本申请可选为128mV）；而如若按照理论值，计算出来的修调值为128mV，且按照该值烧断F8熔丝后，再对半导体集成电路芯片进行测试，发现实际只需要修调127mV或者更少，此时，由于128mV的熔丝已经被烧断，没有回调的余地了，从而也会降低芯片良率，因此，针对这种特殊情况，采用以下具体方法：
（1）设计师给出理论LSB值（等于F1熔丝对应的参数改变值，即基准修调值，本申请可取1mV），或者小批量测试得到的LSB平均值（即基准修调值）；
（2）设计师给出目标值T；
（3）对半导体集成电路芯片进行测试后，测试得到初始值A1；
（4）计算code1=(T-A1)/LSB（即第一比值），四舍五入后取整，然后转换成第一二进制数，低位对应F1，高位对应F8，假设得到的第一二进制数是1000 0000，十进制128；其中，(T-A1)为第一目标更新值；
（5）按照上文中的算法，理应烧断F8，但实际会出现烧断F8之后测得A1值大于T且偏差不在允许范围内的情况，无法再修调回来；因此，当code1=128时，不烧F8，而是烧F7（既第一二进制数所对应的次高位的熔丝）；由于F7=64mV，故此时芯片只改变了64个LSB的大小，然后再次对半导体集成电路芯片进行测试，得到第一实际测量值A2；
（6）计算LSB1=(A2-A1)/64；
其中，第（6）步的原理为：修调64mV（熔丝F7对应的修调值）后，将得到的第一实际测量参数值与初始值作差（即得到第三实际更新值），并将该差值除以64后，得到的LSB1（次高修调值）即为修调64mV时，每修调1mV对应的实际参数值；
（7）计算code2=(T-A2)/LSB1，四舍五入后取整，然后转换成第一候选二进制数，低位对应F1，高位对应F8，判断第一候选二进制数是否大于1000000，若第一候选二进制数大于等于1000000，则进入步骤（8），若第一候选二进制数小于1000000，假设得到的第一候选二进制数是0011 0110，则直接进入步骤（9）；其中，(T-A2)为第二目标更新值；
（8）烧断熔丝F0（备用熔丝），并将第一候选二进制数重新赋值为步骤（7）计算出来的第一候选二进制数-100（即第二候选二进制数）；
其中，第（8）步的原理为：按照本领域设计的经验，若第一候选二进制数大于等于1000000，基本也不会大于100，即不会超过4mV，故此时，首先烧断熔丝F0（4mV），且将第一候选二进制数重新赋值为步骤（7）计算出来的第一候选二进制数-100（即计算第一候选二进制数与备用熔丝的理论参数更新值对应的二进制数之差），确保重新赋值后第二候选二进制数小于1000000；（当然也可以多设计几段熔丝F0，每烧断一段熔丝F0后，对重新赋值后的第二候选二进制数进行判断，或者仅设置一段修调值较大的熔丝F0，如8mV）；
（9）根据第（7）步中假设的第一候选二进制数或者第（8）步中重新赋值的第二候选二进制数，烧断不为0的最高位对应的熔丝；
之后，按照上一部分中的方法，以此类推直至已经修调完最后一根熔丝，或者实际测量参数值和目标值之差在允许范围之内；
由下表1可知F0到F6的组合值范围为[0-67]，再加上F7的值范围为[0-131]，这样就避免了多烧修调不回来的情况。
表1、组合情况
综上所述，当需要对半导体芯片进行修调时，可以先根据半导体芯片中的基准修调值，计算出使目标半导体芯片调整第一目标更新值所需要的基准修调值的倍数，并转换为第一二进制数，此时根据第一二进制数即可以确定目标半导体芯片所需要熔断的熔丝，此时计算机设备向对应的修调焊点发送导通信号，熔断第一二进制数不为零的最高位的熔丝，并根据实际更新值与第一二进制数所对应的熔丝修调值的比值，将基准修调值更新为第一修调值，此时后续对半导体芯片进行熔断时，可以根据修正后的第一修调值进行计算后续需要熔断的熔丝，从而尽可能避免了由于半导体芯片的基准修调值误差对修调造成的影响，提高了半导体芯片的修调精度，增加芯片良率。
并且在本申请实施例中，在根据第一二进制数进行半导体芯片的第一次熔丝熔断过程中，判断第一二进制数的大小，当第一二进制数的不为零的最高位满足低于指定位时则按照正常情况（即如图4至图6所示实施例进行操作），而当第一二进制数的不为零的最高位等于指定位时，则按照本申请实施例所示方案执行操作，避免了由于基准修调值的误差导致熔断第一二进制数不为零的最高位的熔丝时，调整值过大导致没有回调余地的情况发生。
图9是根据一示例性实施例示出的高精度的半导体芯片修调测试装置的结构方框图。所述装置包括：
基准修调获取模块901，用于获取基准修调值；所述基准修调值确定为所述目标半导体芯片的最低位熔丝熔断后，所述目标半导体芯片的参数更新值，或者基准修调值确定为多个目标半导体芯片的多位熔丝熔断后，所述目标半导体芯片的参数更新值的平均值；
第一二进制数获取模块902，用于获取所述目标半导体芯片的第一目标更新值与所述基准修调值的第一比值，并将所述第一比值转换为第一二进制数；
第一熔断模块903，用于向所述目标半导体芯片发送第一导通信号，以熔断所述第一二进制数不为零的最高位的熔丝，并测量所述目标半导体芯片的参数的第一实际更新值；
第一修调获取模块904，用于根据所述第一实际更新值以及所述第一二进制数的不为零的最高位所对应的数值，获取第一修调值；
第二熔断模块905，用于获取所述目标半导体芯片的第二目标更新值与所述第一修调值的第二比值，并转换为第二二进制数以控制所述目标半导体芯片的熔丝熔断；所述第二目标更新值为所述第一目标更新值与所述第一实际更新值的差值。
在一种可能的实现方式中，所述第二熔断模块，还包括：
第二二进制数获取模块，用于将所述目标半导体芯片的第二目标更新值与所述第一修调值的第二比值，转换为第二二进制数；
第二熔断模块，用于向所述目标半导体芯片发送第二导通信号，以熔断所述第二二进制数不为零的最高位的熔丝，并测量所述目标半导体芯片的参数的第二实际更新值；
第二修调值获取模块，用于根据所述第二实际更新值与所述第二二进制数不为零的最高位所对应的数值，获取第二修调值；
更新值获取模块，用于将第一目标更新值减去第一实际更新值以及第二实际更新值，获得第三目标更新值；
第三熔断模块，还用于将所述目标半导体芯片的第三目标更新值与所述第二修调值的第三比值，转换为第三二进制数，以控制所述目标半导体芯片的熔丝熔断。
在一种可能的实现方式中，所述第二修调值获取模块，还用于，
将所述第二实际更新值与所述第二二进制数不为零的最高位所对应的数值的比值，确定为所述第二修调值。
在一种可能的实现方式中，所述第二修调值获取模块，还用于，
将所述第一实际更新值以及所述第二实际更新值之和，与第一二进制数不为零的最高位对应的数值以及第二二进制数不为零的最高位对应的数值之和的比值，获取为所述第二修调值。
在一种可能的实现方式中，所述第三熔断模块，还用于，
将所述目标半导体芯片的第三目标更新值与所述第二修调值的第三比值，转换为第三二进制数；
根据所述第三二进制数，迭代控制所述目标半导体芯片的熔丝熔断，直至检测到所述目标半导体芯片满足指定条件；
或者，根据所述第三二进制数向所述目标半导体芯片发送第三导通信号，以熔断所述目标半导体芯片中，分别与所述第三二进制数中为1的位所对应的各个熔丝。
在一种可能的实现方式中，所述第一熔断模块，还用于，
当所述第一二进制数的不为零的最高位小于指定位数时，向所述目标半导体芯片发送第一导通信号；
所述装置还包括：
次高位熔断模块，用于当所述第一二进制数的不为零的最高位为指定位数时，向所述目标半导体芯片发送第四导通信号，以熔断所述第一二进制数次高位的熔丝，并测量所述目标半导体芯片的参数的第三实际更新值；
次高修调获取模块，用于根据所述第三实际更新值以及所述第一二进制的次高位所对应的数值，获取次高修调值；
候选比值获取模块，用于获取所述目标半导体芯片的第二目标更新值与所述次高修调值的比值，并转换为第一候选二进制数；
候选熔断模块，用于根据所述第一候选二进制数向所述目标半导体芯片发送导通信号以控制所述目标半导体芯片的熔丝熔断。
在一种可能的实现方式中，所述候选熔断模块，还用于，
当所述第一候选二进制数的不为零的最高位，不为所述指定位数的下一位时，根据所述第一候选二进制数向所述目标半导体芯片发送导通信号以控制所述目标半导体芯片的熔丝熔断；
当所述第一候选二进制数的不为零的最高位，为所述指定位数的下一位时，向所述目标半导体芯片发送备用导通信号，以控制所述目标半导体芯片的备用熔丝熔断；
将所述第一候选二进制数与所述备用熔丝的理论参数更新值对应的二进制数之差确定为第二候选二进制数，且当所述第二候选二进制数的不为零的最高位不为所述指定位数的下一位时，根据所述第二候选二进制数控制所述目标半导体芯片的熔丝熔断。
综上所述，当需要对半导体芯片进行修调时，可以先根据半导体芯片中的基准修调值，计算出使目标半导体芯片调整第一目标更新值所需要的基准修调值的倍数，并转换为第一二进制数，此时根据第一二进制数即可以确定目标半导体芯片所需要熔断的熔丝，此时计算机设备向对应的修调焊点发送导通信号，熔断第一二进制数不为零的最高位的熔丝，并根据实际更新值与第一二进制数所对应的熔丝修调值的比值，将基准修调值更新为第一修调值，此时后续对半导体芯片进行熔断时，可以根据修正后的第一修调值进行计算后续需要熔断的熔丝，从而尽可能避免了由于半导体芯片的基准修调值误差对修调造成的影响，提高了半导体芯片的修调精度，增加芯片良率。
请参阅图10，其是根据本申请一示例性实施例提供的一种计算机设备示意图，所述计算机设备包括存储器和处理器，所述存储器用于存储计算机程序，所述计算机程序被所述处理器执行时，实现上述方法。
其中，处理器可以为中央处理器（Central Processing Unit，CPU）。处理器还可以为其他通用处理器、数字信号处理器（Digital Signal Processor，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）、现场可编程门阵列（Field-Programmable Gate Array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片，或者上述各类芯片的组合。
存储器作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块，如本发明实施方式中的方法对应的程序指令/模块。处理器通过运行存储在存储器中的非暂态软件程序、指令以及模块，从而执行处理器的各种功能应用以及数据处理，即实现上述方法实施方式中的方法。
存储器可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储处理器所创建的数据等。此外，存储器可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器可选包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至处理器。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
在一示例性实施例中，还提供了一种计算机可读存储介质，用于存储有至少一条计算机程序，所述至少一条计算机程序由处理器加载并执行以实现上述方法中的全部或部分步骤。例如，该计算机可读存储介质可以是只读存储器（Read-Only Memory，ROM）、随机存取存储器（Random Access Memory，RAM）、只读光盘（Compact Disc Read-Only Memory，CD-ROM）、磁带、软盘和光数据存储设备等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
Claims (10)
1.一种高精度的半导体芯片修调测试方法，其特征在于，所述方法用于半导体芯片修调测试系统中的计算机设备，所述半导体修调测试系统还包括目标半导体芯片，所述方法包括：
获取基准修调值；所述基准修调值确定为所述目标半导体芯片的最低位熔丝熔断后，所述目标半导体芯片的参数更新值，或者基准修调值确定为多个目标半导体芯片的多位熔丝熔断后，所述目标半导体芯片的参数更新值的平均值；
获取所述目标半导体芯片的第一目标更新值与所述基准修调值的第一比值，并将所述第一比值转换为第一二进制数；
向所述目标半导体芯片发送第一导通信号，以熔断所述第一二进制数不为零的最高位的熔丝，并测量所述目标半导体芯片的参数的第一实际更新值；
根据所述第一实际更新值以及所述第一二进制数的不为零的最高位所对应的数值，获取第一修调值；
获取所述目标半导体芯片的第二目标更新值与所述第一修调值的第二比值，并转换为第二二进制数以控制所述目标半导体芯片的熔丝熔断；所述第二目标更新值为所述第一目标更新值与所述第一实际更新值的差值。
2.根据权利要求1所述的方法，其特征在于，所述获取所述目标半导体芯片的第二目标更新值与所述第一修调值的第二比值，并转换为第二二进制数以控制所述目标半导体芯片的熔丝熔断，包括：
将所述目标半导体芯片的第二目标更新值与所述第一修调值的第二比值，转换为第二二进制数；
向所述目标半导体芯片发送第二导通信号，以熔断所述第二二进制数不为零的最高位的熔丝，并测量所述目标半导体芯片的参数的第二实际更新值；
根据所述第二实际更新值与所述第二二进制数不为零的最高位所对应的数值，获取第二修调值；
将第一目标更新值减去第一实际更新值以及第二实际更新值，获得第三目标更新值；
将所述目标半导体芯片的第三目标更新值与所述第二修调值的第三比值，转换为第三二进制数，以控制所述目标半导体芯片的熔丝熔断。
3.根据权利要求2所述的方法，其特征在于，所述根据所述第二实际更新值与所述第二二进制数不为零的最高位所对应的数值，获取第二修调值，包括：
将所述第二实际更新值与所述第二二进制数不为零的最高位所对应的数值的比值，确定为所述第二修调值。
4.根据权利要求2所述的方法，其特征在于，所述根据所述第二实际更新值与所述第二二进制数不为零的最高位所对应的数值，获取第二修调值，包括：
将所述第一实际更新值以及所述第二实际更新值之和，与第一二进制数不为零的最高位对应的数值以及第二二进制数不为零的最高位对应的数值之和的比值，确定为所述第二修调值。
5.根据权利要求2至4任一所述的方法，其特征在于，将所述目标半导体芯片的第三目标更新值与所述第二修调值的第三比值，转换为第三二进制数，以控制所述目标半导体芯片的熔丝熔断，包括：
将所述目标半导体芯片的第三目标更新值与所述第二修调值的第三比值，转换为第三二进制数；
根据所述第三二进制数，迭代控制所述目标半导体芯片的熔丝熔断，直至检测到所述目标半导体芯片满足指定条件；
或者，根据所述第三二进制数向所述目标半导体芯片发送第三导通信号，以熔断所述目标半导体芯片中，分别与所述第三二进制数中为1的位所对应的各个熔丝。
6.根据权利要求1所述的方法，其特征在于，所述向所述目标半导体芯片发送第一导通信号，包括：
当所述第一二进制数的不为零的最高位小于指定位数时，向所述目标半导体芯片发送第一导通信号；
所述方法还包括：
当所述第一二进制数的不为零的最高位为指定位数时，向所述目标半导体芯片发送第四导通信号，以熔断所述第一二进制数次高位的熔丝，并测量所述目标半导体芯片的参数的第三实际更新值；所述第一二进制数的次高位为所述第一二进制数的不为零的最高位的下一位；
根据所述第三实际更新值以及所述第一二进制的次高位所对应的数值，获取次高修调值；
获取所述目标半导体芯片的第二目标更新值与所述次高修调值的比值，并转换为第一候选二进制数；
根据所述第一候选二进制数向所述目标半导体芯片发送导通信号以控制所述目标半导体芯片的熔丝熔断。
7.根据权利要求6所述的方法，其特征在于，所述根据所述第一候选二进制数向所述目标半导体芯片发送导通信号以控制所述目标半导体芯片的熔丝熔断，包括：
当所述第一候选二进制数的不为零的最高位，不为所述指定位数的下一位时，根据所述第一候选二进制数向所述目标半导体芯片发送导通信号以控制所述目标半导体芯片的熔丝熔断；
当所述第一候选二进制数的不为零的最高位，为所述指定位数的下一位时，向所述目标半导体芯片发送备用导通信号，以控制所述目标半导体芯片的备用熔丝熔断；
将所述第一候选二进制数与所述备用熔丝的理论参数更新值对应的二进制数之差确定为第二候选二进制数，且当所述第二候选二进制数的不为零的最高位不为所述指定位数的下一位时，根据所述第二候选二进制数控制所述目标半导体芯片的熔丝熔断。
8.一种高精度的半导体芯片修调测试装置，其特征在于，所述装置包括：
基准修调获取模块，用于获取基准修调值；所述基准修调值确定为目标半导体芯片的最低位熔丝熔断后，所述目标半导体芯片的参数更新值，或者基准修调值确定为多个目标半导体芯片的多位熔丝熔断后，所述目标半导体芯片的参数更新值的平均值；
第一二进制数获取模块，用于获取所述目标半导体芯片的第一目标更新值与所述基准修调值的第一比值，并将所述第一比值转换为第一二进制数；
第一熔断模块，用于向所述目标半导体芯片发送第一导通信号，以熔断所述第一二进制数不为零的最高位的熔丝，并测量所述目标半导体芯片的参数的第一实际更新值；
第一修调获取模块，用于根据所述第一实际更新值以及所述第一二进制数的不为零的最高位所对应的数值，获取第一修调值；
第二熔断模块，用于获取所述目标半导体芯片的第二目标更新值与所述第一修调值的第二比值，并转换为第二二进制数以控制所述目标半导体芯片的熔丝熔断；所述第二目标更新值为所述第一目标更新值与所述第一实际更新值的差值。
9.一种计算机设备，其特征在于，所述计算机设备中包含处理器和存储器，所述存储器中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、至少一段程序、代码集或指令集由处理器加载并执行以实现如权利要求1至7任一所述的高精度的半导体芯片修调测试方法。
10.一种计算机可读存储介质，其特征在于，所述存储介质中存储有至少一条指令，所述至少一条指令由处理器加载并执行以实现如权利要求1至7任一所述的高精度的半导体芯片修调测试方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210000452.4A CN114002588B (zh) | 2022-01-04 | 2022-01-04 | 一种高精度的半导体芯片修调测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210000452.4A CN114002588B (zh) | 2022-01-04 | 2022-01-04 | 一种高精度的半导体芯片修调测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114002588A true CN114002588A (zh) | 2022-02-01 |
| CN114002588B CN114002588B (zh) | 2022-04-29 |
Family
ID=79932499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210000452.4A Active CN114002588B (zh) | 2022-01-04 | 2022-01-04 | 一种高精度的半导体芯片修调测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114002588B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114676599A (zh) * | 2022-05-26 | 2022-06-28 | 绍兴圆方半导体有限公司 | 一种芯片参数修调方法、装置、电子设备和存储介质 |
| CN115602237A (zh) * | 2022-11-25 | 2023-01-13 | 成都利普芯微电子有限公司（Cn） | 一种芯片修调电路、方法及驱动芯片 |
| CN118016132A (zh) * | 2023-12-28 | 2024-05-10 | 北京显芯科技有限公司 | 一种芯片修调方法、装置、系统及存储介质 |
| CN118334987A (zh) * | 2024-06-12 | 2024-07-12 | 集创北方(深圳)科技有限公司 | 烧写控制电路及相关装置 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4412241A (en) * | 1980-11-21 | 1983-10-25 | National Semiconductor Corporation | Multiple trim structure |
| US20020048191A1 (en) * | 2000-10-03 | 2002-04-25 | Tamio Ikehashi | Semiconductor device and testing method thereof |
| EP2253966A1 (en) * | 2009-05-18 | 2010-11-24 | Dialog Semiconductor GmbH | Self-trim and self-test of on-chip values |
| CN105470159A (zh) * | 2015-11-17 | 2016-04-06 | 无锡中微腾芯电子有限公司 | 芯片测试中监控烧熔丝达成率的方法 |
| CN106370996A (zh) * | 2016-08-30 | 2017-02-01 | 无锡中微腾芯电子有限公司 | 一种利用迭代法实现熔丝修调的方法 |
| CN107785306A (zh) * | 2016-08-30 | 2018-03-09 | 无锡华润上华科技有限公司 | 熔丝修调芯片的制造方法 |
| CN108155908A (zh) * | 2017-12-18 | 2018-06-12 | 中国电子科技集团公司第四十七研究所 | 一种数模转换器的熔丝修调测试方法 |
| CN110895645A (zh) * | 2018-09-12 | 2020-03-20 | 长鑫存储技术有限公司 | 目标修正码确定方法、装置、电子设备及存储介质 |
| CN112578843A (zh) * | 2019-09-29 | 2021-03-30 | 圣邦微电子（北京）股份有限公司 | 基于集成电路的电压修调方法及系统 |
| CN112702055A (zh) * | 2021-03-23 | 2021-04-23 | 泉芯电子技术(深圳)有限公司 | 芯片外围反熔丝预修调电路及其修调方法 |
| CN113805033A (zh) * | 2020-06-12 | 2021-12-17 | 圣邦微电子（北京）股份有限公司 | 芯片电压的修调方法 |
-
2022
- 2022-01-04 CN CN202210000452.4A patent/CN114002588B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4412241A (en) * | 1980-11-21 | 1983-10-25 | National Semiconductor Corporation | Multiple trim structure |
| US20020048191A1 (en) * | 2000-10-03 | 2002-04-25 | Tamio Ikehashi | Semiconductor device and testing method thereof |
| EP2253966A1 (en) * | 2009-05-18 | 2010-11-24 | Dialog Semiconductor GmbH | Self-trim and self-test of on-chip values |
| CN105470159A (zh) * | 2015-11-17 | 2016-04-06 | 无锡中微腾芯电子有限公司 | 芯片测试中监控烧熔丝达成率的方法 |
| CN106370996A (zh) * | 2016-08-30 | 2017-02-01 | 无锡中微腾芯电子有限公司 | 一种利用迭代法实现熔丝修调的方法 |
| CN107785306A (zh) * | 2016-08-30 | 2018-03-09 | 无锡华润上华科技有限公司 | 熔丝修调芯片的制造方法 |
| CN108155908A (zh) * | 2017-12-18 | 2018-06-12 | 中国电子科技集团公司第四十七研究所 | 一种数模转换器的熔丝修调测试方法 |
| CN110895645A (zh) * | 2018-09-12 | 2020-03-20 | 长鑫存储技术有限公司 | 目标修正码确定方法、装置、电子设备及存储介质 |
| CN112578843A (zh) * | 2019-09-29 | 2021-03-30 | 圣邦微电子（北京）股份有限公司 | 基于集成电路的电压修调方法及系统 |
| CN113805033A (zh) * | 2020-06-12 | 2021-12-17 | 圣邦微电子（北京）股份有限公司 | 芯片电压的修调方法 |
| CN112702055A (zh) * | 2021-03-23 | 2021-04-23 | 泉芯电子技术(深圳)有限公司 | 芯片外围反熔丝预修调电路及其修调方法 |
Non-Patent Citations (2)
| Title |
|---|
| 吴熙文 等: "一种利用迭代法实现的熔丝修调方案", 《电子与封装》 * |
| 高剑 等: "圆片测试中的熔丝修调方法研究", 《电子测量技术》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114676599A (zh) * | 2022-05-26 | 2022-06-28 | 绍兴圆方半导体有限公司 | 一种芯片参数修调方法、装置、电子设备和存储介质 |
| CN114676599B (zh) * | 2022-05-26 | 2022-08-30 | 绍兴圆方半导体有限公司 | 一种芯片参数修调方法、装置、电子设备和存储介质 |
| CN115602237A (zh) * | 2022-11-25 | 2023-01-13 | 成都利普芯微电子有限公司（Cn） | 一种芯片修调电路、方法及驱动芯片 |
| CN118016132A (zh) * | 2023-12-28 | 2024-05-10 | 北京显芯科技有限公司 | 一种芯片修调方法、装置、系统及存储介质 |
| CN118334987A (zh) * | 2024-06-12 | 2024-07-12 | 集创北方(深圳)科技有限公司 | 烧写控制电路及相关装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114002588B (zh) | 2022-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114002588B (zh) | 一种高精度的半导体芯片修调测试方法 | |
| CN106324479B (zh) | 一种芯片校准方法、电路及芯片 | |
| CN114201350A (zh) | 一种晶圆芯片的测试方法、装置、电子设备及存储介质 | |
| CN110568397B (zh) | 一种基于mcu软件的电能表校正方法及系统 | |
| CN108387837B (zh) | 芯片的测试方法 | |
| US20200057106A1 (en) | Identifying defect sensitive codes for testing devices with input or output code | |
| CN114676599B (zh) | 一种芯片参数修调方法、装置、电子设备和存储介质 | |
| CN114252798A (zh) | 大电流脉冲电源输出校准方法、装置及电子设备 | |
| US6032107A (en) | Calibrating test equipment | |
| CN113805033B (zh) | 芯片电压的修调方法 | |
| CN115394672A (zh) | 芯片参数修调方法及装置 | |
| US20080012596A1 (en) | Method and system for trimming voltage or current references | |
| CN117013975A (zh) | 熔丝修调方法和熔丝修调电路 | |
| JP2005127765A (ja) | 半導体試験モジュールおよび半導体装置の試験方法。 | |
| CN110895645B (zh) | 目标修正码确定方法、装置、电子设备及存储介质 | |
| CN116259559A (zh) | 一种芯片修调预测方法 | |
| CN115047722A (zh) | 线宽的测量方法 | |
| CN110688736B (zh) | Opc光学模型筛选方法及其筛选系统 | |
| CN114879789A (zh) | 一种可双向自动追踪的修调集成电路 | |
| US12007439B1 (en) | Method and apparatus for integrated circuit testing | |
| CN114487865A (zh) | 电池soc估算方法、电池管理系统和计算机可读存储介质 | |
| CN117665686B (zh) | 基于ate设备的动态负载校准方法及系统、设备、介质 | |
| CN113504457B (zh) | 提升检测精度的电路测试装置和方法 | |
| CN116068478B (zh) | 一种芯片下载校准系统及使用方法 | |
| JP2000162251A (ja) | 電圧測定装置及び電圧測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 215000 Building 1, No. 150, Jici Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province Patentee after: Suzhou Baker Microelectronics Co.,Ltd. Address before: 215000 78 Keling Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province Patentee before: Suzhou Baker Microelectronics Co.,Ltd. |