CN106370996A - 一种利用迭代法实现熔丝修调的方法 - Google Patents
一种利用迭代法实现熔丝修调的方法 Download PDFInfo
- Publication number
- CN106370996A CN106370996A CN201610767531.2A CN201610767531A CN106370996A CN 106370996 A CN106370996 A CN 106370996A CN 201610767531 A CN201610767531 A CN 201610767531A CN 106370996 A CN106370996 A CN 106370996A
- Authority
- CN
- China
- Prior art keywords
- fuse
- value
- reference voltage
- lsb
- truth table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种利用迭代法实现熔丝修调的方法,包括:步骤1,设定熔丝修调后基准电压的目标值并建立一张熔丝真值表;步骤2,进行一个芯片的测试,监控芯片烧熔丝前基准电压实测值;步骤3,根据烧熔丝前基准电压实测值和基准电压目标值计算出该管芯熔丝烧写的步数,再根据熔丝真值表的对应关系烧断相应的熔丝;步骤4,再次测量烧熔丝后基准电压值,并判断出基准值测试项是否合格;步骤5,根据烧熔丝前与烧熔丝后基准电压实测值计算出当前熔丝烧写的步距,并用于下一颗管芯的熔丝烧写计算当中。其优点是:迭代法用于熔丝修调,自动调整熔丝真值表,使之更加适用于当前圆片区域,修调后的基准值更加接近目标值,从而提升测试良率。
Description
技术领域
本发明涉及一种在圆片测试过程中通过迭代法实现熔丝修调的方法,属于集成电路技术领域。
背景技术
随着集成电路设计与工艺技术的发展,电路性能要求原来越高。但是,电路性能总是受到半导体制造工艺的非理想因素的影响,使芯片与芯片之间、晶圆与晶圆之间、以及批次和批次之间存在着不同程度的偏差,并且无法通过仿真软件进行有效的模拟和预测。于是,在晶圆测试期间通常需要通过熔丝修调来使管芯趋向于同一标准。
如图1所示,普通金属熔丝一般由金属电阻或薄膜等其他电阻构成,熔丝通常两头宽中间窄。利用探针将大电流(一般在200mA左右)加至熔丝TPAD上,从而烧断集成电路中的熔丝,以达到修调基准电压的目的。熔丝一旦烧断之后将不可恢复,固熔丝修调在集成电路测试中至关重要,它不仅关系到产品的精度还关系到测试的良率。
然而,对于某些熔丝步距一致性欠佳的产品,传统的查表法熔丝修调方案已经不能满足芯片精度的要求,主要表现为测试过程中区域性或批次性低良率,造成人力、物力的损失。
发明内容
为了克服因为熔丝修调不精确而导致晶圆低良率等问题,本发明提供了一种将迭代法应用到熔丝修调中的方法,该方法通过晶圆测试来提升产品精度。采用迭代法的熔丝方案可以根据圆片当前区域的熔丝步距实时调整熔丝表,提升测试良率。
按照本发明提供的技术方案,所述利用迭代法实现熔丝修调的方法,包括如下步骤:
步骤1、设定熔丝修调后基准电压的目标值Vtarget,并建立一张对应的熔丝真值表,熔丝真值表包含了芯片各个基准电压的实测值范围与需要烧断的熔丝的对应真值表;烧断每一段熔丝都能够引起基准电压值的变化,不同段熔丝的变化量呈比例关系,最小一段熔丝可以修调的值为熔丝步距LSB。所述熔丝真值表中“1”表示需要将该段熔丝烧断,“0”表示对应段的熔丝不作处理。
步骤2、测量烧熔丝前芯片基准电压值,当基准电压实测值Vbef没有落在熔丝真值表的范围内时,直接将该管芯判断为不合格片;当Vbef在熔丝真值表中基准电压目标值所在的实测值范围内即无需进行熔丝修调时,对该芯片基准电压值测试部分做“通过”处理;其他情况下则需要继续执行下列步骤
步骤3、根据计算(Vtarget-Vbef)/LSB的值四舍五入得出该管芯熔丝烧写的步数n,再根据熔丝真值表的对应关系烧断相应的熔丝
步骤4、测量烧熔丝后芯片基准电压值Vaf,当Vaf没有落在基准电压目标值所在的实测值范围内时,直接将该管芯判断为不合格片;若Vaf在基准电压目标值所在的实测值范围内时,则对该芯片基准电压值测试部分做“通过”处理。
步骤5、根据公式LSB=(Vaf-Vbef)/n计算出新的熔丝步距值并用于下一颗管芯的熔丝计算中,实现LSB实时迭代熔丝修调。
其中,计算出新的熔丝步距值之后需要剔除一些不合理的LSB值,比如当测试到圆片边缘或者一块固定失效区域时,或者当LSB计算值超出理论值范围时,给LSB强制赋理论值。
本发明的优点在于:迭代法应用于熔丝修调,不断将前一颗管芯的熔丝步距应用于下一颗管芯的基准电压值修调过程中。该方案通过实时监控熔丝步距实测值,自动调整熔丝真值表(Trimming Table),使之更加适用于当前圆片区域,修调后的基准值更加接近目标值,从而提升测试良率。
附图说明
图1为芯片内的熔丝结构示意图。
图2为本发明的烧熔丝电原理图。
图3为本发明的实施例流程图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
模拟类芯片测试中,需要通过熔丝修调使出厂电路的基准值更加精确,一致性更好。本实施例在晶圆测试中利用迭代法实现熔丝修调,如图3所示,包括以下步骤:
步骤1,本例中熔丝修调后的目标值为18.75mV。建立一张熔丝真值表,如下表所示;
熔丝数量为三段,分别为T1-GND、T2-GND、T3-GND,这三段熔丝烧断之后引起的基准电压变化量理论值分别为+37.5mV(T1-GND)、+75mV(T2-GND)、+150mV(T3-GND),呈比例关系。
熔丝真值表中设有基准电压最低参考值-262.5mV和最高参考值37.5mV。芯片测试中,若基准电压实测值Vbef没有落在熔丝真值表的范围内时,直接将该管芯判断为不合格片。若基准电压实测值Vbef落在基准电压目标值范围(真值表(0,0,0)对应的范围,即0mV-37.5mV)内,则芯片合格,无需进行烧熔丝修调。
熔丝真值表中包含了芯片各个基准电压实测值范围与需要烧断的熔丝的对应关系;上表中数字逻辑“1”表示需要将该段熔丝烧断,“0”表示对应段的熔丝不作处理。
图2为晶圆测试时烧熔丝原理图;TrimPower处加烧熔丝电压;K1、K2、K3为控制继电器开关;烧熔丝前,探针与熔丝的修调点TPAD接触;继电器开关闭合,则烧熔丝电压施加至相应的熔丝上;若探针与熔丝的修调点接触不良则可能导致烧熔丝失败。
芯片测试和烧熔丝修调过程如下:
步骤2,对某一颗管芯进行测试,监控该芯片的基准电压Vbef是否落在0mV-37.5mV内,若没有在这个范围内则判断为待继续测试分析。例如实测值为-110mV,由于Vbef没有低于最低参考值-262.5mV也没有高于最高参考值37.5mV,该颗管芯不会被判断为不良品,并且需根据要求烧断相应的熔丝以改变基准电压。
步骤3,根据公式(Vtarget-Vbef)/LSB=(18.75-(-110))/37.5=3.43,四舍五入n为3,根据熔丝真值表即需要熔断T1-GND、T2-GND两段熔丝。在本例中需要对TrimPower加上合适电压(一般为5V左右),并且闭合继电器开关K1和K2,以烧断这两段熔丝。
步骤4,重新测试烧熔丝后芯片基准电压值Vaf,若Vaf处在基准电压目标值所在的实测值范围0mV-37.5mV内则芯片烧熔丝成功,执行下一芯片的测试或者其它项目的测试。
本例中,烧熔丝前Vbef实测值为-110mV时需烧写T1-GND、T2-GND两段熔丝,烧熔丝后Vaf实测值为0.8mV。而Vaf理论值为-110mV+37.5mV+75mV=2.5mV,实测值比理论值略偏小,但实际生产中若熔丝步距不是很一致的话,采用查表法或者中心值法烧熔丝则可能出现烧熔丝后Vaf值偏离规范上限或者下限的情况。
步骤5,根据公式LSB=(Vaf-Vbef)/n计算出新的熔丝步距值并用于下一颗管芯的熔丝计算中,实现LSB实时迭代熔丝修调。
本例中,LSB=(0.8-(-110))/3=36.93mV比理论熔丝步距值37.5mV要小,通过计算得到的这个步距才更接近该圆片的实际情况。对于下一颗芯片基准值测试需要烧熔丝时,将计算完的LSB迭代入(Vtarget-Vbef)/LSB公式中再计算熔丝烧写的步数n,这样使烧熔丝更贴近该圆片的实时情况。上述方法中,迭代熔丝修调方案需要剔除一些不合理的LSB值,在本例中当计算得到的LSB小于10mV或者大于60mV时需给LSB强制赋值37.5mV并迭代到下一次烧熔丝计算中。
Claims (3)
1.一种利用迭代法实现熔丝修调的方法,其特征是,包括如下步骤:
步骤1、设定熔丝修调后基准电压的目标值Vtarget,并建立一张对应的熔丝真值表,熔丝真值表包含了芯片各个基准电压的实测值范围与需要烧断的熔丝的对应真值表;烧断每一段熔丝都能够引起基准电压值的变化,不同段熔丝的变化量呈比例关系,最小一段熔丝可以修调的值为熔丝步距LSB;
步骤2、测量烧熔丝前芯片基准电压值,当基准电压实测值Vbef没有落在熔丝真值表的范围内时,直接将该管芯判断为不合格片;当Vbef在熔丝真值表中基准电压目标值所在的实测值范围内即无需进行熔丝修调时,对该芯片基准电压值测试部分做“通过”处理;其他情况下则需要继续执行下列步骤;
步骤3、根据计算(Vtarget-Vbef)/LSB的值四舍五入得出该管芯熔丝烧写的步数n,再根据熔丝真值表的对应关系烧断相应的熔丝;
步骤4、测量烧熔丝后芯片基准电压值Vaf,当Vaf没有落在基准电压目标值所在的实测值范围内时,直接将该管芯判断为不合格片;若Vaf在基准电压目标值所在的实测值范围内时,则对该芯片基准电压值测试部分做“通过”处理;
步骤5、根据公式LSB=(Vaf-Vbef)/n计算出新的熔丝步距值并用于下一颗管芯的熔丝计算中,实现LSB实时迭代熔丝修调。
2.如权利要求1所述的一种利用迭代法实现熔丝修调的方法,其特征在于:计算出新的熔丝步距值之后需要剔除一些不合理的LSB值,包括当测试到圆片边缘或者一块固定失效区域时,或者当LSB计算值超出理论值范围时,给LSB强制赋理论值。
3.如权利要求1所述的一种利用迭代法实现熔丝修调的方法,其特征在于:所述熔丝真值表中“1”表示需要将该段熔丝烧断,“0”表示对应段的熔丝不作处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610767531.2A CN106370996B (zh) | 2016-08-30 | 2016-08-30 | 一种利用迭代法实现熔丝修调的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610767531.2A CN106370996B (zh) | 2016-08-30 | 2016-08-30 | 一种利用迭代法实现熔丝修调的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106370996A true CN106370996A (zh) | 2017-02-01 |
CN106370996B CN106370996B (zh) | 2019-01-29 |
Family
ID=57901705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610767531.2A Active CN106370996B (zh) | 2016-08-30 | 2016-08-30 | 一种利用迭代法实现熔丝修调的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106370996B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108155908A (zh) * | 2017-12-18 | 2018-06-12 | 中国电子科技集团公司第四十七研究所 | 一种数模转换器的熔丝修调测试方法 |
CN108919086A (zh) * | 2017-12-27 | 2018-11-30 | 北京时代民芯科技有限公司 | 一种基于1553b总线电路烧写键值的方法及装置 |
CN114002588A (zh) * | 2022-01-04 | 2022-02-01 | 苏州贝克微电子股份有限公司 | 一种高精度的半导体芯片修调测试方法 |
CN114428204A (zh) * | 2020-10-29 | 2022-05-03 | 长鑫存储技术有限公司 | 芯片输出特性的调整方法和装置 |
US12002751B2 (en) | 2020-10-29 | 2024-06-04 | Changxin Memory Technologies, Inc. | Adjustment method and device for chip output characteristics |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090045400A1 (en) * | 2007-08-13 | 2009-02-19 | Broadcom Corporation | Method for monitoring fuse integrity in a semiconductor die and related structure |
CN101937835A (zh) * | 2010-06-30 | 2011-01-05 | 上海华岭集成电路技术有限责任公司 | 熔丝类晶圆修调参数的方法 |
CN105470159A (zh) * | 2015-11-17 | 2016-04-06 | 无锡中微腾芯电子有限公司 | 芯片测试中监控烧熔丝达成率的方法 |
-
2016
- 2016-08-30 CN CN201610767531.2A patent/CN106370996B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090045400A1 (en) * | 2007-08-13 | 2009-02-19 | Broadcom Corporation | Method for monitoring fuse integrity in a semiconductor die and related structure |
CN101937835A (zh) * | 2010-06-30 | 2011-01-05 | 上海华岭集成电路技术有限责任公司 | 熔丝类晶圆修调参数的方法 |
CN105470159A (zh) * | 2015-11-17 | 2016-04-06 | 无锡中微腾芯电子有限公司 | 芯片测试中监控烧熔丝达成率的方法 |
Non-Patent Citations (5)
Title |
---|
吴熙文: "LDO类IC基准项测试及熔丝修调方法探讨", 《电子与封装》 * |
张亚军等: "最小二乘法和熔丝编程", 《电子与封装》 * |
张鹏辉等: "熔丝类电路的修调探索", 《电子与封装》 * |
陆强等: "IC内置熔丝熔断方法", 《电子与封装》 * |
高剑等: "圆片测试中的熔丝修调方法研究", 《电子测量技术》 * |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108155908A (zh) * | 2017-12-18 | 2018-06-12 | 中国电子科技集团公司第四十七研究所 | 一种数模转换器的熔丝修调测试方法 |
CN108919086A (zh) * | 2017-12-27 | 2018-11-30 | 北京时代民芯科技有限公司 | 一种基于1553b总线电路烧写键值的方法及装置 |
CN108919086B (zh) * | 2017-12-27 | 2021-01-08 | 北京时代民芯科技有限公司 | 一种基于1553b总线电路烧写键值的方法及装置 |
CN114428204A (zh) * | 2020-10-29 | 2022-05-03 | 长鑫存储技术有限公司 | 芯片输出特性的调整方法和装置 |
CN114428204B (zh) * | 2020-10-29 | 2023-09-01 | 长鑫存储技术有限公司 | 芯片输出特性的调整方法和装置 |
US12002751B2 (en) | 2020-10-29 | 2024-06-04 | Changxin Memory Technologies, Inc. | Adjustment method and device for chip output characteristics |
CN114002588A (zh) * | 2022-01-04 | 2022-02-01 | 苏州贝克微电子股份有限公司 | 一种高精度的半导体芯片修调测试方法 |
CN114002588B (zh) * | 2022-01-04 | 2022-04-29 | 苏州贝克微电子股份有限公司 | 一种高精度的半导体芯片修调测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106370996B (zh) | 2019-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106370996B (zh) | 一种利用迭代法实现熔丝修调的方法 | |
US7689876B2 (en) | Real-time optimized testing of semiconductor device | |
KR101195226B1 (ko) | 반도체 웨이퍼 분석 시스템 | |
CN105470159B (zh) | 芯片测试中监控烧熔丝达成率的方法 | |
CN101266267B (zh) | 用于确定输出到比较器的输入电压值的方法及光驱动电路 | |
CN101510520B (zh) | 一种抗干扰异步修调晶圆测试方法 | |
CN109255159A (zh) | 一种基于机器学习的电路路径延时波动预测方法 | |
CN102540895A (zh) | 一种先进过程控制系统及其测试方法 | |
US8471491B2 (en) | Method for operating AC light-emitting diode | |
CN108445371A (zh) | 绝缘栅双极型晶体管使用寿命预分拣方法 | |
CN108878306A (zh) | 一种多工位集成电路熔丝修调测试系统及其修调方法 | |
CN113655768A (zh) | 装配良率控制方法、设备及计算机可读存储介质 | |
CN107505558A (zh) | 一种晶圆测试中动态修改参数达到提高良率的方法 | |
CN106935527A (zh) | 电迁移签核方法和系统 | |
CN107785306B (zh) | 熔丝修调芯片的制造方法 | |
CN107994894A (zh) | 多晶熔丝预修调电路 | |
Yuan et al. | Failure mode verification of power IGBT under different thermal stress application conditions in power cycling test environment | |
WO2022062533A1 (zh) | 半导体产品分级方法和分级系统 | |
CN100511622C (zh) | 修正半导体引脚测试电压来校正输出电流的方法 | |
CN103018655A (zh) | 一种电池保护电路的过充电压检测电路 | |
US8338192B2 (en) | High precision semiconductor chip and a method to construct the semiconductor chip | |
US9207277B2 (en) | System and method for generating a yield forecast based on wafer acceptance tests | |
CN109308395A (zh) | 基于lof-knn算法的晶圆级空间测量参数异常识别方法 | |
CN106405374A (zh) | 一种减小测试误差的烧熔丝方法 | |
Pearn et al. | Analytic solution to product acceptance determination for gold bumping process with multiple manufacturing lines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |