CN104299957A - 多晶硅熔丝监控结构及监控方法 - Google Patents
多晶硅熔丝监控结构及监控方法 Download PDFInfo
- Publication number
- CN104299957A CN104299957A CN201310304225.1A CN201310304225A CN104299957A CN 104299957 A CN104299957 A CN 104299957A CN 201310304225 A CN201310304225 A CN 201310304225A CN 104299957 A CN104299957 A CN 104299957A
- Authority
- CN
- China
- Prior art keywords
- polysilicon fuse
- test lead
- polysilicon
- endless belt
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fuses (AREA)
Abstract
本发明公开了一种多晶硅熔丝监控结构,包含一段特定长宽的多晶硅熔丝,及两连接该多晶硅熔丝两端的引出端,距离多晶硅及引出端一定距离包围有一圈不闭合的链条型环带,环带两端为另两引出端。本发明还公开了所述多晶硅熔丝监控结构的监控方法,通过上述结构,调整链条型环带与多晶硅熔丝之间的距离,能有效监控多晶硅熔丝熔断前后,不闭合链条型环带的电阻值的变化,得出多晶硅熔丝到多晶硅熔丝周围电路的安全距离。
Description
技术领域
本发明涉及半导体集成电路制造领域,特别是指一种多晶硅熔丝监控结构及监控方法。
背景技术
熔丝结构广泛应用在集成电路领域中,是集成电路中的重要组成部分。一般用作电路、数据保护等用途,利用大电流烧断的多晶硅熔丝是为比较常见的熔丝结构。多晶硅熔丝的熔断,经常会出现多晶硅熔断时对周围电路产生影响的情况,传统的监控多晶硅熔丝熔断状况的结构仅有多晶硅熔丝的单独结构,如图1所示,该结构由多晶硅熔丝101和多晶硅两侧的第一引出区102和第二引出区103组成,第一引出区102和第二引出区103是多层金属层叠结构,通过金属通孔104连接各层金属。在对多晶硅熔丝进行熔断操作时,通过测试第一测试端201和第二测试端202两个端口之间的电阻值来监孔多晶硅熔丝的熔断情况。
这种结构只能单独监控多晶硅熔丝的熔断情况。由于多晶硅在熔断时会发生爆裂,进而对其周围的器件或者电路产生影响,使得器件或者电路不能正常工作。传统的监控结构在多晶硅熔丝熔断爆裂后无法监控出对周围器件或者电路是否有影响,也无法得出其他器件或者电路距离多晶硅熔丝多远是安全距离。
因此,传统的多晶硅熔丝监控结构无法有效全面的对多晶硅熔丝进行监控,也无法提供给客户一个设计准则。
发明内容
本发明所要解决的技术问题在于提供一种多晶硅熔丝监控结构,包含有一特定长度及宽度的多晶硅熔丝,多晶硅熔丝两端具有第一及第二引出区,所述多晶硅熔丝两端的第一及第二引出区为多层金属结构,各层金属之间通过通孔或层间连接孔连接;第一引出区及第二引出区还分别具有第一测试端及第二测试端;
在多晶硅熔丝及第一、第二引出区一定距离具有环绕一圈的不闭合的导电环带,且不闭合的导电环带两端口分别为第三测试端及第四测试端。
进一步地,所述的不闭合的导电环带是由有源区、通孔、金属层、金属层间通孔连接到顶层金属构成。
进一步地,所述的不闭合的导电环带是链条型的多单元重复连接结构,导电环带中的电流从第一单元的底层有源区通过通孔流向第一层金属,再由金属层间通孔向上流经各金属层直到顶层金属,再流向第二单元的顶层金属,经第二单元的金属层间通孔向下流经各金属层,一直到第二单元的底层有源区,然后再流向下一个单元。
进一步地,当不闭合的导电环带与多晶硅熔丝之间的距离调整时,不闭合导电环带的链条单元结构数目不变。
进一步地,所述的多晶硅熔丝或者更换为金属熔丝,以监控金属熔丝对周围电路的安全距离。
进一步地,所述的监控结构是放置于芯片的划片槽区域。
进一步地,测试时,是通过监控第一测试端和第二测试端之间的电阻来确定多晶硅熔丝熔断情况,通过监控第三测试端和第四测试端之间的电阻变化来监控多晶硅熔丝熔断对周围电路的影响。
进一步地,多晶硅熔丝熔断操作后,若第一测试端和第二测试端之间的电阻变为无穷大,则证明多晶硅熔丝熔断;若第三测试端和第四测试端之间的电阻值在多晶硅熔丝熔断前后不变,则证明多晶硅熔丝熔断对周围电路没有影响,否则产生影响。
本发明通过在多晶硅熔丝两端连接多层金属结构的第一及第二引出区,以及设置环绕包围多晶硅熔丝及第一、第二引出区的不闭合导电环带,有效监控了多晶硅熔丝熔断情况及其熔断对周围电路产生的影响,能及时协助调整多晶硅熔丝与其周围电路的安全距离,快速建立合适的设计规则。
附图说明
图1是传统的多晶硅熔丝监控结构。
图2是本发明多晶硅熔丝监控结构。
图3是本发明所述不闭合导电环带的剖视图,显示电流路径。
附图标记说明
101是多晶硅熔丝,102是第一引出区,103是第二引出区,104是通孔,105是连接孔,106是不闭合导电环带,107是有源区,108是第一层金属,109是顶层金属,201是第一测试端,202是第二测试端,203是第三测试端,204是第四测试端,D是安全距离。
具体实施方式
本发明所述的一种多晶硅熔丝监控结构,一般是放置于芯片的划片槽区域。如图2所示,包含有一特定长度及宽度(根据产品实际需求而定)的多晶硅熔丝101,多晶硅熔丝101两端具有第一引出区102及第二引出区103,所述第一引出区102及第二引出区103为多层金属结构,各层金属之间通过通孔104及层间连接孔105连接;第一引出区102及第二引出区103还分别具有第一测试端201及第二测试端202;
在多晶硅熔丝101及第一、第二引出区一定距离D具有环绕一圈的不闭合的导电环带106,且不闭合的导电环带106两端口分别为第三测试端203及第四测试端204。所述的不闭合的导电环带106是由有源区、通孔、金属层、金属层间通孔连接到顶层金属构成。
所述的不闭合的导电环带106是链条型的多单元重复连接结构,其剖视图如图3所示,导电环带106中的电流从第一单元的底层有源区107通过通孔104流向第一层金属108,再由金属层间通孔104向上流经各金属层直到顶层金属109,再流向第二单元的顶层金属109,经第二单元的金属层间通孔向下流经各金属层,一直到第二单元的底层有源区107,然后再流向下一个单元,以此循环往复。图3中所示的虚线长箭头以及右下角的方波型图示显示了电流在导电环带剖面中的不断上下的电流流向。不闭合的导电环带中的电流通过这种方式流经各层金属,可以监测多晶硅熔丝熔断时对各层金属的影响,而不会产生漏测。
当不闭合的导电环带106与多晶硅熔丝101之间的距离D调整时,不闭合导电环带106的链条单元结构数目保持不变。
本发明所述的多晶硅熔丝101,也可更换为金属熔丝,以监控金属熔丝熔断操作对周围电路的安全距离。
本发明所述的多晶硅熔丝监控结构的监控方法,是在测试时,通过监控第一测试端201和第二测试端202之间的电阻来确定多晶硅熔丝101熔断情况。多晶硅熔丝101熔断操作前,测量第一测试端201与第二测试端202之间的电阻值并记录,在多晶硅熔丝熔断操作后,再测量第一测试端201与第二测试端202之间的电阻值并与熔断前测量的电阻值比较,若第一测试端201和第二测试端202之间的电阻变为无穷大,则证明多晶硅熔丝101熔断;若第一测试端201和第二测试端202之间的电阻仍存在数值,则证明多晶硅熔丝101未熔断完全,因此,设计人员可根据测量情况对多晶硅熔丝尺寸或熔断参数进行调整。
另外,同步地,通过监控第三测试端203和第四测试端204之间的电阻变化来监控多晶硅熔丝101熔断对周围电路的影响。多晶硅熔丝101熔断操作前,测量第三测试端203与第四测试端204之间的电阻值并记录;在多晶硅熔丝101熔断操作后,再测量第三测试端203与第四测试端204之间的电阻值并与熔断前测量的电阻值相比较,若第三测试端203和第四测试端204之间的电阻值在多晶硅熔丝101熔断前后不变,则证明多晶硅熔丝101熔断对周围电路没有影响,否则产生影响。设计人员根据测量情况适当调整不闭合导电环带106与多晶硅熔丝101之间的距离D直到多晶硅熔丝101熔断操作对周围电路没有影响,获得安全距离D的参数,提供给客户进行设计,在芯片允收测试阶段稳定地监控多晶硅熔丝对周围器件的影响。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种多晶硅熔丝监控结构,包含有一特定长度及宽度的多晶硅熔丝,多晶硅熔丝两端具有第一及第二引出区,其特征在于:
所述多晶硅熔丝两端的第一及第二引出区为多层金属结构,各层金属之间通过通孔或层间连接孔连接;第一引出区还连接第一测试端,第二引出区连接第二测试端;
在多晶硅熔丝及第一、第二引出区一定距离具有环绕一圈的不闭合的导电环带,且不闭合的导电环带两端口分别连接第三测试端及第四测试端。
2.如权利要求1所述的多晶硅熔丝监控结构,其特征在于:所述的不闭合的导电环带是由有源区、通孔、金属层、金属层间通孔连接到顶层金属构成。
3.如权利要求1所述的多晶硅熔丝监控结构,其特征在于:所述的不闭合的导电环带是链条型的多单元重复连接结构,导电环带中的电流从第一单元的底层有源区通过通孔流向第一层金属,再由金属层间通孔向上流经各金属层直到顶层金属,再流向第二单元的顶层金属,经第二单元的金属层间通孔向下流经各金属层,一直到第二单元的底层有源区,然后再流向下一个单元。
4.如权利要求3所述的多晶硅熔丝监控结构,其特征在于:当不闭合的导电环带与多晶硅熔丝之间的距离调整时,不闭合导电环带的链条单元结构数目不变。
5.如权利要求1所述的多晶硅熔丝监控结构,其特征在于:所述的多晶硅熔丝或者更换为金属熔丝,以监控金属熔丝对周围电路的安全距离。
6.如权利要求1所述的多晶硅熔丝监控结构,其特征在于:所述的监控结构是放置于芯片的划片槽区域。
7.如权利要求1所述的多晶硅熔丝监控结构的监控方法,其特征在于:测试时,是通过监控第一测试端和第二测试端之间的电阻来确定多晶硅熔丝熔断情况,通过监控第三测试端和第四测试端之间的电阻变化来监控多晶硅熔丝熔断对周围电路的影响,并调整得到多晶硅熔丝与不闭合导电环带之间的安全距离。
8.如权利要求7所述的多晶硅熔丝监控结构的监控方法,其特征在于:多晶硅熔丝熔断操作后,若第一测试端和第二测试端之间的电阻变为无穷大,则证明多晶硅熔丝熔断;若第三测试端和第四测试端之间的电阻值在多晶硅熔丝熔断前后不变,则证明多晶硅熔丝熔断对周围电路没有影响,否则产生影响。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310304225.1A CN104299957B (zh) | 2013-07-19 | 2013-07-19 | 多晶硅熔丝监控结构及监控方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310304225.1A CN104299957B (zh) | 2013-07-19 | 2013-07-19 | 多晶硅熔丝监控结构及监控方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104299957A true CN104299957A (zh) | 2015-01-21 |
CN104299957B CN104299957B (zh) | 2017-12-05 |
Family
ID=52319623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310304225.1A Active CN104299957B (zh) | 2013-07-19 | 2013-07-19 | 多晶硅熔丝监控结构及监控方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104299957B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106158825A (zh) * | 2015-04-27 | 2016-11-23 | 上海复旦微电子集团股份有限公司 | 一种芯片 |
CN107785306A (zh) * | 2016-08-30 | 2018-03-09 | 无锡华润上华科技有限公司 | 熔丝修调芯片的制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6806107B1 (en) * | 2003-05-08 | 2004-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse element test structure and method |
CN1901170A (zh) * | 2005-07-21 | 2007-01-24 | 台湾积体电路制造股份有限公司 | 半导体装置 |
US20080211059A1 (en) * | 2007-01-17 | 2008-09-04 | Samsung Electronics Co., Ltd. | Electronic fuse having heat spreading structure |
-
2013
- 2013-07-19 CN CN201310304225.1A patent/CN104299957B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6806107B1 (en) * | 2003-05-08 | 2004-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse element test structure and method |
CN1901170A (zh) * | 2005-07-21 | 2007-01-24 | 台湾积体电路制造股份有限公司 | 半导体装置 |
US20080211059A1 (en) * | 2007-01-17 | 2008-09-04 | Samsung Electronics Co., Ltd. | Electronic fuse having heat spreading structure |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106158825A (zh) * | 2015-04-27 | 2016-11-23 | 上海复旦微电子集团股份有限公司 | 一种芯片 |
CN106158825B (zh) * | 2015-04-27 | 2018-12-04 | 上海复旦微电子集团股份有限公司 | 一种芯片 |
CN107785306A (zh) * | 2016-08-30 | 2018-03-09 | 无锡华润上华科技有限公司 | 熔丝修调芯片的制造方法 |
CN107785306B (zh) * | 2016-08-30 | 2020-03-13 | 无锡华润上华科技有限公司 | 熔丝修调芯片的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104299957B (zh) | 2017-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7965095B2 (en) | Separate testing of continuity between an internal terminal in each chip and an external terminal in a stacked semiconductor device | |
US11275700B2 (en) | Integrated circuit I/O integrity and degradation monitoring | |
US9557376B2 (en) | Apparatuses and methods for die seal crack detection | |
US7649200B1 (en) | System and method of detecting IC die cracks | |
US7196294B2 (en) | Method and resistive bridge circuit for the detection of solder-joint failures in a digital electronic package | |
CN103219322B (zh) | 具有电阻测量结构的三维集成电路及其使用方法 | |
US9159692B2 (en) | Millimeter wave wafer level chip scale packaging (WLCSP) device and related method | |
CN103855050B (zh) | 晶圆良率监测方法 | |
US20130130415A1 (en) | Methods of testing integrated circuit devices using fuse elements | |
US9377504B2 (en) | Integrated circuit interconnect crack monitor circuit | |
US9291669B2 (en) | Semiconductor device, test structure of the semiconductor device, and method of testing the semiconductor device | |
CN104299957A (zh) | 多晶硅熔丝监控结构及监控方法 | |
KR100897982B1 (ko) | 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법 | |
JP2006214950A (ja) | 半導体チップ並びにその検査装置および検査方法 | |
JP4967008B2 (ja) | 基板のテスト方法 | |
CN106505054B (zh) | 一种半导体晶圆的测试结构 | |
JP2013077842A (ja) | 配線板、配線板の検査方法 | |
US8810252B2 (en) | Solder joint inspection | |
JP2011158347A (ja) | 半導体装置および検査システム | |
US11018094B2 (en) | Semiconductor packages configured for measuring contact resistances and methods of obtaining contact resistances of the semiconductor packages | |
JP2009135283A (ja) | 静電気放電検出素子及び静電気放電検出方法 | |
KR20100099516A (ko) | 검사용 구조물 | |
US20110006834A1 (en) | Semiconductor device and method of monitoring blowing of fuse in semiconductor device | |
CN108717159A (zh) | 一种集成电路测试探针卡及测试系统保护结构 | |
KR100688688B1 (ko) | 반도체 칩 가드 링의 모니터링 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |