CN107731831B - 一种改善接触孔插塞氧化物凹陷的工艺方法 - Google Patents
一种改善接触孔插塞氧化物凹陷的工艺方法 Download PDFInfo
- Publication number
- CN107731831B CN107731831B CN201710733227.0A CN201710733227A CN107731831B CN 107731831 B CN107731831 B CN 107731831B CN 201710733227 A CN201710733227 A CN 201710733227A CN 107731831 B CN107731831 B CN 107731831B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide
- chemical mechanical
- mechanical polishing
- tangent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000000126 substance Substances 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 47
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 32
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 217
- 238000005498 polishing Methods 0.000 claims description 36
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- 239000011229 interlayer Substances 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 17
- 239000002131 composite material Substances 0.000 claims description 13
- 238000007517 polishing process Methods 0.000 claims description 13
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 230000015654 memory Effects 0.000 abstract description 15
- 238000001039 wet etching Methods 0.000 abstract description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种改善接触孔插塞氧化物凹陷的工艺方法，通过在经化学机械研磨工艺(CMP)处理的接触孔堆叠结构的表面插入一层硬质的化学机械研磨截止层，来实现随后通过化学机械研磨工艺(CMP)，将原子层沉积工艺(ALD)沉积顶层选择栅切线氧化物材料步骤中形成的多余的顶层选择栅切线氧化物材料层去除，从而在随后等离子体增强化学的气相沉积法(PECVD)形成的插塞氧化物及堆叠结构中不再有原子层沉积工艺(ALD)沉积的氧化物层，也因此，在随后的接触孔(Channel Hole)湿法刻蚀工艺(如DHF湿法刻蚀)中，避免了由于原子层沉积工艺(ALD)沉积的氧化物层的过快刻蚀而导致的接触孔(Channel Hole)的弯曲状(Bowing Profile)形貌的加剧，从而提高了3D NAND闪存的整体性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构的制作方法，具体为一种改善接触孔插塞氧化物凹陷的工艺方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，3D NAND以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的的存储器，已经成为新兴存储器设计和生产的主流工艺。
然而，在目前3D NAND结构的制备工艺中，通常是采用原子层沉积(Atomic LayerDeposition，简称ALD)的方法于接触孔(Channel Hole)中充满氧化物，其次回刻(RecessEtch Back)该氧化物，以将该接触孔的部分侧壁予以暴露，之后于接触孔中沉积多晶硅(Poly)以形成多晶硅插塞(Poly Plug)；如图1a所示，其中，2为TEOS等氧化物介质层、3为氮化硅牺牲层，由于接触孔1的纵截面一般呈弯曲状(Bowing Profile)(参见图1b)，而湿法刻蚀移除(Wet Etch Recess)部分氧化物的工艺会加剧产生缝隙(Seam)，这会导致后来沉积的多晶硅插塞产生缝隙(Seam)，进而影响阈值电压和亚阈值斜率，这是本领域技术人员所不期望见到的。
同时，在目前的3D NAND结构中，是通过将存储器单元三维地布置在衬底之上来提高集成密度、其中沟道层垂直竖立在衬底上，栅极分为下层选择栅极、中层控制栅极以及顶层选择栅极三部分，通过将栅极信号分布在三组栅电极中以减小信号之间的串扰。其中，通常在指存储区的中部设置有顶层选择栅切线(Top Select Gate Cut)，将指存储区的顶层选择栅分割为两部分，并且顶层选择栅切线通常由氧化物材料形成，并且采用原子层沉积工艺(ALD)制备，通常的制备工艺流程如下(参见图2a-2e)：
S1：形成多层堆叠结构，具体参见图2a，首先，提供衬底10，所述衬底表面形成有多层交错堆叠的层间介质层20及牺牲介质层30，所述牺牲介质层30形成于相邻的层间介质层20之间；然后，采用化学机械研磨工艺获得顶层层间介质层20光滑平整的表面；
S2：为形成顶层选择栅切线(Top Select Gate Cut)进行光刻，具体参见图2b，首先在顶层光滑平整的表面上形成复合光刻层40，所述复合光刻层包括依次形成的无定形碳层(A-C)41作为吸光层、该无定形碳层(A-C)表面形成的SiON层42作为抗反射层以及在SiON层表面形成光刻胶层43；然后在需要形成选择栅切线(Top Select Gate Cut)的位置50实施光刻以去除所述光刻胶层43；
S3：为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀，具体参见图2c，采用常规的刻蚀工艺在所述光刻位置50形成顶层选择栅切线(Top Select Gate Cut)的沟道60，并去除复合光刻层以露出顶层层间介质层的表面；
S4：对顶层选择栅切线(Top Select Gate Cut)沟道进行填充，具体参见图2d，采用原子层沉积工艺(ALD)在沟道60中填充顶层选择栅切线氧化物材料70；
S5：沉积插塞氧化物，具体参见图2e，在所述顶层选择栅切线氧化物材料70表面采用等离子体增强化学的气相沉积法(PECVD)工艺沉积插塞氧化物80以及在插塞氧化物80表面形成氮化硅层90。
然而，因为采用等离子体增强化学的气相沉积法(Plasma Enhanced ChemicalVapor Deposition，简称PECVD)制备的由氧化物介质层(例如正硅酸乙酯TEOS)和氮化物牺牲层(例如氮化硅层)构成的堆叠结构的生长密度高，不易被氢氟酸腐蚀，所以在形成接触孔(Channel Hole)的例如稀氢氟酸(DHF)湿法刻蚀工艺步骤中，采用原子层沉积工艺(ALD)制备的顶层选择栅切线的刻蚀速率大概是采用等离子体增强化学的气相沉积法(PECVD)制备的TEOS层刻蚀速率的2.3倍，这就加剧了接触孔(Channel Hole)纵截面的弯曲状(BowingProfile)情况(参见附图3a)，从而造成后续更为严重的沉积的多晶硅插塞产生缝隙(Seam)(参见附图3b)。
因此，如何尽量改善刻蚀速率不同导致的插塞氧化物(Plug Oxide)的凹陷，从而改善接触孔(Channel Hole)纵截面的弯曲状(Bowing Profile)情况，一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种改善的制备工艺，能够避免刻蚀速率不同导致的插塞氧化物(Plug Oxide)的凹陷，进而改善接触孔(Channel Hole)纵截面的弯曲状(BowingProfile)情况，从而提高3D NAND闪存的性能。
为了实现上述目的，本发明提出了一种改善接触孔插塞氧化物凹陷的工艺方法，包括以下步骤：
在衬底表面形成多层堆叠结构，具体为，首先，提供衬底，所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；然后，采用化学机械研磨工艺获得顶层层间介质层光滑平整的表面；
在所述光滑平整的表面上沉积一层化学机械研磨截止层；
为形成顶层选择栅切线(Top Select Gate Cut)进行光刻，具体为，首先在化学机械研磨截止层的表面上形成复合光刻层；然后在需要形成选择栅切线(Top Select GateCut)的位置实施光刻；
为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀，具体为，采用常规刻蚀工艺在所述光刻位置形成顶层选择栅切线(Top Select Gate Cut)的沟道，并去除所述复合光刻层以露出所述化学机械研磨截止层的表面；
对顶层选择栅切线(Top Select Gate Cut)沟道进行填充，具体为，在所述沟道中沉积填充顶层选择栅切线氧化物材料；
去除多余的顶层选择栅切线氧化物材料，具体为，采用化学机械研磨工艺，将对顶层选择栅切线(Top Select Gate Cut)沟道进行填充时在所述化学机械研磨截止层表面形成的多余的顶层选择栅切线氧化物材料去除，以露出化学机械研磨截止层表面并形成光滑平整的表面；
去除所述化学机械研磨截止层；
去除多余的顶层选择栅切线氧化物材料，具体为，采用化学机械研磨工艺去除在去除化学机械研磨截止层后多余的、凸出的顶层选择栅切线氧化物材料，直至顶层选择栅切线氧化物材料与顶层层间介质层表面平齐，以获得平整光滑的表面；
沉积插塞氧化物，具体为，在顶层层间介质层和顶层选择栅切线氧化物材料的表面沉积插塞氧化物，以及在插塞氧化物表面形成氮化硅层。
进一步的，所述层间介质层和牺牲介质层的材质分别为氧化物和氮化物，优选为正硅酸乙酯(TEOS)和氮化硅(SiN)。
进一步的，所述化学机械研磨截止层为氮化硅硬掩模层(SiN HM)。
进一步的，去除氮化硅硬掩模层是采用的是磷酸(H3PO4)溶液。
进一步的，在衬底表面形成多层堆叠结构的步骤中的化学机械研磨工艺(CMP)为研磨速率较低的化学机械研磨(Buffer CMP)。
进一步的，所述复合光刻层包括依次形成的无定形碳层(A-C)、无定形碳层(A-C)表面形成的SiON层以及在SiON层表面形成的光刻胶层。
进一步的，对顶层选择栅切线(Top Select Gate Cut)沟道进行填充，是采用原子层沉积工艺(ALD)进行顶层选择栅切线氧化物材料的沉积填充。
进一步的，去除多余的顶层选择栅切线氧化物材料步骤中的化学机械研磨工艺(CMP)为研磨速率较低的化学机械研磨(Buffer CMP)。
进一步的，沉积插塞氧化物采用的是等离子体增强化学的气相沉积法(PECVD)。
与现有技术相比，本发明的有益效果主要体现在：
第一，通过在经化学机械研磨工艺(CMP)处理的接触孔堆叠结构的表面插入一层硬质的化学机械研磨截止层，来实现随后通过化学机械研磨工艺(CMP)，将原子层沉积工艺(ALD)沉积顶层选择栅切线氧化物材料步骤中形成的多余的顶层选择栅切线氧化物材料层去除；
第二，由于去除了多余的顶层选择栅切线氧化物材料层，从而在随后等离子体增强化学的气相沉积法(PECVD)形成的插塞氧化物及堆叠结构中不再有原子层沉积工艺(ALD)沉积的氧化物层，也因此，在随后的接触孔(Channel Hole)湿法刻蚀工艺(如DHF湿法刻蚀)中，避免了由于原子层沉积工艺(ALD)沉积的氧化物层的过快刻蚀而导致的接触孔(Channel Hole)的弯曲状(Bowing Profile)形貌的加剧，从而提高了3D NAND闪存的整体性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a-1b为现有技术中接触孔插塞氧化物的结构示意图和弯曲状形貌的SEM照片；
图2a-2e为现有技术中制备顶层选择栅切线的工艺流程示意图；
图3a-3b分别为现有技术制备顶层选择栅切线导致的接触孔弯曲状形貌加剧的结构示意图和SEM照片；
图4a-4i为本发明中制备顶层选择栅切线的工艺流程示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图4a-i，在本实施例中，提出了一种改善接触孔插塞氧化物凹陷的工艺方法，包括以下步骤：
S100，在衬底表面形成多层堆叠结构，具体为，首先，提供衬底，所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；然后，采用化学机械研磨工艺获得顶层层间介质层光滑平整的表面；
S200，在所述光滑平整的表面上沉积一层化学机械研磨截止层；
S300，为形成顶层选择栅切线(Top Select Gate Cut)进行光刻，具体为，首先在化学机械研磨截止层的表面上形成复合光刻层；然后在需要形成选择栅切线(Top SelectGate Cut)的位置实施光刻；
S400，为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀，具体为，采用常规刻蚀工艺在所述光刻位置形成顶层选择栅切线(Top Select Gate Cut)的沟道，并去除所述复合光刻层以露出所述化学机械研磨截止层的表面；
S500，对顶层选择栅切线(Top Select Gate Cut)沟道进行填充，具体为，在所述沟道中沉积填充顶层选择栅切线氧化物材料；
S600，去除多余的顶层选择栅切线氧化物材料，具体为，采用化学机械研磨工艺，将对顶层选择栅切线(Top Select Gate Cut)沟道进行填充时在所述化学机械研磨截止层表面形成的多余的顶层选择栅切线氧化物材料去除，以露出化学机械研磨截止层表面并形成光滑平整的表面；
S700，去除所述化学机械研磨截止层；
S800，去除多余的顶层选择栅切线氧化物材料，具体为，采用化学机械研磨工艺去除在去除化学机械研磨截止层后多余的、凸出的顶层选择栅切线氧化物材料，直至顶层选择栅切线氧化物材料与顶层层间介质层表面平齐，以获得平整光滑的表面；
S900，沉积插塞氧化物，具体为，在顶层层间介质层和顶层选择栅切线氧化物材料的表面沉积插塞氧化物，以及在插塞氧化物表面形成氮化硅层。
具体的，请参考图4a，在步骤S100中，在衬底100的表面上形成多层堆叠结构，具体包括以下的步骤，首先进行步骤S110，提供衬底100，所述衬底100表面形成有多层交错堆叠的层间介质层110及牺牲介质层120，所述牺牲介质层120形成于相邻的层间介质层110之间，其中，所述衬底100为硅衬底，所述层间介质层110为氧化物，优选为正硅酸乙酯(TEOS)，所述牺牲介质层120为氮化物，优选为氮化硅(SiN)；随后进行步骤S120，采用化学机械研磨工艺(CMP)获得顶层层间介质层110光滑平整的表面130，基于正硅酸乙酯(TEOS)的特性，步骤S120中的化学机械研磨工艺(CMP)采用的是研磨速率较低的化学机械研磨(BufferCMP)。
请参考图4b，在步骤S200中，在所述光滑平整的表面上沉积一层化学机械研磨截止层140，为了充分发挥化学机械研磨截止的作用，所述化学机械研磨截止层140为硬质材料层，优选为氮化硅硬掩模层(SiN HM)。
请参考图4c，在步骤S300中，为形成顶层选择栅切线(Top Select Gate Cut)进行光刻(Photoetching)，首先进行步骤S310，在化学机械研磨截止层140的表面上形成复合光刻层150，具体包括以下的步骤，进行步骤S311，在化学机械研磨截止层140的表面上形成的无定形碳层(A-C)151作为吸光层；进行步骤S312，在无定形碳层(A-C)的表面形成SiON层152作为抗反射层；进行步骤S313，在SiON层106表面形成的光刻胶层153。然后进行步骤S320，在需要形成选择栅切线(Top Select Gate Cut)的位置160实施光刻(Photoetching)。
请参考图4d，在步骤S400中，为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀，采用常规刻蚀工艺在前述光刻位置形成顶层选择栅切线(Top Select Gate Cut)的沟道170，并去除所述复合光刻层150以露出所述化学机械研磨截止层140的表面＝并。
请参考图4e，在步骤S500中，对顶层选择栅切线(Top Select Gate Cut)沟道170进行填充，具体为，在所述沟道中沉积填充顶层选择栅切线氧化物材料180，所述沉积采用原子层沉积工艺(ALD)，而为了充分的对顶层选择栅切线(Top Select Gate Cut)沟道170进行填充，所进行的ALD的沉积工艺，必然会在化学机械研磨截止层140的表面形成不需要的氧化物材料层190。
请参考图4f，在步骤S600中，去除多余的顶层选择栅切线氧化物材料层190，如前述，由于不可避免的形成了并不需要的氧化物材料层190，因此在本步骤中，采用化学机械研磨工艺(CMP)，将多余的顶层选择栅切线氧化物材料层190予以清除，直至露出化学机械研磨截止层140表面并形成光滑平整的表面200，由于化学机械研磨截止层140的硬质特性，起到了截止定位的作用，便于多余氧化物材料层190的清除和光滑表面200的形成。
请参考图4g，在步骤S700中，去除所述化学机械研磨截止层140以露出顶层层间介质层110，由于本发明采用了氮化硅硬掩模层(SiN HM)作为化学机械研磨截止层140，而磷酸(H3PO4)溶液对于氮化硅具有优异的刻蚀选择性，因此采用磷酸(H3PO4)溶液湿法去除化学机械研磨截止层140；去除化学机械研磨截止层140，将不可避免的导致部分不必要的顶层选择栅切线氧化物材料180凸出于顶层层间介质层110的表面。
请参考图4h，在步骤S800中，去除多余的顶层选择栅切线氧化物材料180，具体为，采用化学机械研磨工艺(CMP)去除在去除化学机械研磨截止层140后多余的、凸出的顶层选择栅切线氧化物材料180，直至顶层选择栅切线氧化物材料180与顶层层间介质层110表面平齐，以获得平整光滑的表面210；基于层间介质层110正硅酸乙酯(TEOS)的特性，步骤S800中的化学机械研磨工艺(CMP)采用的是研磨速率较低的化学机械研磨(Buffer CMP)。
请参考图4i，在步骤S900中，沉积插塞氧化物，具体为，首先进行步骤S910，在顶层层间介质层110和顶层选择栅切线氧化物材料180的光滑表面210上沉积插塞氧化物；随后进行步骤S920，在插塞氧化物表面形成氮化硅层220。
综上，本发明实施例提供的改善接触孔插塞氧化物凹陷的工艺方法中，由于插入了一层硬质材料作为化学机械研磨截止层，来实现随后通过化学机械研磨工艺(CMP)，将原子层沉积工艺(ALD)沉积顶层选择栅切线氧化物材料步骤中形成的多余的顶层选择栅切线氧化物材料层去除就，从而在随后等离子体增强化学的气相沉积法(PECVD)形成的插塞氧化物及堆叠结构中不再有原子层沉积工艺(ALD)沉积的氧化物层，也因此，在随后的接触孔(Channel Hole)湿法刻蚀工艺(如DHF湿法刻蚀)中，避免了由于原子层沉积工艺(ALD)沉积的氧化物层的过快刻蚀而导致的接触孔(Channel Hole)的弯曲状(Bowing Profile)形貌的加剧，从而提高了3D NAND闪存的整体性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (7)
1.一种改善接触孔插塞氧化物凹陷的工艺方法，包括以下步骤：
在衬底表面形成多层堆叠结构，具体为，首先，提供衬底，所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；然后，采用化学机械研磨工艺获得顶层层间介质层光滑平整的表面；
在所述光滑平整的表面上沉积一层化学机械研磨截止层；
为形成顶层选择栅切线进行光刻，具体为，首先在化学机械研磨截止层的表面上形成复合光刻层；然后在需要形成选择栅切线的位置实施光刻；
为形成顶层选择栅切线进行刻蚀，具体为，采用常规刻蚀工艺在前述光刻位置形成顶层选择栅切线的沟道，并去除所述复合光刻层以露出所述化学机械研磨截止层的表面；
对顶层选择栅切线沟道进行填充，具体为，在所述沟道中沉积填充顶层选择栅切线氧化物材料；
去除多余的顶层选择栅切线氧化物材料，具体为，采用化学机械研磨工艺，将对顶层选择栅切线沟道进行填充时在所述化学机械研磨截止层表面形成的多余的顶层选择栅切线氧化物材料去除，以露出化学机械研磨截止层表面并形成光滑平整的表面；
去除所述化学机械研磨截止层；
去除多余的顶层选择栅切线氧化物材料，具体为，采用化学机械研磨工艺去除在去除化学机械研磨截止层后多余的、凸出的顶层选择栅切线氧化物材料，直至顶层选择栅切线氧化物材料与顶层层间介质层表面平齐，以获得平整光滑的表面；
沉积插塞氧化物，具体为，在顶层层间介质层和顶层选择栅切线氧化物材料的表面沉积插塞氧化物，以及在插塞氧化物表面形成氮化硅层。
2.根据权利要求1所述的工艺方法，其特征在于：
所述层间介质层和牺牲介质层的材质分别为氧化物和氮化物。
3.根据权利要求1所述的工艺方法，其特征在于：
所述化学机械研磨截止层为氮化硅硬掩模层。
4.根据权利要求3所述的工艺方法，其特征在于：
去除氮化硅硬掩模层，采用的是磷酸溶液。
5.根据权利要求1所述的工艺方法，其特征在于：
所述复合光刻层包括依次形成的无定形碳层、无定形碳层表面形成的SiON层以及在SiON层表面形成的光刻胶层。
6.根据权利要求1所述的工艺方法，其特征在于：
对顶层选择栅切线沟道进行填充，是采用原子层沉积工艺进行顶层选择栅切线氧化物材料的沉积填充。
7.根据权利要求1所述的工艺方法，其特征在于：
沉积插塞氧化物采用的是等离子体增强化学的气相沉积法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710733227.0A CN107731831B (zh) | 2017-08-24 | 2017-08-24 | 一种改善接触孔插塞氧化物凹陷的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710733227.0A CN107731831B (zh) | 2017-08-24 | 2017-08-24 | 一种改善接触孔插塞氧化物凹陷的工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731831A CN107731831A (zh) | 2018-02-23 |
| CN107731831B true CN107731831B (zh) | 2019-12-17 |
Family
ID=61205141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710733227.0A Active CN107731831B (zh) | 2017-08-24 | 2017-08-24 | 一种改善接触孔插塞氧化物凹陷的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731831B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113327889B (zh) * | 2021-05-28 | 2023-09-29 | 上海华力微电子有限公司 | 与非型闪存器件的接触孔制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8664124B2 (en) * | 2005-10-31 | 2014-03-04 | Novellus Systems, Inc. | Method for etching organic hardmasks |
| CN106684030A (zh) * | 2015-11-06 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102007274B1 (ko) * | 2013-01-15 | 2019-08-05 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
-
2017
- 2017-08-24 CN CN201710733227.0A patent/CN107731831B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8664124B2 (en) * | 2005-10-31 | 2014-03-04 | Novellus Systems, Inc. | Method for etching organic hardmasks |
| CN106684030A (zh) * | 2015-11-06 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731831A (zh) | 2018-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9397152B2 (en) | Multilayer MIM capacitor | |
| CN109524417A (zh) | 3d nand存储器及其形成方法 | |
| CN107863348B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN109920792A (zh) | 一种3d nand存储器件的制造方法 | |
| CN109904165B (zh) | 三维存储器的制造方法及三维存储器 | |
| CN107482012B (zh) | 三维存储器及其制作方法 | |
| CN111403397B (zh) | 一种3d nand存储器及其制造方法 | |
| KR20140025054A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| CN107833892B (zh) | 一种顶层选择栅切线的氧化物填充方法 | |
| CN110289263A (zh) | 3d nand存储器及其形成方法 | |
| CN110197830A (zh) | 3d nand存储器及其形成方法 | |
| CN107994027B (zh) | 一种sono刻蚀中负载效应影响的减轻方法 | |
| CN107731741B (zh) | 一种改善接触孔插塞氧化物凹陷的工艺方法 | |
| CN109768049A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN111490015A (zh) | 半导体结构的形成方法 | |
| CN107591405B (zh) | 一种三维存储器沟道的制备方法及三维存储器 | |
| CN107731831B (zh) | 一种改善接触孔插塞氧化物凹陷的工艺方法 | |
| CN107968093B (zh) | 一种提高共源极钨墙与钨栅极之间击穿电压的3d nand制备方法 | |
| CN109860105A (zh) | 三维存储器的制造方法及三维存储器 | |
| CN111540749B (zh) | 三维存储器及其形成方法 | |
| CN100414687C (zh) | 与非型快闪存储器件的制造方法 | |
| WO2019168027A1 (ja) | 不揮発性記憶装置の製造方法 | |
| CN109166861B (zh) | 一种三维存储器及其制作方法 | |
| CN107946311B (zh) | 控制3d nand闪存结构中沟道关键尺寸的方法 | |
| CN107994033B (zh) | 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |