CN107731770A - 芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法 - Google Patents
芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法 Download PDFInfo
- Publication number
- CN107731770A CN107731770A CN201710912290.0A CN201710912290A CN107731770A CN 107731770 A CN107731770 A CN 107731770A CN 201710912290 A CN201710912290 A CN 201710912290A CN 107731770 A CN107731770 A CN 107731770A
- Authority
- CN
- China
- Prior art keywords
- chip
- master
- control chip
- dynamic ram
- master chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000005538 encapsulation Methods 0.000 title claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 64
- 229910052710 silicon Inorganic materials 0.000 claims description 64
- 239000010703 silicon Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 10
- 238000004904 shortening Methods 0.000 abstract description 3
- 230000008054 signal transmission Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000003860 storage Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
本发明涉及半导体封装领域，公开了一种芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法，该动态随机存储器包括堆叠芯片，所述堆叠芯片包括主芯片和控制芯片，所述主芯片和控制芯片层叠设置且所述控制芯片层叠在两个所述主芯片之间。本发明通过将控制芯片层叠在堆叠芯片的其中两个主芯片之间，特别是层叠在堆叠芯片的中间层位置，使得各个主芯片与控制芯片之间的最大连接距离明显缩短，从而能够有效加快各芯片之间的信号传递，同时还能便于更好的控制动态随机存储器的信号噪音以及热问题。
Description
技术领域
本发明涉及半导体封装领域，具体地涉及一种芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法。
背景技术
动态随机存储器，即DRAM(Dynamic Random Access Memory)，是一种常见的系统内存。
目前所使用的动态随机存储器，如图1所示，包括相互层叠的多个主芯片1、位于多个主芯片1上方的控制芯片2以及封装于控制芯片2上方的球栅阵列3，其中多个主芯片1通过硅通孔5相互连接，多个主芯片1与控制芯片2之间通过微凸块4连接。该种动态随机存储器虽然能够大幅提高存储设备的存储能力，但是由于控制芯片2通常位于多个主芯片1的顶部或底部，使得部分主芯片1与控制芯片2之间的连接距离太长，而且各主芯片1与控制芯片2之间的距离各不相同，从而导致主芯片1与控制芯片2之间的信号传递延迟，使得动态随机存储器的功耗以及信号噪音大大增加，而且还会导致热问题的出现。另外，微凸块4的使用还会大大增加动态随机存储器的制造成本。
因此，有必要提供一种能够解决上述信号传递延迟、功耗以及信号噪音增加等问题，且制造成本低的动态随机存储器。
发明内容
本发明的目的是提供一种芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法，以解决上述技术问题。
为了实现上述目的，本发明提供一种芯片尺寸晶圆级规模封装的动态随机存储器，该动态随机存储器包括堆叠芯片，所述堆叠芯片包括相互层叠的第一主芯片、第二主芯片和控制芯片，所述控制芯片层叠在所述第一主芯片和第二主芯片之间，所述第二主芯片还具有至少两个直通孔，所述直通孔彼此平行且分别位于所述堆叠芯片的两侧，以直通连接至所述控制芯片。
优选地，所述堆叠芯片包括多个所述第一主芯片和多个所述第二主芯片，其中，除远离所述控制芯片的一个所述第一主芯片外，每个所述第一主芯片具有多个第一硅通孔，相邻的所述第一主芯片的所述第一硅通孔相互连接并连通至所述控制芯片；每个所述第二主芯片具有多个第二硅通孔，相邻的所述第二主芯片的所述第二硅通孔相互连接并连通至所述控制芯片，所述第一硅通孔与对应的所述第二硅通孔为线性对准。
优选地，所述控制芯片具有多个第三硅通孔，所述第三硅通孔对准地连接所述第一硅通孔和第二硅通孔。
优选地，所述动态随机存储器包括位于所述堆叠芯片上的重布线层和设置于所述重布线层上的球栅阵列，所述球栅阵列经由所述重布线层与所述控制芯片的I/O端互连。
优选地，所述直通孔纵向导通所述控制芯片与所述重布线层。
优选地，所述重布线层形成为扇出型。
优选地，所述动态随机存储器还包括：
位于所述第二主芯片上的基板，所述基板内具有线路层；和
设置于所述基板上的球栅阵列，其中所述球栅阵列经由所述线路层与所述控制芯片的I/O端互连，所述直通孔纵向导通所述控制芯片与所述线路层。
优选地，所述控制芯片位于所述堆叠芯片的中间层，所述第一主芯片与所述第二主芯片之间的芯片数量差异不大于1。
优选地，所述第二主芯片的芯片数量大于或等于所述第一主芯片的芯片数量，其中大于的值为1。
本发明还提供一种芯片尺寸晶圆级规模封装的动态随机存储器的制造方法，该方法包括将控制芯片层叠在第一主芯片和第二主芯片之间以制备堆叠芯片，所述堆叠芯片包括多个所述第一主芯片和多个第二主芯片，所述方法包括以下步骤：
步骤一、将多个所述第一主芯片层叠固定在一起，并在所述第一主芯片上设置第一硅通孔；
步骤二、在所述多个第一主芯片的上方层叠固定所述控制芯片，并在所述控制芯片上设置第三硅通孔；
步骤三、将多个所述第二主芯片逐层地层叠固定于所述控制芯片的上方，并在所述第二主芯片上设置第二硅通孔，
其中，所述方法还包括使相邻的所述第二主芯片的所述第二硅通孔相互连接并连通至所述控制芯片；使所述第一硅通孔与对应的所述第二硅通孔线性对准；在每个所述第二主芯片上设置至少两个直通孔，并使所述直通孔彼此平行且分别位于所述堆叠芯片的两侧，以直通连接至所述控制芯片。
优选地，所述第一主芯片、所述第二主芯片以及所述控制芯片之间通过低温键合工艺固定。
优选地，所述方法包括：
步骤四、在所述堆叠芯片的顶部设置重布线层；
步骤五、在所述重布线层的顶部封装球栅阵列，
其中，所述步骤四还包括使所述直通孔互连所述控制芯片的I/O端与所述重布线层。
通过上述技术方案，本发明的动态随机存储器将控制芯片层叠在第一主芯片和第二主芯片之间，使得各个主芯片与控制芯片之间的最大连接距离明显缩短，从而能够有效加快各芯片之间的信号传递，同时还能便于更好的控制动态随机存储器的信号噪音以及热问题。
本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是现有技术中的动态随机存储器的结构示意图；
图2是本发明的动态随机存储器的一种实施方式的结构示意图；
图3是本发明的动态随机存储器的另一种实施方式的结构示意图；
图4-图12是图2所示的本发明的动态随机存储器的制造过程图。
附图标记说明
10 堆叠芯片 11A 第一主芯片
11B 第二主芯片 12 控制芯片
13A 第一硅通孔 13B 第二硅通孔
13C 第三硅通孔 14 直通孔
15 球栅阵列 16 重布线层
16A 线路层 17 基板
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本发明中，在未作相反说明的情况下，使用的方位词如“上、下”通常是指参照附图所示的上、下。“内、外”是指相对于各部件本身轮廓的内、外。
本发明提供一种芯片尺寸晶圆级规模封装的动态随机存储器，该动态随机存储器包括堆叠芯片10，所述堆叠芯片10包括相互层叠的第一主芯片11A、第二主芯片11B和控制芯片12，所述控制芯片12层叠在所述第一主芯片11A和第二主芯片11B之间，所述第二主芯片11B还具有至少两个直通孔14，所述直通孔14彼此平行且分别位于所述堆叠芯片10的两侧，以直通连接至所述控制芯片12。
本发明通过将控制芯片12层叠在堆叠芯片10的所述第一主芯片11A和第二主芯片11B之间，使得各个主芯片与控制芯片12之间的最大连接距离明显缩短，从而能够有效加快各芯片之间的信号传递，同时还能便于更好的控制动态随机存储器的信号噪音以及热问题。
需要说明的是，本发明为了区分位于控制芯片12上方和下方的主芯片，而定义出第一主芯片11A和第二主芯片11B。
对于所述堆叠芯片10中各芯片之间的连接，根据本发明的一种优选实施方式，如图2或图3所示，所述堆叠芯片10包括多个所述第一主芯片11A和多个所述第二主芯片11B，其中，除远离所述控制芯片12的一个所述第一主芯片11A外(即位于所述堆叠芯片10的最底层的第一主芯片11A)，每个所述第一主芯片11A具有多个第一硅通孔13A，相邻的所述第一主芯片11A的所述第一硅通孔13A相互连接并连通至所述控制芯片12；每个所述第二主芯片11B具有多个第二硅通孔13B，相邻的所述第二主芯片11B的所述第二硅通孔13B相互连接并连通至所述控制芯片12，所述第一硅通孔13A与对应的所述第二硅通孔13B为线性对准。这样通过在堆叠芯片10上设置垂直于所述堆叠芯片10的第一硅通孔13A和第二硅通孔13B，能够使得各芯片之间具有最短的连接距离，在缩短信号传递时间的同时还能降低制造成本。
另外，如图2或图3所示，所述控制芯片12具有多个第三硅通孔13C，所述第三硅通孔13C对准地连接所述第一硅通孔13A和第二硅通孔13B。
根据本发明的一种实施方式，如图2所示，所述动态随机存储器包括位于所述堆叠芯片10上的重布线层16和设置于所述重布线层16上的球栅阵列15，所述球栅阵列15经由所述重布线层16与所述控制芯片12的I/O端互连。所述直通孔14纵向导通所述控制芯片12与所述重布线层16。通过上述方案，控制芯片12的I/O端通过直通孔14与重布线层16连接，而重布线层16又与球栅阵列15连接，因而能够实现控制芯片12的I/O端与球栅阵列15的互连。其中，重布线层16用于使控制芯片12的I/O端与球栅阵列15配位，更具体地，是使控制芯片12的I/O端与球栅阵列15中的各焊球配位，该焊球则作为整个动态随机存储器的I/O端与其他电路进行连接。通过上述设置，能够有效地发散所述动态随机存储器生成的热量，从而改善其散热效果。
与现有技术相比，本发明的动态随机存储器不需要在控制芯片与主芯片之间设置微凸块，因此不仅能够大大降低动态随机存储器的制造成本，而且还能降低所述动态随机存储器的装配空间，使产品微型化。
本发明中，所述重布线层16可以形成为扇出型。
根据本发明的另一种实施方式，如图3所示，所述动态随机存储器还包括：位于所述第二主芯片11B上的基板17，所述基板17内具有线路层16A；和设置于所述基板17上的球栅阵列15，其中所述球栅阵列15经由所述线路层16A与所述控制芯片12的I/O端互连，所述直通孔14纵向导通所述控制芯片12与所述线路层16A。
本发明中，作为优选，所述控制芯片12位于所述堆叠芯片10的中间层，所述第一主芯片11A与所述第二主芯片11B之间的芯片数量差异不大于1。
进一步地，所述第二主芯片11B的芯片数量大于或等于所述第一主芯片11A的芯片数量，其中大于的值为1。
本发明还提供一种芯片尺寸晶圆级规模封装的动态随机存储器的制造方法，该方法包括将控制芯片12层叠在第一主芯片11A和第二主芯片11B之间以制备堆叠芯片10。
其中，所述堆叠芯片10可以包括多个所述第一主芯片11A和多个第二主芯片11B。
根据本发明的一种实施方式，所述方法包括以下步骤：
步骤一、如图4和图5所示，将多个所述第一主芯片11A层叠固定在一起，并在所述第一主芯片11A上设置第一硅通孔13A；
步骤二、如图6和图7所示，在所述多个第一主芯片11A的上方层叠固定所述控制芯片12，并在所述控制芯片12上设置第三硅通孔13C；
步骤三、如图8至图10所示，将多个所述第二主芯片11B逐层地层叠固定于所述控制芯片12的上方，并在所述第二主芯片11B上设置第二硅通孔13B，
其中，所述方法还包括使相邻的所述第二主芯片11B的所述第二硅通孔13B相互连接并连通至所述控制芯片12；使所述第一硅通孔13A与对应的所述第二硅通孔13B线性对准；在每个所述第二主芯片11B上设置至少两个直通孔14，并使所述直通孔14彼此平行且分别位于所述堆叠芯片10的两侧，以直通连接至所述控制芯片12。
本发明中，所述堆叠芯片10中各芯片(包括第一主芯片11A、第二主芯片11B和控制芯片12)的堆叠方式为由下至上逐层层叠，在层叠时，上层芯片通过背面研磨工艺后再通过低温键合工艺与下层芯片固定。换句话说，所述第一主芯片11A之间、所述第二主芯片11B之间以及所述控制芯片12与所述第一主芯片11A和第二主芯片11B之间通过低温键合工艺固定。
其中，硅通孔(包括第一硅通孔13A、第二硅通孔13B和第三硅通孔13C)可以在所述各芯片的层叠过程中逐层形成，具体为：在上层芯片与下层芯片固定层叠后，在所述上层芯片上设置硅通孔，然后在所述上层芯片的上方层叠芯片，在该芯片上再设置与上述硅通孔位置对应的硅通孔，如此重复，当堆叠芯片10制备完成时，所述硅通孔也随之制备完成。
需要说明的是，上述中所述的上层芯片和下层芯片是指所述堆叠芯片10中的任意的上下相邻的两个芯片。
本发明中，所述硅通孔的形成方法为：先通过黄光曝光加上干蚀刻或湿蚀刻形成通孔，然后进行通孔填注(包括沉积钽/铜晶种、镀铜以及化学机械抛光)。
另外，本发明中，所述动态随机存储器的制造方法还包括：
步骤四、如图11所示，在所述堆叠芯片10的顶部设置重布线层16；
步骤五、如图12所示，在所述重布线层16的顶部封装球栅阵列15，
其中，所述步骤四还包括使所述直通孔14互连所述控制芯片12的I/O端与所述重布线层16。
上述中，所述直通孔14的形成方法与所述硅通孔的形成方法相同，此处不再重复。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。
Claims (12)
1.一种芯片尺寸晶圆级规模封装的动态随机存储器，其特征在于，该动态随机存储器包括堆叠芯片，所述堆叠芯片包括相互层叠的第一主芯片、第二主芯片和控制芯片，所述控制芯片层叠在所述第一主芯片和第二主芯片之间，所述第二主芯片还具有至少两个直通孔，所述直通孔彼此平行且分别位于所述堆叠芯片的两侧，以直通连接至所述控制芯片。
2.根据权利要求1所述的动态随机存储器，其特征在于，所述堆叠芯片包括多个所述第一主芯片和多个所述第二主芯片，其中，除远离所述控制芯片的一个所述第一主芯片外，每个所述第一主芯片具有多个第一硅通孔，相邻的所述第一主芯片的所述第一硅通孔相互连接并连通至所述控制芯片；每个所述第二主芯片具有多个第二硅通孔，相邻的所述第二主芯片的所述第二硅通孔相互连接并连通至所述控制芯片，所述第一硅通孔与对应的所述第二硅通孔为线性对准。
3.根据权利要求2所述的动态随机存储器，其特征在于，所述控制芯片具有多个第三硅通孔，所述第三硅通孔对准地连接所述第一硅通孔和第二硅通孔。
4.根据权利要求1所述的动态随机存储器，其特征在于，所述动态随机存储器包括位于所述堆叠芯片上的重布线层和设置于所述重布线层上的球栅阵列，所述球栅阵列经由所述重布线层与所述控制芯片的I/O端互连。
5.根据权利要求4所述的动态随机存储器，其特征在于，所述直通孔纵向导通所述控制芯片与所述重布线层。
6.根据权利要求4所述的动态随机存储器，其特征在于，所述重布线层形成为扇出型。
7.根据权利要求1所述的动态随机存储器，其特征在于，所述动态随机存储器还包括：
位于所述第二主芯片上的基板，所述基板内具有线路层；和
设置于所述基板上的球栅阵列，其中所述球栅阵列经由所述线路层与所述控制芯片的I/O端互连，所述直通孔纵向导通所述控制芯片与所述线路层。
8.根据权利要求1-7中任意一项所述的动态随机存储器，其特征在于，所述控制芯片位于所述堆叠芯片的中间层，所述第一主芯片与所述第二主芯片之间的芯片数量差异不大于1。
9.根据权利要求8所述的动态随机存储器，其特征在于，所述第二主芯片的芯片数量大于或等于所述第一主芯片的芯片数量，其中大于的值为1。
10.一种芯片尺寸晶圆级规模封装的动态随机存储器的制造方法，其特征在于，该方法包括将控制芯片层叠在第一主芯片和第二主芯片之间以制备堆叠芯片，所述堆叠芯片包括多个所述第一主芯片和多个第二主芯片，所述方法包括以下步骤：
步骤一、将多个所述第一主芯片层叠固定在一起，并在所述第一主芯片上设置第一硅通孔；
步骤二、在所述多个第一主芯片的上方层叠固定所述控制芯片，并在所述控制芯片上设置第三硅通孔；
步骤三、将多个所述第二主芯片逐层地层叠固定于所述控制芯片的上方，并在所述第二主芯片上设置第二硅通孔，
其中，所述方法还包括使相邻的所述第二主芯片的所述第二硅通孔相互连接并连通至所述控制芯片；使所述第一硅通孔与对应的所述第二硅通孔线性对准；在每个所述第二主芯片上设置至少两个直通孔，并使所述直通孔彼此平行且分别位于所述堆叠芯片的两侧，以直通连接至所述控制芯片。
11.根据权利要求10所述的制造方法，其特征在于，所述第一主芯片、所述第二主芯片以及所述控制芯片之间通过低温键合工艺固定。
12.根据权利要求10所述的制造方法，其特征在于，所述方法包括：
步骤四、在所述堆叠芯片的顶部设置重布线层；
步骤五、在所述重布线层的顶部封装球栅阵列，
其中，所述步骤四还包括使所述直通孔互连所述控制芯片的I/O端与所述重布线层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710912290.0A CN107731770B (zh) | 2017-09-29 | 2017-09-29 | 芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710912290.0A CN107731770B (zh) | 2017-09-29 | 2017-09-29 | 芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731770A true CN107731770A (zh) | 2018-02-23 |
| CN107731770B CN107731770B (zh) | 2019-01-29 |
Family
ID=61209397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710912290.0A Active CN107731770B (zh) | 2017-09-29 | 2017-09-29 | 芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731770B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021155522A1 (en) * | 2020-02-06 | 2021-08-12 | Alibaba Group Holding Limited | Hybrid bonding based integrated circuit device and method of manufacturing the same |
| WO2024108516A1 (zh) * | 2022-11-24 | 2024-05-30 | 长江存储科技有限责任公司 | 存储器系统封装结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140246781A1 (en) * | 2013-03-04 | 2014-09-04 | Kabushiki Kaisha Toshiba | Semiconductor device, method of forming a packaged chip device and chip package |
| CN104241201A (zh) * | 2014-08-28 | 2014-12-24 | 武汉新芯集成电路制造有限公司 | 一种集成功率器件与控制器件的方法 |
| US20150206866A1 (en) * | 2014-01-17 | 2015-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Package and Methods of Forming Same |
| CN106463499A (zh) * | 2014-06-13 | 2017-02-22 | 桑迪士克科技有限责任公司 | 存储器模块 |
-
2017
- 2017-09-29 CN CN201710912290.0A patent/CN107731770B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140246781A1 (en) * | 2013-03-04 | 2014-09-04 | Kabushiki Kaisha Toshiba | Semiconductor device, method of forming a packaged chip device and chip package |
| US20150206866A1 (en) * | 2014-01-17 | 2015-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Package and Methods of Forming Same |
| CN106463499A (zh) * | 2014-06-13 | 2017-02-22 | 桑迪士克科技有限责任公司 | 存储器模块 |
| CN104241201A (zh) * | 2014-08-28 | 2014-12-24 | 武汉新芯集成电路制造有限公司 | 一种集成功率器件与控制器件的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021155522A1 (en) * | 2020-02-06 | 2021-08-12 | Alibaba Group Holding Limited | Hybrid bonding based integrated circuit device and method of manufacturing the same |
| WO2024108516A1 (zh) * | 2022-11-24 | 2024-05-30 | 长江存储科技有限责任公司 | 存储器系统封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731770B (zh) | 2019-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10020267B2 (en) | 2.5D electronic package | |
| JP5940577B2 (ja) | 半導体装置 | |
| JP5209927B2 (ja) | 半導体構造の製造方法 | |
| CN102931102B (zh) | 多芯片晶圆级封装的方法 | |
| US20080179728A1 (en) | Laminated memory | |
| US20090020855A1 (en) | Method for stacking serially-connected integrated circuits and multi-chip device made from same | |
| JP6798728B2 (ja) | 半導体モジュール | |
| CN104350595A (zh) | 克服分划板区域限制的大型硅中介板 | |
| CN106374891A (zh) | 半导体集成电路的信号传输方法 | |
| US11756922B2 (en) | Hybrid bonding structure and hybrid bonding method | |
| US20180247919A1 (en) | Method for manufacturing three dimensional integrated circuit package | |
| US9811627B2 (en) | Method of component partitions on system on chip and device thereof | |
| CN107731770A (zh) | 芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法 | |
| US20120049361A1 (en) | Semiconductor integrated circuit | |
| CN103887288B (zh) | 半导体集成电路和具有半导体集成电路的半导体系统 | |
| US9177892B2 (en) | Apparatus and method for increasing bandwidths of stacked dies | |
| US10566266B2 (en) | Semiconductor device | |
| JP2006165073A (ja) | 半導体装置およびその製造方法 | |
| US8564305B2 (en) | Discontinuous type layer-ID detector for 3D-IC and method of the same | |
| JP6207228B2 (ja) | 集積回路装置およびその構成方法 | |
| JP2022027742A (ja) | 半導体装置及びその製造方法 | |
| US11189545B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20110131683A (ko) | 반도체 메모리 장치 | |
| Rahman et al. | Interconnection requirements and multi-die integration for fpgas | |
| CN116976411A (zh) | 器件、芯片、设备、存算调度和多层神经网络训练方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181123 Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: Changxin Storage Technology Co., Ltd. Address before: 230601 No. 3188, Yun Gu Road, Hefei, Anhui Applicant before: Ever power integrated circuit Co Ltd |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |