CN107710704B - 具有前导符号间干扰减低的判决反馈均衡 - Google Patents

具有前导符号间干扰减低的判决反馈均衡 Download PDF

Info

Publication number
CN107710704B
CN107710704B CN201680026446.9A CN201680026446A CN107710704B CN 107710704 B CN107710704 B CN 107710704B CN 201680026446 A CN201680026446 A CN 201680026446A CN 107710704 B CN107710704 B CN 107710704B
Authority
CN
China
Prior art keywords
decision
postcursor
output signal
input
analog output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680026446.9A
Other languages
English (en)
Other versions
CN107710704A (zh
Inventor
廖宇
张洪涛
张琨永
G·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN107710704A publication Critical patent/CN107710704A/zh
Application granted granted Critical
Publication of CN107710704B publication Critical patent/CN107710704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/03503—Tapped delay lines time-recursive as a combination of feedback and prediction filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)
  • Noise Elimination (AREA)
  • Amplifiers (AREA)

Abstract

在接收器(100)中，判决反馈均衡器为减法模块提供加权后导判决以将其从模拟输入信号(101)中减去从而提供模拟输出信号(123)。后导判决模块将模拟输出信号与后导系数的正值和负值(104,105)相比较以提供第一和第二可能判决结果(136,137)并响应于在先基于后导的判决(117)在两者中选择当前基于后导的判决(116)。前导消除模块(108)接收模拟输出信号、在先基于后导的判决和当前基于后导的判决以为模拟输入信号的在先采样提供数字输出(124)。前导消除模块包括比较器(211‑214)，其接收模拟输出信号并分别接收互不相同的阈值输入(201‑204)以为模拟输出信号提供可能的数字输出信号(215‑218)。选择级(230)耦接以接收可能的数字输出(215‑218)从而选择数字输出信号。

Description

具有前导符号间干扰减低的判决反馈均衡
技术领域
以下描述涉及集成电路装置(“IC”)。更特别地，以下描述涉及用于IC中的具有前导符号间干扰降低(pre-cursor inter-symbol interference reduction)的判决反馈均衡。
背景技术
在离散系统中，接收器可以使用均衡器来清理用于进行数据判决的信号。例如，在串行解串(“SerDes”)接收器中，连续时间线性均衡(continuous time linearequalization，“CLTE”)、前馈均衡(feed-forward equalization，“FFE”)和判决反馈均衡(decision feedback equalization，“DFE”)都可以被使用。CTLE和DFE主要通过消除此类接收器接收的调制数据传送中的后导符号间干扰(“ISI”)来减少干扰。FFE用来通过消除前导ISI来减少干扰。然而，FFE在这种前导ISI的降低过程中可能会放大噪声和/或串扰。因此，希望能够提供一种IC，其能够克服与降低前导ISI相关联的一种或多种限制。
发明内容
接收器通常涉及到通过通信信道接收信息。在这样的接收器中，判决反馈均衡器被用于接收模拟输入信号。判决反馈均衡器包括减法模块，用于从模拟输入信号中将多个加权后导判决减去从而提供模拟输出信号。后导判决模块被耦接到判决反馈均衡器以接收模拟输出信号并将模拟输出信号与后导系数的正值和负值相比较从而分别提供第一可能判决和第二可能判决，并响应于在先基于后导的判决，在第一可能判决和第二可能判决之间选择当前基于后导的判决。前导消除模块用于接收模拟输出信号，在先基于后导的判决和当前基于后导的判决以为所述模拟输入信号的在先采样提供数字输出信号。
可选择地，前导消除电路可以包括比较电路和选择电路。比较电路可以包括多个比较器，这些比较器用于接收模拟输出信号，并分别接收彼此互不相同的阈值输入，从而为模拟输出信号提供多个可能数字输出。选择电路可以被耦接以接收多个可能的数字输出以选择数字输出信号。
可选择地，阈值输入可以包括-h1-hm1、+h1-hm1、-h1+hm1以及+h1+hm1，其中h1与后导符号间干扰(“ISI”)大小相关，hm1与前导ISI大小相关。判决反馈均衡器的滤波器可以包括判决有限脉冲响应(“DFIR”)滤波器。
可选择地，后导判决电路可以包括第一比较器，所述第一比较器用于接收模拟输出信号以将其与后导系数的h1正值相比较从而提供第一可能判决；第二比较器，所述第二比较器用于接收模拟输出信号以将其与后导系数的h1负值相比较从而提供第二可能判决；以及多路选择器，所述多路选择器用于接收第一可能判决和第二可能判决作为数据输入，并且用于接收在先基于后导的判决作为控制选择输入以在第一可能判决和第二可能判决之间选择当前基于后导的判决。
可选择地，前导消除电路中的比较电路可以包括第一比较器，所述第一比较器用于接收模拟输出信号和阈值输入中的第一阈值输入从而为模拟输出信号提供多个可能数字输出中的第一可能数字输出；第二比较器，所述第二比较器用于接收模拟输出信号和阈值输入中的第二阈值输入从而为模拟输出信号提供所述多个可能数字输出中的第二可能数字输出；第三比较器，所述第三比较器用于接收模拟输出信号和阈值输入中的第三阈值输入从而为模拟输出信号提供所述多个可能数字输出中的第三可能数字输出；以及第四比较器，所述第四比较器用于接收模拟输出信号和阈值输入中的第四阈值输入从而为模拟输出信号提供所述多个可能数字输出中的第四可能数字输出。
可选择地，第一阈值输入、第二阈值输入、第三阈值输入和第四阈值输入分别等于-h1-hm1、+h1-hm1、-h1+hm1以及+h1+hm1，其中h1与后导符号间干扰(“ISI”)大小相关，hm1与前导ISI大小相关。
可选择地，选择电路可以包括第一多路选择器，所述第一多路选择器被耦接以接收第一可能数字输出和第二可能数字输出作为第一数据输入，并且被耦接以接收在先基于后导的判决作为第一控制选择输入以选择第一可能数字结果；第二多路选择器，所述第二多路选择器被耦接以接收第三可能数字输出和第四可能数字输出作为第二数据输入，并且被耦接以接收在先基于后导的判决作为第二控制选择输入以选择第二可能数字结果；以及第三多路选择器，所述第三多路选择器被耦接以接收第一可能数字结果和第二可能数字结果作为第三数据输入，并且被耦接以接收当前基于后导的判决作为第三控制选择输入以选择数字输出信号。
另一种接收器通常涉及通过通信信道接收信息。第一判决反馈均衡器和第二判决反馈均衡器用于接收模拟输入信号以分别提供第一多个加权后导判决和第二多个加权后导判决。第一判决反馈均衡器包括第一减法模块，所述第一减法模块用于接收模拟输入信号以从模拟输入信号中将第一多个加权后导判决减去从而提供奇模拟输出信号。第二判决反馈均衡器包括第二减法模块，所述第二减法模块用于接收模拟输入信号以从模拟输入信号中将第二多个加权后导判决减去从而提供偶模拟输出信号。第一判决反馈均衡器和第二判决反馈均衡器分别响应于彼此异相的第一时钟信号和第二时钟信号以分别提供奇模拟输出信号和偶模拟输出信号。第一后导判决模块和第二后导判决模块分别用于接收奇模拟输出信号和偶模拟输出信号，以分别提供当前基于后导的奇判决和当前基于后导的偶判决，从而分别响应于第一时钟信号和第二时钟信号而输出。第一前导消除模块用于接收奇模拟输出信号、在先基于后导的偶判决和当前基于后导的偶判决从而为奇模拟输入信号的在先奇采样提供奇数字输出信号。第二前导消除模块用于接收偶模拟输出信号、第一在先基于后导的奇判决和第二在先基于前导的奇判决从而为偶模拟输入信号的在先偶采样提供偶数字输出信号。
可选择地，第一前导消除电路包括第一比较电路和第一选择电路。第二前导消除电路可以包括第二比较电路和第二选择电路。第一比较电路可以包括第一多个比较器，以接收奇模拟输出信号以及分别接收互不相同的阈值输入从而为奇模拟输出信号提供第一多个可能数字输出。第一选择电路可以被耦接以接收第一多个可能数字输出以选择奇数字输出信号。第二比较电路可以包括第二多个比较器，以接收偶模拟输出信号以及分别接收互不相同的阈值输入从而为偶模拟输出信号提供第二多个可能数字输出。第二选择电路可以被耦接以接收第二多个可能数字输出以选择偶数字输出信号。
可选择地，第一后导判决电路和第二后导判决电路中的每个都用于与后导系数的正值和负值相比较以分别提供第一对可能判决和第二对可能判决，并分别响应于当前基于后导的偶判决和第一在先基于后导的奇判决，在第一对可能判决之间选择当前基于后导的奇判决和在第二对可能判决之间选择当前基于后导的偶判决。
可选择地，阈值输入可以包括-h1-hm1、+h1-hm1、-h1+hm1以及+h1+hm1，其中h1与后导符号间干扰(“ISI”)大小相关，hm1与前导ISI大小相关。
可选择地，第一滤波器和第二滤波器是第一判决有限脉冲响应(“DFIR”)滤波器和第二DFIR滤波器。
一种方法主要涉及从通信信道接收的数据的接收机信号处理。在这种方法中，模拟输入信号被判决反馈均衡以为减法模块提供多个加权后导判决。减法模块为被耦接以接收模拟输入信号的判决反馈均衡器的一部分。多个加权后导判决从模拟输入信号中被减去以提供模拟输出信号。模拟输出信号被后导判决模块接收。模拟输出信号被与后导系数的正值和负值相比较。第一可能判决和第二可能判决分别通过响应于模拟输出信号与后导系数的正值和负值的比较结果而被提供。当前基于后导的判决响应于在先基于后导的判决而在第一可能判决和第二可能判决之间被选择。模拟输出信号、在先基于后导的判决和当前基于后导的判决被前导消除模块来接收。为来自前导消除模块的模拟输入信号的在先样本提供数字输出信号。
可选择地，前导消除电路包括比较电路和选择电路，该方法进一步包括：比较电路接收模拟输出信号；分别比较电路的多个比较器接收互不相同的阈值输入；为模拟输出信号提供多个分别来自于所述多个比较器的可能的数字输出；选择电路接收多个可能的数字输出；以及从选择电路的多个可能的数字输出中选择数字输出信号。
可选择地，阈值输入可以包括-h1-hm1、+h1-hm1、-h1+hm1以及+h1+hm1，其中h1与后导符号间干扰(“ISI”)大小相关，hm1与前导ISI大小相关。判决反馈均衡器的滤波器可以是判决有限脉冲响应(“DFIR”)滤波器。
可选择地，后导判决电路包括步骤：后导判决电路的第一比较器接收模拟输出信号以与后导系数的h1正值相比较从而提供第一可能判决；后导判决电路的第二比较器接收模拟输出信号以与后导系数的h1负值相比较从而提供第二可能判决；以及后导判决电路的多路选择器接收第一可能判决和第二可能判决作为数据输入，以及接收在先基于后导的判决作为控制选择输入以响应于在先基于后导的判决在第一可能判决和第二可能判决之间选择当前基于后导的判决。
可选择地，前导消除电路的比较电路包括步骤：前导消除电路的第一比较器接收模拟输出信号和阈值输入的第一阈值输入作为第一比较输入以为模拟输出信号提供多个可能数字输出中的第一可能数字输出；前导消除电路的第二比较器接收模拟输出信号和阈值输入的第二阈值输入作为第二比较输入以为模拟输出信号提供多个可能数字输出中的第二可能数字输出；前导消除电路的第三比较器接收模拟输出信号和阈值输入的第三阈值输入作为第三比较输入以为模拟输出信号提供多个可能数字输出中的第三可能数字输出；以及前导消除电路的第四比较器接收模拟输出信号和阈值输入的第四阈值输入作为第四比较输入以为模拟输出信号提供多个可能数字输出中的第四可能数字输出。
可选择地，第一阈值输入、第二阈值输入、第三阈值输入和第四阈值输入分别等于-h1-hm1、+h1-hm1、-h1+hm1以及+h1+hm1，其中h1与后导符号间干扰(“ISI”)大小相关，hm1与前导ISI大小相关。
可选择地，选择电路包括步骤：第一多路选择器接收第一可能数字输出和第二可能数字输出作为第一数据输入并被耦接以接收在先基于后导的判决作为第一控制选择输入从而选择第一可能数字结果；第二多路选择器接收第三可能数字输出和第四可能数字输出作为第二数据输入并被耦接以接收在先基于后导的判决作为第二控制选择输入从而选择第二可能数字结果；通过第三多路选择器接收第一可能数字结果和第二可能数字结果作为第三数据输入并被耦接以接收当前基于后导的判决作为第三控制选择输入从而选择数字输出信号。
通过考虑到以下详细描述和权利要求，其他特征将被识别。
附图说明
附图显示了示例装置和/或方法。然而，附图不应当被认为是对权利要求范围的限制，而仅仅是用于解释和理解。
图1是框图，描述了具有全速率增强判决反馈均衡器(“EDFE”)的示例性接收器；
图2是框图，描述了用于图1中EDFE的示例性前导消除模块；
图3是框图，描述了示例性半速率EDFE，其可以被用于图1的接收器中；
图4A是框图，描述了示例性奇前导消除模块，例如其可被用于图3中的EDFE；
图4B是框图，描述了示例性偶前导消除模块，例如其可被用于图3中的EDFE；
图5是示意图，描述了另一个示例EDFE，其使用了采样保持电路(sample and holdcircuit)；
图6是流程图，描述了用于图1中接收器100的对从通信信道接收的数据进行处理的示例性过程；
图7是流程图，描述了图6中过程的示例性子过程；
图8是简易框图，描述了示例性列状现场可编程门阵列(“FPGA”)架构。
具体实施方式
在以下描述中，提出众多具体细节以为在此描述的特定的实施例提供全面的描述。然而，对于本领域技术人员来说，显而易见的是，一个或多个其他实施例和/或这些实施例的变形可以被实施，且并不需要具备下文所描述的特定细节。在其他实例中，不会描述众所周知的特征，以避免模糊对文中实施例的描述。为了便于说明，不同的图中使用相同的数字标号来表示相同的内容；然而，在其他的实施例中，这些内容可以是不同的。
在描述图中所说明的实施例之前，提供整体介绍以帮助进一步理解。
FFE前导ISI降低具有与噪声和/或串扰放大相关的局限性。如下文其他细节所描述的，前导ISI降低能够被使用在DFE中以提供增强DFE。这种增强DFE可以避免，或者至少改善与传统FFE相关的噪声和/或串扰放大。
根据上述整体理解，下文主要描述了用于降低前导ISI的增强判决反馈均衡的不同配置。
图1是框图，描述了示例性接收器100。接收器100可用于耦接到通信信道20以接收调制信号21从而接收数据。接收器100可以包括预均衡模块22和具有前导消除能力的模拟增强判决反馈均衡器(“EDFE”)150，以处理调制信号21从而获取接收到的数据。接收器100可以是串行解串器(“SerDes”)接收器。
EDFE 150的判决反馈均衡器(“DFE”)120可用于为DFE 120的减法模块122提供多个加权后导判决121以输出模拟输出信号123。DFE 120的减法模块122可以被耦接以接收模拟输入信号101以将加权后导判决121从模拟输入信号101中减去，从而提供模拟输出信号123。DFE 120的减法模块122可以是判决有限脉冲响应(“DFIR”)滤波器的一般表示。
EDFE 150的后导判决模块130可以被耦接以接收模拟输出信号123以将其与后导系数h1大小的正值104和负值105相比较，从而分别提供第一可能判决136和第二可能判决137，并响应于在先基于后导的判决117在第一可能判决136和第二可能判决137之间选择当前基于后导的判决116。比较器131和132分别输出可能判决136和137，其可以被提供作为后导判决模块130的多路选择器141的数据输入。多路选择器141可以在输入其中的可能判决136和137之间选择当前基于后导的判决116输出dk。在此实施例中，d表示判决，k表示采样的索引。
在该实施例中，作为第一后导系数的系数h1的正值104可以被提供作为后导判决模块130的比较器131的一个数据输入，模拟输出信号123可以被提供作为比较器131的另一个数据输入。进一步地，在该实施例中，系数h1的负值105可以被提供作为后导判决模块130的比较器132的一个数据输入，模拟输出信号123可以被提供作为比较器132的另一个数据输入。比较器131和132以及DFE 120都响应于时钟信号102被时钟控制。
从多路选择器141输出的当前基于后导的判决116可以被提供作为后导判决模块130的寄存器(“FF”)118的输入。寄存器118响应于时钟信号102被时钟控制。寄存器118的受时钟控制的输出可以是在先基于后导的判决117输出dk-1，其中k-1表示与当前采样k相关的在先采样。在先基于后导的判决117可以被提供作为多路选择器141的控制选择输入以选择当前基于后导的判决116。
EDFE 150的前导消除模块108可以被耦接以接收模拟输出信号123，在先基于后导的判决117和当前基于后导的判决116以及时钟信号102，以为模拟输入信号123的在先采样k-1提供最终的数字输出信号124。前导消除模块108可以被配置以至少降低模拟输出信号123中的前导符号间干扰(“ISI”)。
图2是描述了示例性前导消除模块108的框图。前导消除模块108可选择地包括比较级210和选择级230。前导消除模块108可以选择地在级210和级230之间包括寄存器级220。通过实施例来方便阐述清晰而不是作为一种限制，可以假定可选择的寄存器级220被包括在前导消除模块108中。
比较级210包括多个比较器211到214，这样的比较器211到214中的每个都可以被公共地耦接到前导消除模块108的输入节点205，以使得每个这样的比较器能够接收模拟输出信号123。比较器211到214中的每个都可以响应于时钟信号102被时钟控制。
此外，比较器211到214可以被耦接以分别接收阈值输入201到204。阈值输入201到204彼此互不相同以分别提供多个“可能”数字输出215到218，所述可能数字输出215到218分别输出自比较器211到214。在该实施例中，阈值输入201和202对应于正前导部分与正和负后导部分的和，即分别是+h1+hm1和-h1+hm1，阈值输入203和204相当于负前导部分与负和正后导部分的和，即分别是-h1-hm1和+h1-hm1。因此，系数h1与后导ISI相关；系数hm1(有时候被表示为h-1)与前导ISI大小相关。当然，这些阈值输入可以以不同的顺序被使用在其他实施例中。
比较器211到214可以被公共耦接以接收模拟输出信号123并被耦接以分别接收第一到第四阈值输入201到204。比较器211到214的这些输入组合相当于第一到第四比较输入以分别为模拟输出信号123提供第一到第四可能数字输出215到218。
可能数字输出215到218是数字信号，但其中只有一个随后会被用作为最终数字输出124。因此，比较器211到214的比较结果被认为是“可能”数字输出，因为其中只有一个会被用作为最终数字输出124。
可能数字输出215到218中的每个都可以是逻辑1或逻辑0，对应于模拟输出信号123与阈值输入201到204中相应的阈值输入之间的比较结果。寄存器级220中的寄存器221到224可以被耦接以分别接收可能数字输出215到218，以作为该寄存器级220的数据输入。寄存器221到224中的每个都可以响应于时钟信号102被时钟控制，从而通过时钟产生寄存在其中的所述可能数字输出215到218的每个状态。
选择级230可以被耦接以接收可能数字输出215到218，从而为k-1采样选择最终数字输出信号124。在该示例性实施例中，选择级230包括多路选择器231、232和235。
多路选择器231可以被耦接以接收可能数字输出215和可能数字输出216作为与前导系数hm1的正值相关的数字输入。多路选择器231可以被耦接以接收在先接收基于后导的判决117作为控制选择输入，从而选择可能数字输出结果233。
多路选择器232可以被耦接以接收可能数字输出217和可能数字输出218作为与前导系数hm1的负值相关的数字输入。多路选择器232可以被耦接以接收在先基于后导的判决117作为控制选择输入，从而选择可能数字输出结果234。
多路选择器235可以被耦接以接收可能数字结果233和可能数字结果234作为数据输入。多路选择器235可以被耦接以接收当前基于后导的判决116作为控制选择输入，从而选择数字输出信号124作为最终数字输出结果，该最终数字输出结果用于k-1采样并从前导消除模块108输出。
图1中EDFE 150是示例性的全速率(full-rate)实施例。对于某些应用而言，与时钟信号102的频率相关的EDFE 150的最大频率可能无法满足目标传输速率。然而，EDFE 150可通过使用多个电路实例或时钟信号102的多个相位来扩展以达到更高的传输速率。
按照这种思路，图3是描述了示例性半速率(half-rate)EDFE 150的框图，EDFE150可以存在于图1中接收器100内。在以下关于半速率EDFE 150的描述中，描述了双相位的时钟信号102。然而，需要被理解的是，在其他实施例中可以使用超过2个相位的时钟信号102。为了通过实施例来方便阐述清晰而不是作为一种限制，可以假定使用了时钟信号102的0°和180°相位。不仅如此，由于图1和图3中的描述有许多部分是相同的，为了清晰起见而不是作为一种限制，省去了一些这种描述的重复。
EDFE 150中的DFE 110和120可以用于分别向DFE 110的减法模块112和DFE 120的减法模块122提供加权后导判决集121和111。DFE 110和120可以分别用于输出模拟输出信号113和123。DFE 120可以时钟响应于时钟信号102的相位0，也就是时钟信号102，并且DFE110可以时钟响应于时钟信号102的相位180，也就是时钟信号103。当然这些相位可能会有所偏差，但是通常至少来说，时钟信号102和103需要彼此之间的相位差近似为180°，并且近似为相同的频率。按照这种思路，模拟输出信号123可以是“奇”输出信号，模拟输出信号113可以是“偶”模拟输出信号。
如果没有足够的时间处理所有后导系数，可以使用所有后导判决的子集。假设后导系数为h1到hN，其中N是大于1的正整数。那么举例而言，加权后导判决111和121可以为系数h2到hN，其中N是大于2的正整数。
分别属于DFE 110和120的减法模块112和122可以被公共耦接到EDFE 150的输入节点以接收模拟输入信号101。减法模块112和122可以被耦接以从模拟输入信号101中分别减去加权后导判决111和121，以分别提供偶模拟输出信号113和奇模拟输出信号123。分别属于DEF 110和120的减法模块112和122中的每个都可以是DFIR滤波器。
EDFE 150的后导判决模块130和140可以被耦接以分别接收模拟输出信号123和113。后导判决模块130和140中的每个都可以用于将模拟输出信号与后导系数h1的正值104和负值105相比较。
按照这种方式，分别从后导判决模块130的比较器131和132输出的可能判决136和137可以响应于时钟信号102被时钟控制。可能判决136和137可以被提供给多路选择器141以使用当前基于后导的偶判决106作为多路选择器141的控制选择输入来选择当前基于后导的奇判决116。分别从后导判决模块140的比较器133和134输出的可能判决138和139可以响应于时钟信号103被时钟控制。可能判决138和139可以被提供给多路选择器142以使用在先基于后导的奇判决117作为多路选择器142的控制选择输入来选择当前基于后导的偶判决106。
在该实施例中，系数h1的正值104可以被提供以作为后导判决模块130的比较器131的一个数据输入，并且奇模拟输出信号123可以被提供作为比较器131的另一个数据输入。此外，在该实施例中，系数h1的负值105可以被提供作为后导判决模块130的比较器132的一个数据输入，并且奇模拟输出信号123可以被提供作为比较器131的另一个数据输入。比较器131和132以及DFE 120可以时钟响应于时钟信号102。
在该实施例中，系数h1的正值104可以被提供作为后导判决模块140的比较器133的一个数据输入，并且偶模拟输出信号113可以被提供作为比较器133的另一个数据输入。此外，在该实施例中，系数h1的负值105可以被提供作为后导判决模块140的比较器134的一个数据输入，并且偶模拟输出信号113可以被提供作为比较器134的另一个数据输入。比较器133和134以及DFE 110可以时钟响应于时钟信号103。
分别从比较器131和132输出的可能判决136和137被提供为后导判决模块130的多路选择器141的数据输入，多路选择器141可以在向其输入的可能判决136和137中选择当前基于后导的奇判决116的输出dk(奇)。分别从比较器133和134输出的可能判决138和139被提供为后导判决模块140的多路选择器142的数据输入，多路选择器142可以在向其输入的可能判决138和139中选择当前基于后导的偶判决116输出dk(偶)。
从多路选择器141输出的当前基于后导的奇判决116可以被提供作为后导判决模块130的寄存器118的输入。寄存器118可以响应于时钟信号102被时钟控制。寄存器118的受时钟控制的输出可以是在先基于后导的奇判决117输出dk-1，其中k-1是与当前奇采样k相关的在先奇采样。在先基于后导的奇判决117可以被提供作为多路选择器142的控制选择输入以选择当前基于后导的偶判决106。
在先基于后导的奇判决117可以被进一步提供作为后导判决模块130的寄存器159的输入。寄存器159可以响应于时钟信号102被时钟控制，从而输出第二在先基于后导的奇判决158输出dk-2，其中k-2是与在先基于后导的奇判决117的在先奇采样k-1相关的在先奇采样。在先基于后导的奇判决158可以被提供作为将在下文额外详细描述的下游多路选择器的控制选择输入。
从多路选择器142输出的当前基于后导的的偶判决106可以被提供作为后导判决模块140的寄存器157的输入。寄存器157可以响应于时钟信号103被时钟控制。寄存器157的受时钟控制的输出可以是在先基于后导的偶判决107输出dk-1，其中k-1是与当前偶采样k相关的在先偶采样。在先基于后导的偶判决107可以被提供作为将在下文额外详细描述的下游多路选择器的控制选择输入。
EDFE 150的奇前导消除模块108可以被耦接以接收奇模拟输出信号123、在先基于后导的偶判决107、当前基于后导的偶判决106以及时钟信号102以为奇模拟输入信号123的在先采样k-1提供最终奇数字输出信号124。前导消除模块108可以被设置以至少降低奇模拟输出信号123中的前导ISI。
EDFE 150的偶前导消除模块109可以被耦接以接收偶模拟输出信号113、在先基于后导的奇判决117、在先基于后导的奇判决158以及时钟信号103以为偶模拟输入信号113的在先采样k-1提供最终偶数字输出信号114。前导消除模块109可以被设置以至少降低偶模拟输出信号113中的前导ISI。
图4A是描述了示例性奇前导消除模块108的框图，并且图4B是描述了示例性偶前导消除模块109的框图。除了用于前导消除模块108和109中各自选择级230中的多路选择器的选择信号外，这种前导消除模块108和109通常是一样的，并且与上文所述的全速率实施例中一致。因此，为了清晰起见且不作为一种限制，许多描述不会再重复，因此图4A和4B额外参照图1到3而被同时描述。
奇前导消除模块108可以被耦接以接收奇模拟输出信号123，所述奇模拟输出信号123被输入到奇前导消除模块108的输入节点205。这种奇模拟输出信号123可以如上文所述地通过奇前导消除模块108的比较级210和寄存器级220而被处理。奇前导消除模块108的比较级210和寄存器级220可以都响应于时钟信号102被时钟控制。
偶前导消除模块109可以被耦接以接收偶模拟输出信号113，所述偶模拟输出信号113被输入到偶前导消除模块109的输入节点305。这种偶模拟输出信号113可以如上文所述地通过偶前导消除模块109的比较级210和寄存器级220而被处理。偶前导消除模块109的比较级210和寄存器级220可以都响应于时钟信号103被时钟控制。
奇前导消除模块108的选择级230可以被耦接以接收可能奇数字输出215到218从而选择最终奇数字输出信号124以用于k-1在先采样。多路选择器231可以被耦接以接收可能奇数字输出215和可能奇数字输出216作为与前导系数h1正值部分相关的数据输入。多路选择器231可以被耦接以接收在先基于后导的偶判决107作为控制选择输入以选择可能奇数字结果233。多路选择器232可以被耦接以接收可能奇数字输出217和可能奇数字输出218作为与前导系数h1负值部分相关的数据输入。多路选择器232可以被耦接以接收在先基于后导的偶判决107作为控制选择输入以选择可能奇数字结果234。
奇前导消除模块108的多路选择器235可以被耦接以接收可能奇数字结果233和可能奇数字结果234作为数据输入。多路选择器235可以被耦接以接收当前基于后导的偶判决106作为控制选择输入以选择奇数字输出信号124作为奇前导消除模块108输出的最终奇数字结果，从而用于k-1采样。
偶前导消除模块109的选择级230可以被耦接以接收可能偶数字输出215到218从而选择最终偶数字输出信号114以用于k-1在先采样。多路选择器231可以被耦接以接收可能偶数字输出215和可能偶数字输出216作为与前导系数hm1正值部分相关的数据输入。多路选择器231可以被耦接以接收第二在先基于后导的奇判决158作为控制选择输入以选择可能的偶数字结果233。多路选择器232可以被耦接以接收可能偶数字输出217和可能偶数字输出218作为与前导系数hm1负值部分相关的数据输入。多路选择器232可以被耦接以接收第二在先基于后导的奇判决158作为控制选择输入以选择可能偶数字结果234。
偶前导消除模块109的多路选择器235可以被耦接以接收可能偶数字结果233和可能的偶数字结果234作为数据输入。多路选择器235可以被耦接以接收第一在先基于后导的奇判决117作为控制选择输入以选择偶数字输出信号114作为偶前导消除模块109输出的最终偶数字结果，从而用于k-1采样。
图5是描述了另一种示例性EDFE 150的原理图。图5中的EDFE 150包括输入比较器(“输入数据限幅器(input data slicer)”)502、延迟线550、多个乘法器597、采样保持模块(sample and hold block，“S/H”)503、延迟模块504、可选的增益放大器509、DFIR122和输出数据限幅器506。
模拟输入信号101在公共输入节点处被提供作为输入数据限幅器502和S/H 503的数据输入。S/H 503、延迟线550、延迟模块504和输出数据限幅器506都被耦接以响应于时钟信号102被时钟控制。
模拟输入信号101可以是均衡器的输出，例如DFE或CTLE。输入数据限幅器502被耦接到零电压输入501作为阈值输入以与模拟输入信号101的电位相比较，例如可以用于不归零码(non-return to zero，“NRZ”)的调制。然而，脉冲幅度调制(pulse amplitudemodulation，“PAM”)或其他调制也可以被同样地应用于使用均衡化的具有离散效果的系统中，并且针对不同的调制，阈值输入501可以不同。
输入数据限幅器502的输出被提供作为延迟线550的输入，延迟线550由一连串相邻之间具有抽头的寄存器515组成。延迟线550的起始部分可以是M个寄存器组成的前导级510；延迟线550的中间部分可以是1级主体寄存器级520；延迟线550的后部可以是N个寄存器组成的后导级530。当然，在此实施例中，M和N是大于1的正整数。
前导级510中的抽头可以分别为相应的乘法器507提供输入。乘法器的其他输入对应于FIR滤波器系数，也就是消除系数508。按照这种方式，前导ISI系数hmM到hm1的正值可以被输入到与前导级510的第一个抽头到最后一个抽头对应的乘法器507，其中hm1是前导级510的第一前导抽头，hmM是前导级510的第M个抽头。后导ISI系数h1到hN的正值可以被输入到与后导级530的第一个抽头到最后一个抽头对应的乘法器507。这些系数的实际值h1到hN和hm1到hmM，可以是正值或负值。模数转换器(未示出)可以被使用以将模拟值hmM到hm1和h1到hN转换为对应的数字值以用于乘法器507的相应输入。除了消除前导和后导ISI而不产生此类判决中常有的噪声和串扰以外，这一点也与传统模拟FFE不同。不仅如此，还可以使用图中未示出的最小均方(“LMS”)模块来调整ISI消除系数508hm1到hmM和h1到hN。乘法器507的输出可以是加权DFE前导和后导判决521以输入到DFIR 122的减法端口。
EDFE 150顶端的路径可以包括或不包括传统DFE。按照这种思路，EDFE 150的输入节点可以被耦接到传统DFE上，该传统DFE可以再次使用来自所述的顶端路径的判决。在该实施例中，后导级530中相应的后导抽头可以从DFIR 122中解耦，因为这种均衡可以在这种传统DFE中实现。然而，为了阐述清晰并不作为一种限制，可以假设EDFE 150的这种顶端路径可以与其底部路径并行操作。
S/H 503与输入数据限幅器502和延迟线550并联，并且S/H 503可接收模拟输入信号101，所述被采样和保持的模拟输入信号101可以从S/H 503输出并作为M+1级延迟模块504的输入。通过消除(包括有残余或没有残余地降低)前导和后导ISI，且不放大噪声和串扰，EDFE 150可以提供相较于传统DFE而言更优化的信噪比(“SINR”)和误码率(bit errorrate，“BER”)。按照这种思路，S/H 503可以被用于存储可以与时钟信号102的多个时钟周期相关的模拟输入信号的采样，作为经过延迟线550传播的已被部分均衡的部分。换言之，虽然后导结果可以被提供给当前模拟采样，但是所述当前模拟采样获得前导结果时会伴随一些延迟。
通过S/H 503之后的延迟模块504来获得M+1位延迟，除了通过延迟线550和延迟线550中的后导级530中的相关的乘法器507可以实现后导消除外，延迟线550中的前导级510中的M个与前导ISI消除相关的寄存器515和相关的乘法器507也可以被移植用于前导消除，这种消除可以用于公共DFIR 122中，通过向DFIR 122的减法端口输出两个加权判决集来实现。简言之，通过延迟模拟输入信号101的“在先判决”，可以获得更好的最终判决。
延迟模块504的输出可以可选地被提供给放大器509以调整增益。增益可以被加到所述EDFE 150的前向路径(forward path)以进一步提升数据眼图开启度(data eyeopening)。放大器509的输出可以被输入到DFIR 112的加法端口。
如前文所述，DFIR 122可以被用于从模拟输入信号101的被延迟的采样中将从乘法器507输出并输入到DFIR 122的减法端口的后导和前导ISI 521减去。因此，后导和前导ISI如果存在的话，即使没有被DFIR 122消除，至少也可以被DFIR 122减少，以向输出数据限幅器506提供清理过的输出。
输出数据限幅器506可以被耦接到作为阈值输入的零电压输入501以将其与DFIR122的清理过的输出信号值比较，例如用于NOR调制。输出数据限幅器506可以为数字输出信号124输出判决或数据，所述输出信号124可以是用于模拟输入信号101的相应的模拟采样的最终数字结果。
由于与S/H 503的工作相关的功耗的原因，图5中EDFE 150的所述实施例可能会在一些应用中产生问题。
图6是描述了示例性方法600的流程图，该方法用于图1中的接收器100中，对从通信信道20接收到的数据进行信号处理。图7是描述了图6中方法600的示例性子方法608的流程图。因此，图6和图7会额外参考图1和图2而被进行进一步描述。
在601中，可以实施对模拟输入信号101进行判决反馈均衡以向减法模块122提供多个加权后导判决121。该减法模块122可以属于被耦接以接收模拟输入信号101的DFE120。
在602中，可以实施将多个加权后导判决121从模拟输入信号101中减去以提供模拟输出信号123。在603中，模拟输出信号123可以被后导判决模块130接收。在604中，模拟输出信号123可以与后导系数h1的正值和负值104和105相比较。
在605中，分别响应于将模拟输出信号123与后导系数h1的正值和负值104和105相比较的结果而提供第一可能判决136和第二可能判决137。在606中，响应于在先基于后导的判决117，在第一可能判决136和第二可能判决137之间选择当前基于后导的判决116。
在607中，模拟输出信号123、在先基于后导的判决117和当前基于后导的判决116可以被前导消除模块108接收。在608中，前导消除模块108可以为模拟输入信号123的在先采样提供数字输出信号124。
在608中前导消除模块108用以提供所述数字输出信号124的操作可以包括图7中的操作609到613。
在609中，模拟输出信号123可以被比较级210接收。在610中，互不相同的阈值输入201到204可以分别被比较级210中的比较器211到214接收。
在611中，比较器211到214可以为模拟输出信号123分别提供可能数字输出215到218。在612中，可能数字输出215到218可以被选择级230接收。在613中，可以在选择级230中，基于DFE判决从可能数字输出215到218中选择数字输出信号124。
如前文所描述，EDFE 150可以被扩展，这样可以被用于ASIC、ASSP或者更灵活地被用于FPGA中。由于文中描述的一个或多个实施例可以被实施在FPGA中，因此提供此种IC的详细描述。然而，需要理解的是，其他类型的IC也可以从文中描述的技术中获益。
可编程逻辑器件(“PLD”)是众所周知的集成电路类型，其可以被编程以执行特定的逻辑功能。PLD中的一种——现场可编程门阵列(“FPGA”)，典型地包括可编程片阵列。这些可编程片可以包括诸如输入/输出块(“IOB”)、可配置逻辑块(“CLB”)、专用随机存取存储块(“BRAM”)、乘法器、数字信号处理块(“DSP”)、处理器、时钟管理器、延迟锁相环(“DLL”)等。此文中，“包括”表示包括但不限于。
每个可编程片典型地包括可编程互连和可编程逻辑。可编程互连典型地包括大量的不同长度的通过可编程互连点(“PIP”)互相连接的互连线。可编程逻辑实施了使用了可编程元件的用户设计，所述可编程元件包括函数发生器、寄存器、算术逻辑等。
可编程互连和可编程逻辑典型地通过将配置数据流载入内部配置存储单元来编程，该配置存储单元确定了可编程元件被如何设置。配置数据可以从存储器(例如从外部PROM)中读取或是通过外部设备写入FPGA中。各个存储单元的集合状态然后确定了FPGA的功能。
另一种类型的PLD是复杂可编程逻辑器件，或CPLD。CPLD包括两个或以上通过互连开关矩阵被连接在一起并与输入/输出(“I/O”)资源相连接的“功能块”。CPLD中的每个功能块包括类似于使用在可编程逻辑阵列(“PLA”)和可编程阵列逻辑(“PAL”)中的两级与/或结构。在CPLD中，配置数据典型地被片上存储于非易失性存储器中。在一些CPLE中，配置数据被片上存储于非易失性存储器中，之后被载入易失性存储器中作为初始配置(编程)序列的一部分。
对于所有这些可编程逻辑器件(“PLD”)，其功能受到为了该目的被提供给器件的数据比特的控制。数据比特可以被存储在易失性存储器(例如像FPGA和一些CPLD中的静态存储单元)、非易失性存储器(例如像一些CPLD中的FLASH存储器)或其他任何类型的存储单元中。
其他PLD通过施加处理层(例如金属层)来编程，其可编程地将器件上的不同元件互连。这类PLD被称为掩膜可编程器件。PLD同样可以通过其他方式来实施，例如使用熔丝或反熔丝技术。术语“PLD”和“可编程逻辑器件”包括但不限于这些示例器件，还包括仅仅部分可编程的器件。例如，有一种类型的PLD包括硬编码晶体管逻辑和可编程地将硬编码晶体管逻辑互连的可编程开关结构的组合。
如上所述，先进的FPGA可以在阵列中包括多个不同类型的可编程逻辑块。例如，图8说明了FPGA架构800，其包含大量不同的可编程块，其中包括多吉比特收发器(multi-gigabit，“MGT”)801、可配置逻辑块(“CLB”)802、随机存取存储器(“BRAM”)803、输入/输出块(“IOB”)804、配置和时钟逻辑(“CONFIG/CLOCKS”)805、数字信号处理块(“DSP”)806、专用输入/输出块(“I/O”)807(例如配置端口和时钟端口)以及其他可编程逻辑808，例如数字时钟管理器、模数转换器、系统监控逻辑等。一些FPGA还包括专用处理器块(“PROC”)810。
在一些FPGA中，每个可编程块包括可编程互连元件(“INT”)811，其具有标准的与每个相邻块中对应的互连元件之间的连接。因此，可编程互连元件的集合实施了所述FPGA中的可编程互连结构。如图8顶部包括的实施例所示，可编程互连元件811还包括同一个片内的可编程逻辑元件之间的连接。
举例而言，CLB 802可以包括可配置逻辑元件(“CLE”)812，其可以被编程以实施用户逻辑以及单个可编程互连元件(“INT”)811。BRAM 803可以包括BRAM逻辑元件(“BRL”)813以及一个或多个可编程互连元件。一般而言，片内包含的互连元件的数量取决于片的高度。在图示实施例中，BRAM片具有与5个CLB相同的高度，不过也可以使用其他数量(例如4个)。DSP片806可以包括DSP逻辑元件(“DSPL”)814以及合适数量的可编程互连元件。例如，IOB804可以包括两个输入/输出逻辑元件(“IOL”)815的实例以及可编程互连元件811的一个实例。本领域的技术人员应当清楚，例如连接到例如/O逻辑单元812的实际的I/O焊盘通常不局限于输入/输出逻辑元件815的区域之内。
在图示实施例中，靠近裸片(如图8所示)中央的水平区域被用于配置、时钟和其他控制逻辑。从该水平区域或柱延伸的的垂直列809被用于在FPGA的宽度上分配时钟和配置信号。
一些采用图8中所示架构的FPGA包括额外的逻辑块，其打乱了占据了FPGA大部分的常规柱状结构。额外的逻辑块可以是可编程块和/或专用逻辑。例如，处理器块810跨越了若干个CLB和BRAM柱。
注意到图8仅仅旨在阐明示例FPGA架构。例如，行中逻辑块的数量、行的相对宽度、行的数量和顺序、行中包括的逻辑块类型、逻辑块的相对尺寸以及图8顶部包括的互连/逻辑实施都仅仅是示例性的。例如，在实际的FPGA中，CLB所在之处通常包括不止一个相邻的CLB行，以利于用户逻辑的有效实施，并且相邻的CLB行的数量随着FPGA的整体尺寸而变化。
尽管上文描述了示例装置和/或方法，与文中描述的一个或多个方面相一致的其他或进一步的实施例可以在不偏离本申请范围的情况下被设计出。列举了步骤的权利要求并不暗示步骤的顺序。所有商标均为其拥有者分别所有。

Claims (7)

1.一种用于耦接到通信信道的接收器，其特征在于，所述接收器包括:
用于接收模拟输入信号的判决反馈均衡器，其中所述判决反馈均衡器包括用于从所述模拟输入信号中减去多个加权后导判决的滤波器，以提供模拟输出信号；
后导判决电路，所述后导判决电路被耦接到所述判决反馈均衡器，以用于接收所述模拟输出信号并将所述模拟输出信号与后导符号间干扰ISI大小相关的后导系数h1的正值和负值相比较以分别提供第一可能判决和第二可能判决，以及所述后导判决电路用于响应于在先基于后导的判决，在所述第一可能判决和所述第二可能判决之间选择出当前基于后导的判决；以及
前导消除电路，所述前导消除电路用于接收基于与所述后导ISI大小相关的所述后导系数h1和与前导ISI大小相关的前导系数hm1的阈值输入、所述模拟输出信号、所述在先基于后导的判决和所述当前基于后导的判决，并且为所述模拟输入信号的在先采样提供数字输出信号。
2.根据权利要求1所述的接收器，其特征在于：
所述前导消除电路包括比较电路和选择电路；
所述比较电路包括多个比较器，所述多个比较器用于接收所述模拟输出信号并分别接收彼此互不相同的阈值输入，从而为所述模拟输出信号提供多个可能数字输出，其中所述阈值输入基于所述后导系数h1而确定；以及
所述选择电路被耦接以接收所述多个可能数字输出以用于选择所述数字输出信号。
3.根据权利要求2所述的接收器，其特征在于：
所述阈值输入包括-h1-hm1、+h1-hm1、-h1+hm1以及+h1+hm1；以及
所述判决反馈均衡器的滤波器包括判决有限脉冲响应DFIR滤波器。
4.根据权利要求1所述的接收器，其特征在于，所述后导判决电路包括：
第一比较器，所述第一比较器用于接收所述模拟输出信号并将其与所述后导系数的h1正值相比较以提供所述第一可能判决；
第二比较器，所述第二比较器用于接收所述模拟输出信号并将其与所述后导系数的h1负值相比较以提供所述第二可能判决；
多路选择器，所述多路选择器用于接收所述第一可能判决和所述第二可能判决作为数据输入，并且接收所述在先基于后导的判决作为控制选择输入以在所述第一可能判决和所述第二可能判决之间选择所述当前基于后导的判决。
5.根据权利要求2所述的接收器，其特征在于，所述前导消除电路的所述比较电路包括：
第一比较器，所述第一比较器用于接收所述模拟输出信号和所述阈值输入中的第一阈值输入，以为所述模拟输出信号提供所述多个可能数字输出中的第一可能数字输出；
第二比较器，所述第二比较器用于接收所述模拟输出信号和所述阈值输入中的第二阈值输入，以为所述模拟输出信号提供所述多个可能数字输出中的第二可能数字输出；
第三比较器，所述第三比较器用于接收所述模拟输出信号和所述阈值输入中的第三阈值输入，以为所述模拟输出信号提供所述多个可能数字输出中的第三可能数字输出；以及
第四比较器，所述第四比较器用于接收所述模拟输出信号和所述阈值输入中的第四阈值输入，以为所述模拟输出信号提供所述多个可能数字输出中的第四可能数字输出。
6.根据权利要求5中所述的接收器，其特征在于，所述第一阈值输入、所述第二阈值输入、所述第三阈值输入和所述第四阈值输入分别等于-h1-hm1、+h1-hm1、-h1+hm1以及+h1+hm1。
7.根据权利要求6所述的接收器，其特征在于，所述选择电路包括：
第一多路选择器，所述第一多路选择器被耦接以接收所述第一可能数字输出和所述第二可能数字输出作为第一数据输入，并且所述第一多路选择器被耦接以接收所述在先基于后导的判决作为第一控制选择输入以选择第一可能数字结果；
第二多路选择器，所述第二多路选择器被耦接以接收所述第三可能数字输出和所述第四可能数字输出作为第二数据输入，并且所述第二多路选择器被耦接以接收所述在先基于后导的判决作为第二控制选择输入以选择第二可能数字结果；以及
第三多路选择器，所述第三多路选择器被耦接以接收所述第一可能数字结果和所述第二可能数字结果作为第三数据输入，并且所述第三多路选择器被耦接以接收所述当前基于后导的判决作为第三控制选择输入以选择所述数字输出信号。
CN201680026446.9A 2015-05-08 2016-01-28 具有前导符号间干扰减低的判决反馈均衡 Active CN107710704B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/707,919 US9379920B1 (en) 2015-05-08 2015-05-08 Decision feedback equalization with precursor inter-symbol interference reduction
US14/707,919 2015-05-08
PCT/US2016/015272 WO2016182609A1 (en) 2015-05-08 2016-01-28 Decision feedback equalization with precursor inter-symbol interference reduction

Publications (2)

Publication Number Publication Date
CN107710704A CN107710704A (zh) 2018-02-16
CN107710704B true CN107710704B (zh) 2020-10-30

Family

ID=55346214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680026446.9A Active CN107710704B (zh) 2015-05-08 2016-01-28 具有前导符号间干扰减低的判决反馈均衡

Country Status (6)

Country Link
US (1) US9379920B1 (zh)
EP (1) EP3295631B1 (zh)
JP (1) JP6678684B2 (zh)
KR (1) KR102354962B1 (zh)
CN (1) CN107710704B (zh)
WO (1) WO2016182609A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3340777A (en) * 1965-02-25 1967-09-12 Kliklok Corp Machines for bonding, by heat and pressure, panels of paperboard having a thermoplastic coating thereon
KR102222449B1 (ko) * 2015-02-16 2021-03-03 삼성전자주식회사 탭이 내장된 데이터 수신기 및 이를 포함하는 데이터 전송 시스템
US10581650B2 (en) * 2015-09-08 2020-03-03 Qorvo Us, Inc. Enhancing isolation in radio frequency multiplexers
US9584345B1 (en) * 2015-12-09 2017-02-28 International Business Machines Corporation High data rate multilevel clock recovery system
US10411917B2 (en) * 2017-12-04 2019-09-10 Credo Technology Group Limited Linear feedback equalization
US10873484B2 (en) * 2019-01-28 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Device with equaler circuit
US10911272B2 (en) 2019-01-31 2021-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-tap decision feed-forward equalizer with precursor and postcursor taps
DE102020100751A1 (de) 2019-01-31 2020-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrfachabgriff-entscheidungsvorwärtsentzerrer mitpräcursor- und postcursorabgriffen
JP2020150438A (ja) 2019-03-14 2020-09-17 キオクシア株式会社 データ生成回路及び送信装置
US11005567B2 (en) * 2019-07-01 2021-05-11 Credo Technology Group Limited Efficient multi-mode DFE
CN111525936B (zh) * 2020-05-07 2021-11-16 江苏集萃智能集成电路设计技术研究所有限公司 硬件复用的nrz/pam4双模接收机
US11044124B1 (en) * 2020-12-21 2021-06-22 Faraday Technology Corporation Dynamic module and decision feedback equalizer
KR20220099251A (ko) 2021-01-06 2022-07-13 삼성전자주식회사 멀티 레벨 신호 수신을 위한 수신기, 이를 포함하는 메모리 장치 및 이를 이용한 데이터 수신 방법
US11665029B2 (en) * 2021-07-01 2023-05-30 Nvidia Corporation Feed forward filter equalizer adaptation using a constrained filter tap coefficient value
US20240022458A1 (en) * 2022-07-18 2024-01-18 Cisco Technology, Inc. Transmitter equalization optimization for ethernet chip-to-module (c2m) compliance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414733A (en) * 1993-12-20 1995-05-09 Adtran Decision feedback equalizer employing fixed ratio postcursor taps for minimizing noise and intersymbol interference in signals conveyed over high speed data service loop
CA2219393A1 (en) * 1996-12-27 1998-06-27 At&T Corp. Tap selectable decision feedback equalizer
WO2002011300A2 (en) * 2000-07-31 2002-02-07 Rf Micro Devices, Inc. Multipath parameter estimation in spread-spectrum communications systems
WO2002058353A1 (de) * 2001-01-17 2002-07-25 Infineon Technologies Ag Entscheidungsrückgekoppelte entzerrervorrichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703904A (en) * 1995-12-29 1997-12-30 Globespan Technologies, Inc. Impulse noise effect reduction
US6870881B1 (en) * 2000-08-24 2005-03-22 Marvell International Ltd. Feedforward equalizer for DFE based detector
DE10208416A1 (de) * 2002-02-27 2003-09-25 Advanced Micro Devices Inc Interferenzverminderung in CCK-modulierten Signalen
US7050523B2 (en) * 2002-03-29 2006-05-23 U.S. Robotics Corporation Systems and methods for improving timing phase estimation
US7215705B2 (en) * 2003-03-17 2007-05-08 Intel Corporation Reducing phase noise in phase-encoded communications signals
US8731041B2 (en) 2011-04-21 2014-05-20 Stmicroelectronics (Canada) Inc. Parallel closed-loop DFE filter architecture
US8537885B2 (en) 2011-08-12 2013-09-17 Lsi Corporation Low-power down-sampled floating tap decision feedback equalization
US8615062B2 (en) 2012-02-07 2013-12-24 Lsi Corporation Adaptation using error signature analysis in a communication system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414733A (en) * 1993-12-20 1995-05-09 Adtran Decision feedback equalizer employing fixed ratio postcursor taps for minimizing noise and intersymbol interference in signals conveyed over high speed data service loop
CA2219393A1 (en) * 1996-12-27 1998-06-27 At&T Corp. Tap selectable decision feedback equalizer
WO2002011300A2 (en) * 2000-07-31 2002-02-07 Rf Micro Devices, Inc. Multipath parameter estimation in spread-spectrum communications systems
WO2002058353A1 (de) * 2001-01-17 2002-07-25 Infineon Technologies Ag Entscheidungsrückgekoppelte entzerrervorrichtung

Also Published As

Publication number Publication date
WO2016182609A1 (en) 2016-11-17
KR20180004767A (ko) 2018-01-12
KR102354962B1 (ko) 2022-01-21
EP3295631A1 (en) 2018-03-21
JP2018520545A (ja) 2018-07-26
JP6678684B2 (ja) 2020-04-08
US9379920B1 (en) 2016-06-28
CN107710704A (zh) 2018-02-16
EP3295631B1 (en) 2020-08-19

Similar Documents

Publication Publication Date Title
CN107710704B (zh) 具有前导符号间干扰减低的判决反馈均衡
US9654327B2 (en) Channel adaptive ADC-based receiver
JP6527588B2 (ja) Ｓｅｒｄｅｓアプリケーション用に符号間干渉をフィルタリングするための回路および方法
KR102270692B1 (ko) 결정 피드백 등화기
US9455848B1 (en) DFE-skewed CDR circuit
US9413524B1 (en) Dynamic gain clock data recovery in a receiver
US9178552B1 (en) Channel adaptive receiver switchable from a digital-based receiver mode to an analog-based receiver mode
US11018656B1 (en) Multi-function level finder for serdes
US9276782B1 (en) Precursor inter-symbol interference reduction
US8472515B1 (en) Clock and data recovery circuit with decision feedback equalization
US9237041B1 (en) Data reception with feedback equalization for high and low data rates
US10348290B1 (en) System and method for transmitter
US10009197B1 (en) Method and apparatus for intersymbol interference compensation
US10749729B1 (en) System and method for automatic gain control adaptation
US11522735B1 (en) Digital noise-shaping FFE/DFE for ADC-based wireline links
Savitha et al. Implementation of efficient LMS adaptive filter with low-adaptation delay

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant