JP2018520545A - プリカーソルシンボル間干渉低減を伴う判定帰還等化 - Google Patents
プリカーソルシンボル間干渉低減を伴う判定帰還等化 Download PDFInfo
- Publication number
- JP2018520545A JP2018520545A JP2017558415A JP2017558415A JP2018520545A JP 2018520545 A JP2018520545 A JP 2018520545A JP 2017558415 A JP2017558415 A JP 2017558415A JP 2017558415 A JP2017558415 A JP 2017558415A JP 2018520545 A JP2018520545 A JP 2018520545A
- Authority
- JP
- Japan
- Prior art keywords
- cursor
- post
- output signal
- input
- decision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002243 precursor Substances 0.000 title claims abstract description 101
- 230000009467 reduction Effects 0.000 title description 6
- 230000004044 response Effects 0.000 claims abstract description 37
- 238000004891 communication Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 12
- 238000004549 pulsed laser deposition Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 101000822695 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C1 Proteins 0.000 description 1
- 101000655262 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C2 Proteins 0.000 description 1
- 101000655256 Paraclostridium bifermentans Small, acid-soluble spore protein alpha Proteins 0.000 description 1
- 101000655264 Paraclostridium bifermentans Small, acid-soluble spore protein beta Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000002370 liquid polymer infiltration Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
- H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03484—Tapped delay lines time-recursive
- H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03484—Tapped delay lines time-recursive
- H04L2025/03503—Tapped delay lines time-recursive as a combination of feedback and prediction filters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
- Noise Elimination (AREA)
- Amplifiers (AREA)
Abstract
Description
Claims (13)
- アナログ入力信号を受信するための判定帰還型等化器であって、複数の重み付けされたポストカーソル判定を前記アナログ入力信号から減算してアナログ出力信号を提供するためのフィルタを含む、判定帰還型等化器と、
前記アナログ出力信号を受信し、前記アナログ出力信号をポストカーソル係数の正および負の値と比較して第1の可能な判定および第2の可能な判定をそれぞれ提供するための、ならびに、先行するポストカーソルに基づいた判定に応答して、前記第1の可能な判定と前記第2の可能な判定との間にあるものとしての現在のポストカーソルに基づいた判定を選択するための、前記判定帰還型等化器に結合されたポストカーソル判定回路と、
前記アナログ出力信号、前記先行するポストカーソルに基づいた判定、および前記現在のポストカーソルに基づいた判定を受信して、前記アナログ入力信号の先行するサンプルに対するデジタル出力信号を提供するための、プリカーソルキャンセル回路と、
を備える、通信チャネルに結合するための受信器。 - 前記プリカーソルキャンセル回路が比較回路および選択回路を含み、
前記比較回路は、前記アナログ出力信号を受信するための、および、互いに異なる閾値入力をそれぞれ受信して前記アナログ出力信号に対する複数の可能なデジタル出力を提供するための、複数の比較器を含み、
前記選択回路は、前記デジタル出力信号の選択のために、前記複数の可能なデジタル出力を受信するように結合されている、
請求項1に記載の受信器。 - 前記閾値入力は、ポストカーソルシンボル間干渉(「ISI」)の大きさと関連付けられたh1、およびプリカーソルISIの大きさと関連付けられたhm1に関して、−h1−hm1、+h1−hm1、−h1+hm1、および+h1+hm1を含み、
前記判定帰還型等化器の前記フィルタは、判定有限インパルス応答(「DFIR」)フィルタを含む、
請求項2に記載の受信器。 - 前記ポストカーソル判定回路は、
前記アナログ出力信号を受信し前記ポストカーソル係数に関する正のh1値と比較して前記第1の可能な判定を提供するための、第1の比較器と、
前記アナログ出力信号を受信し前記ポストカーソル係数に関する負のh1値と比較して前記第2の可能な判定を提供するための、第2の比較器と、
前記第1の可能な判定および前記第2の可能な判定をデータ入力として受信するための、ならびに、前記先行するポストカーソルに基づいた判定を、前記第1の可能な判定と前記第2の可能な判定との間にあるものとしての前記現在のポストカーソルに基づいた判定を選択するための制御選択入力として受信するための、マルチプレクサと、を備える、請求項1から3のいずれか一項に記載の受信器。 - 前記プリカーソルキャンセル回路の前記比較回路は、
前記アナログ出力信号および前記閾値入力のうちの第1の閾値入力を受信して、前記アナログ出力信号に関する前記複数の可能なデジタル出力のうちの第1の可能なデジタル出力を提供するための、第1の比較器と、
前記アナログ出力信号および前記閾値入力のうちの第2の閾値入力を受信して、前記アナログ出力信号に関する前記複数の可能なデジタル出力のうちの第2の可能なデジタル出力を提供するための、第2の比較器と、
前記アナログ出力信号および前記閾値入力のうちの第3の閾値入力を受信して、前記アナログ出力信号に関する前記複数の可能なデジタル出力のうちの第3の可能なデジタル出力を提供するための、第3の比較器と、
前記アナログ出力信号および前記閾値入力のうちの第4の閾値入力を受信して、前記アナログ出力信号に関する前記複数の可能なデジタル出力のうちの第4の可能なデジタル出力を提供するための、第4の比較器と、を備える、請求項2に記載の受信器。 - 前記第1の閾値入力、前記第2の閾値入力、前記第3の閾値入力、および前記第4の閾値入力は、ポストカーソルシンボル間干渉(「ISI」)の大きさと関連付けられたh1、およびプリカーソルISIの大きさと関連付けられたhm1に関して、それぞれ−h1−hm1、+h1−hm1、−h1+hm1、および+h1+hm1に等しい、請求項5に記載の受信器。
- 前記選択回路は、
前記第1の可能なデジタル出力および前記第2の可能なデジタル出力を第1のデータ入力として受信するように結合された、ならびに、前記先行するポストカーソルに基づいた判定を第1の可能なデジタルアウトカムの選択のための第1の制御選択入力として受信するように結合された、第1のマルチプレクサと、
前記第3の可能なデジタル出力および前記第4の可能なデジタル出力を第2のデータ入力として受信するように結合された、ならびに、前記先行するポストカーソルに基づいた判定を第2の可能なデジタルアウトカムの選択のための第2の制御選択入力として受信するように結合された、第2のマルチプレクサと、
前記第1の可能なデジタルアウトカムおよび前記第2の可能なデジタルアウトカムを第3のデータ入力として受信するように結合された、ならびに、前記現在のポストカーソルに基づいた判定を前記デジタル出力信号の選択のための第3の制御選択入力として受信するように結合された、第3のマルチプレクサと、を備える、請求項6に記載の受信器。 - 通信チャネルに結合するための受信器であって、
アナログ入力信号を受信して、第1の複数の重み付けされたポストカーソル判定および第2の複数の重み付けされたポストカーソル判定をそれぞれ提供するための、第1の判定帰還型等化器および第2の判定帰還型等化器であって、
前記第1の判定帰還型等化器は、前記アナログ入力信号を受信し、前記アナログ入力信号から前記第1の複数の重み付けされたポストカーソル判定を減算して、奇数アナログ出力信号を提供するための、第1のフィルタを含み、
前記第2の判定帰還型等化器は、前記アナログ入力信号を受信し、前記アナログ入力信号から前記第2の複数の重み付けされたポストカーソル判定を減算して、偶数アナログ出力信号を提供するための、第2のフィルタを含み、
前記第1の判定帰還型等化器および前記第2の判定帰還型等化器は、それぞれ第1のクロック信号および第2のクロック信号に応答して互いに位相をずらしてクロッキングを行って、それぞれ前記奇数アナログ出力信号および前記偶数アナログ出力信号を提供することに関するものであり、
前記受信器は更に、それぞれ前記奇数アナログ出力信号および前記偶数アナログ出力信号を受信し、それぞれ現在の奇数ポストカーソルに基づいた判定および現在の偶数ポストカーソルに基づいた判定を提供して、それぞれ前記第1のクロック信号および前記第2のクロック信号に応答して出力を行うための、第1のポストカーソル判定回路および第2のポストカーソル判定回路と、
前記奇数アナログ出力信号、先行する偶数ポストカーソルに基づいた判定、および前記現在の偶数ポストカーソルに基づいた判定を受信して、前記奇数アナログ入力信号の先行する奇数サンプルに対する奇数デジタル出力信号を提供するための、第1のプリカーソルキャンセル回路と、
前記偶数アナログ出力信号、1次の先行する奇数ポストカーソルに基づいた判定、および2次の先行する奇数ポストカーソルに基づいた判定を受信して、偶数アナログ入力信号の先行する偶数サンプルに対する偶数デジタル出力信号を提供するための、第2のプリカーソルキャンセル回路と、を備える、受信器。 - 前記第1のプリカーソルキャンセル回路は、第1の比較回路および第1の選択回路を備え、
前記第2のプリカーソルキャンセル回路は、第2の比較回路および第2の選択回路を備え、
前記第1の比較回路は、前記奇数アナログ出力信号を受信するための、および、互いに異なる閾値入力をそれぞれ受信して、前記奇数アナログ出力信号に対する第1の複数の可能なデジタル出力を提供するための、第1の複数の比較器を含み、
前記第1の選択回路は、前記奇数デジタル出力信号の選択のために、前記第1の複数の可能なデジタル出力を受信するように結合されており、
前記第2の比較回路は、前記偶数アナログ出力信号を受信するための、および、互いに異なる閾値入力をそれぞれ受信して、前記偶数アナログ出力信号に対する第2の複数の可能なデジタル出力を提供するための、第2の複数の比較器を含み、
前記第2の選択回路は、前記偶数デジタル出力信号の選択のために、前記第2の複数の可能なデジタル出力を受信するように結合されている、請求項8に記載の受信器。 - 前記第1のポストカーソル判定回路および前記第2のポストカーソル判定回路の各々は、ポストカーソル係数の正および負の値と比較して可能な判定の第1の対および可能な判定の第2の対をそれぞれ提供することにそれぞれ関する、ならびに、前記現在の偶数ポストカーソルに基づいた判定および前記1次の先行する奇数ポストカーソルに基づいた判定にそれぞれ応答して、可能な判定の前記第1の対の間にあるものとしての前記現在の奇数ポストカーソルに基づいた判定および可能な判定の前記第2の対の間にあるものとしての前記現在の偶数ポストカーソルに基づいた判定をそれぞれ選択することに関するものである、請求項9に記載の受信器。
- 前記閾値入力は、ポストカーソルシンボル間干渉(「ISI」)の大きさと関連付けられたh1、およびプリカーソルISIの大きさと関連付けられたhm1に関して、−h1−hm1、+h1−hm1、−h1+hm1、および+h1+hm1を含む、請求項9または請求項10に記載の受信器。
- 前記第1のフィルタおよび前記第2のフィルタはそれぞれ、第1の判定有限インパルス応答(「DFIR」)フィルタおよび第2のDFIRフィルタである、請求項9から11のいずれか一項に記載の受信器。
- 前記ポストカーソル係数の前記正および負の値は、h1ポストカーソル係数の大きさを表している、請求項10から12のいずれか一項に記載の受信器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/707,919 | 2015-05-08 | ||
US14/707,919 US9379920B1 (en) | 2015-05-08 | 2015-05-08 | Decision feedback equalization with precursor inter-symbol interference reduction |
PCT/US2016/015272 WO2016182609A1 (en) | 2015-05-08 | 2016-01-28 | Decision feedback equalization with precursor inter-symbol interference reduction |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018520545A true JP2018520545A (ja) | 2018-07-26 |
JP6678684B2 JP6678684B2 (ja) | 2020-04-08 |
Family
ID=55346214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017558415A Active JP6678684B2 (ja) | 2015-05-08 | 2016-01-28 | プリカーソルシンボル間干渉低減を伴う判定帰還等化 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9379920B1 (ja) |
EP (1) | EP3295631B1 (ja) |
JP (1) | JP6678684B2 (ja) |
KR (1) | KR102354962B1 (ja) |
CN (1) | CN107710704B (ja) |
WO (1) | WO2016182609A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10805126B2 (en) | 2019-03-14 | 2020-10-13 | Toshiba Memory Corporation | Data generation circuit and transmission device |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3340777A (en) * | 1965-02-25 | 1967-09-12 | Kliklok Corp | Machines for bonding, by heat and pressure, panels of paperboard having a thermoplastic coating thereon |
KR102222449B1 (ko) * | 2015-02-16 | 2021-03-03 | 삼성전자주식회사 | 탭이 내장된 데이터 수신기 및 이를 포함하는 데이터 전송 시스템 |
US10581650B2 (en) * | 2015-09-08 | 2020-03-03 | Qorvo Us, Inc. | Enhancing isolation in radio frequency multiplexers |
US9584345B1 (en) | 2015-12-09 | 2017-02-28 | International Business Machines Corporation | High data rate multilevel clock recovery system |
US10411917B2 (en) * | 2017-12-04 | 2019-09-10 | Credo Technology Group Limited | Linear feedback equalization |
US10873484B2 (en) * | 2019-01-28 | 2020-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device with equaler circuit |
US10911272B2 (en) * | 2019-01-31 | 2021-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-tap decision feed-forward equalizer with precursor and postcursor taps |
DE102020100751A1 (de) | 2019-01-31 | 2020-08-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mehrfachabgriff-entscheidungsvorwärtsentzerrer mitpräcursor- und postcursorabgriffen |
US11005567B2 (en) * | 2019-07-01 | 2021-05-11 | Credo Technology Group Limited | Efficient multi-mode DFE |
CN111525936B (zh) * | 2020-05-07 | 2021-11-16 | 江苏集萃智能集成电路设计技术研究所有限公司 | 硬件复用的nrz/pam4双模接收机 |
US11044124B1 (en) * | 2020-12-21 | 2021-06-22 | Faraday Technology Corporation | Dynamic module and decision feedback equalizer |
KR20220099251A (ko) | 2021-01-06 | 2022-07-13 | 삼성전자주식회사 | 멀티 레벨 신호 수신을 위한 수신기, 이를 포함하는 메모리 장치 및 이를 이용한 데이터 수신 방법 |
US11665029B2 (en) * | 2021-07-01 | 2023-05-30 | Nvidia Corporation | Feed forward filter equalizer adaptation using a constrained filter tap coefficient value |
US20240022458A1 (en) * | 2022-07-18 | 2024-01-18 | Cisco Technology, Inc. | Transmitter equalization optimization for ethernet chip-to-module (c2m) compliance |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5414733A (en) * | 1993-12-20 | 1995-05-09 | Adtran | Decision feedback equalizer employing fixed ratio postcursor taps for minimizing noise and intersymbol interference in signals conveyed over high speed data service loop |
US5703904A (en) * | 1995-12-29 | 1997-12-30 | Globespan Technologies, Inc. | Impulse noise effect reduction |
US5946351A (en) * | 1996-12-27 | 1999-08-31 | At&T Corporation | Tap selectable decision feedback equalizer |
US6647077B1 (en) | 2000-07-31 | 2003-11-11 | Rf Micro Devices, Inc. | Multipath parameter estimation in spread-spectrum communications systems |
US6870881B1 (en) * | 2000-08-24 | 2005-03-22 | Marvell International Ltd. | Feedforward equalizer for DFE based detector |
DE10101950C1 (de) * | 2001-01-17 | 2003-01-23 | Infineon Technologies Ag | Entscheidungsrückgekoppelte Entzerrervorrichtung |
DE10208416A1 (de) * | 2002-02-27 | 2003-09-25 | Advanced Micro Devices Inc | Interferenzverminderung in CCK-modulierten Signalen |
US7050523B2 (en) * | 2002-03-29 | 2006-05-23 | U.S. Robotics Corporation | Systems and methods for improving timing phase estimation |
US7215705B2 (en) * | 2003-03-17 | 2007-05-08 | Intel Corporation | Reducing phase noise in phase-encoded communications signals |
US8731041B2 (en) | 2011-04-21 | 2014-05-20 | Stmicroelectronics (Canada) Inc. | Parallel closed-loop DFE filter architecture |
US8537885B2 (en) | 2011-08-12 | 2013-09-17 | Lsi Corporation | Low-power down-sampled floating tap decision feedback equalization |
US8615062B2 (en) | 2012-02-07 | 2013-12-24 | Lsi Corporation | Adaptation using error signature analysis in a communication system |
-
2015
- 2015-05-08 US US14/707,919 patent/US9379920B1/en active Active
-
2016
- 2016-01-28 JP JP2017558415A patent/JP6678684B2/ja active Active
- 2016-01-28 CN CN201680026446.9A patent/CN107710704B/zh active Active
- 2016-01-28 WO PCT/US2016/015272 patent/WO2016182609A1/en active Application Filing
- 2016-01-28 KR KR1020177035113A patent/KR102354962B1/ko active IP Right Grant
- 2016-01-28 EP EP16703891.8A patent/EP3295631B1/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10805126B2 (en) | 2019-03-14 | 2020-10-13 | Toshiba Memory Corporation | Data generation circuit and transmission device |
Also Published As
Publication number | Publication date |
---|---|
EP3295631B1 (en) | 2020-08-19 |
WO2016182609A1 (en) | 2016-11-17 |
EP3295631A1 (en) | 2018-03-21 |
KR102354962B1 (ko) | 2022-01-21 |
KR20180004767A (ko) | 2018-01-12 |
JP6678684B2 (ja) | 2020-04-08 |
US9379920B1 (en) | 2016-06-28 |
CN107710704B (zh) | 2020-10-30 |
CN107710704A (zh) | 2018-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6678684B2 (ja) | プリカーソルシンボル間干渉低減を伴う判定帰還等化 | |
US9654327B2 (en) | Channel adaptive ADC-based receiver | |
JP6527588B2 (ja) | Serdesアプリケーション用に符号間干渉をフィルタリングするための回路および方法 | |
KR102270692B1 (ko) | 결정 피드백 등화기 | |
US10069655B2 (en) | Half-rate integrating decision feedback equalization with current steering | |
US11646916B2 (en) | Receiver with threshold level finder | |
US9178552B1 (en) | Channel adaptive receiver switchable from a digital-based receiver mode to an analog-based receiver mode | |
US9276782B1 (en) | Precursor inter-symbol interference reduction | |
US10009197B1 (en) | Method and apparatus for intersymbol interference compensation | |
US10749729B1 (en) | System and method for automatic gain control adaptation | |
US11522735B1 (en) | Digital noise-shaping FFE/DFE for ADC-based wireline links |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20180104 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6678684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |