CN107707233B - 一种防止瞬间掉电引起二次复位的复位电路 - Google Patents

一种防止瞬间掉电引起二次复位的复位电路 Download PDF

Info

Publication number
CN107707233B
CN107707233B CN201711067613.7A CN201711067613A CN107707233B CN 107707233 B CN107707233 B CN 107707233B CN 201711067613 A CN201711067613 A CN 201711067613A CN 107707233 B CN107707233 B CN 107707233B
Authority
CN
China
Prior art keywords
output
data selector
reset
input
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711067613.7A
Other languages
English (en)
Other versions
CN107707233A (zh
Inventor
王旭东
魏恒
陈明辉
廖春连
杨格亮
曲明
王鑫华
王湛
石立志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN201711067613.7A priority Critical patent/CN107707233B/zh
Publication of CN107707233A publication Critical patent/CN107707233A/zh
Application granted granted Critical
Publication of CN107707233B publication Critical patent/CN107707233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Abstract

本发明提供了一种防止瞬间掉电引起二次复位的复位电路，涉及集成电路领域。系统上电的时候，普通的复位电路产生的复位信号会因为电源短时间掉电且重新上电而引起二次复位，对芯片产生误操作。本发明通过将通常的复位信号经过两路数据选择器并进行相关的控制和逻辑运算产生仅在第一回的上升沿与下降沿透明输出，屏蔽之后上升沿与下降沿的复位信号，从而避免因电源瞬间掉电而引起的二次复位，增加了芯片在实际环境中的稳定度和可靠性，具有较高的实际应用价值。

Description

一种防止瞬间掉电引起二次复位的复位电路
技术领域
本发明涉及集成电路技术领域，尤其是指一种防止瞬间掉电引起二次复位的复位电路。
背景技术
上电复位电路广泛应用于集成电路设计中，是保证整个系统稳定可靠工作的不可缺少的部分。在芯片上电过程中，上电复位电路检测并判断芯片供电电压是否达到要求的启动电压，当芯片供电稳定时产生复位信号，对数字电路和其他单元电路进行复位和启动，使系统正常工作。
但是，在实际应用中，芯片上电之后，由于强干扰或者电池老化会出现电源瞬间掉电再重新上电的情况，这时普通的复位电路会产生二次复位的信号，引起芯片重新复位，改变正常工作状态，影响系统的正常工作。
发明内容
有鉴于此，本发明提供一种防止瞬间掉电引起二次复位的复位电路，其能够避免因电源瞬间掉电而引起的二次复位。
为了实现上述目的，本发明通过以下技术方案来实现：
一种防止瞬间掉电引起二次复位的复位电路，包括用于产生通常复位信号的通常复位电路，还包括用于产生第一路复位信号的第一数据选择器、用于产生第二路复位信号的第二数据选择器、用于产生数据选择器控制信号的第一控制电路和第二控制电路、用于上电初始清零的初始清零电路、对两路复位信号进行逻辑运算的异或门，以及用于输出整形的输出缓冲器；所述第一数据选择器和第二数据选择器均包括高电平控制信号输入端、低电平控制信号输入端、信号输出选择控制端和输出端，所述第一控制电路和第二控制电路均包括输出端和输入端，所述通常复位电路产生的复位信号分别与第一数据选择器的高电平控制信号输入端以及第一控制电路和第二控制电路的输入端相连，所述第一数据选择器的输出端分别与第一数据选择器的低电平控制信号输入端、第二数据选择器的低电平控制信号输入端、初始清零电路的输出端以及异或门的一端相连，所述第一数据选择器的信号输出选择控制端与所述第一控制电路的输出端相连，所述第二数据选择器的信号输出选择控制端与所述第二控制电路的输出端相连，所述第二数据选择器的输出端分别与第二数据选择器的高电平控制输入端以及异或门的另一端相连，所述异或门的输出端与所述输出缓冲器的输入端相连，所述输出缓冲器的输出为需要的复位信号。
可选的，所述的数据选择器电路包括第一反相器、第二反相器、第三反相器、第一NMOS管和第二NMOS管，其中第一反相器的输入端为第一数据选择器的高电平控制输入端，第一反相器的输出与第一NMOS管的源端相连，第一NMOS管的漏端分别与第二反相器的输入和第二NMOS管的漏端相连，第二NMOS管的源端与第三反相器的输出相连，第二反相器的输出为第一数据选择器的输出端，第三反相器的输入为第一数据选择器的低电平控制输入端，第一NMOS管的栅端为第一数据选择器的高电平控制端，第二NMOS管的栅端为第一数据选择器的低电平控制端。
可选的，所述第一控制电路包括缓冲器、第四反相器、第二与门、第一电容、第二电容、施密特触发器、第十二反相器和第十三反相器，其中第一控制电路的输入与缓冲器的输入端和第四反相器的输入相连，第四反相器输出与第二与门一端输入相连，第二与门另一端输入与电源相连，第二与门的输出分别与第一电容和施密特触发器输入相连，所述施密特触发器的输出分别与第二电容和第十二反相器相连，第一电容另一端和第二电容另一端同时接地，第十二反相器的输出与第十三反相器的输入相连，第十三反相器的输出为第一控制电路的控制输出端；所述第二控制电路的输入为第六反相器的输入端，第六反相器的输出端与第十四反相器的输入端相连，第十四反相器的输出端为第二控制电路的控制输出端。
与现有技术相比，本发明具有以下优点：
本发明所提出的复位电路将通常的复位信号经过两路数据选择器并进行相关的控制，再将两路信号经过逻辑异或运算产生仅在第一回的上升沿与下降沿透明输出，之后再有上升沿启动都没有变化的复位信号，从而避免因电源瞬间掉电而引起的二次复位，是对现有技术的一种重要改进。
附图说明
图1为本发明的上电复位电路框图。
图2为本发明的上电复位电路具体实现的原理图。
具体实施方式
下面结合附图对本发明工作原理进行详细说明。
如图1所示，一种防止瞬间掉电引起二次复位的复位电路框图，其在通常复位电路的基础上还包括两个数据选择器、第一控制电路、第二控制电路、初始清零电路、异或门、输出缓冲器，通常复位电路产生的复位信号分别与第一数据选择器高电平控制端，第一控制电路和第二控制电路的输入端相连，第一数据选择器输出端分别与第一数据选择器低电平控制端、第二数据选择器低电平控制输入端、初始清零电路输出端、异或门一端相连，第一数据选择器控制端C与第一控制电路输出端相连，第二数据选择器控制端C与第二控制电路输出端相连，第二数据选择器输出端分别与第二数据选择器高电平控制输入端和异或门另一端相连，异或门输出端与输出缓冲器输入端相连，输出缓冲器输出即为需要的复位信号。
该复位电路通过第一路数据选择器和第二数据选择器产生两路信号，其中第一控制电路控制第一路数据选择器的输出是低电平控制输入端与输出相连形成的正反馈保持数据状态还是高电平控制输入端的通常复位信号，同理，第二控制电路控制第二路数据选择器的输出是高电平控制输入端与输出相连形成的正反馈保持数据状态还是低电平控制输入端的第一路数据选择器的输出信号，在上电初始过程，初始清零电路保证第二数据选择器输出锁存在低电平状态，最后将两路信号经过逻辑异或运算产生仅在第一回的上升沿与下降沿透明输出，屏蔽之后的上升沿变化的复位信号。
图2所示为一种防止瞬间掉电引起二次复位的复位电路原理图。电路中NMOS管(N沟道金属氧化物半导体场效应管)以MN加序号表示，反相器以INV加序号表示，与门以AND加序号表示，或非门以NOR加序号表示，电容以C加序号表示。
复位电路的具体实现为：第一数据选择器电路包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第一NMOS管MN1和第二NMOS管MN2；其中，第一反相器INV1的输入端为第一数据选择器的高电平控制输入端，第一反相器INV1的输出与第一NMOS管MN1的源端相连，第一NMOS管MN1的漏端分别与第二反相器INV2的输入和第二NMOS管MN2的漏端相连，第二NMOS管MN2的源端与第三反相器INV3的输出相连，第二反相器INV2的输出为第一数据选择器的输出端，第三反相器INV3的输入为第一数据选择器的低电平控制输入端，第一NMOS管MN1的栅端为第一数据选择器的高电平控制端，第二NMOS管MN2的栅端为第一数据选择器的低电平控制端。
第二数据选择器电路包括第七反相器INV7、第八反相器INV8、第九反相器INV9、第四NMOS管MN4和第五NMOS管MN5。
第一控制电路包括缓冲器、第四反相器INV4、第二与门AND2、第一电容C1、第二电容C2、施密特触发器、第十二反相器INV12和第十三反相器INV13；其中，第一控制电路的输入与缓冲器的输入端和第四反相器INV4的输入相连，第四反相器输出与第二与门AND2一端输入相连，第二与门AND2另一端输入与电源相连，第二与门AND2输出分别与第一电容C1和施密特触发器输入相连，施密特触发器输出分别与第二电容和第十二反相器相连，第一电容C1另一端和第二电容C2另一端同时接地，第十二反相器INV12输出和第十三反相器INV13输入相连，第十三反相器INV13输出为第一控制电路的控制输出端。
第二控制电路包括第六反相器INV6和第十四反相器INV14；其中，第二控制电路的输入为第六反相器INV6的输入端，第六反相器INV6的输出端与第十四反相器INV14的输入端相连，第十四反相器INV14的输出端为第二控制电路的控制输出端。
初始清零电路包括第三电容C3、第五反相器INV5和第三NMOS管MN3，异或门包括第一或非门NOR1、第二或非门NOR2和第一与门AND1，输出缓冲器电路包括第十反相器INV10和第十一反相器INV11。通常复位电路产生的通常复位信号分别与缓冲器、第六反相器INV6、第一反相器INV1和第四反相器INV4相连，第四反相器输出与第二与门AND2相连，第二与门AND2另一端与电源相连，第二与门AND2输出分别与第一电容C1和施密特触发器输入相连，施密特触发器分别与第二电容和第十二反相器相连，第一电容C1另一端和第二电容C2另一端同时接地，第十二反相器INV12和第十三反相器INV13相连，第十三反相器输出控制第二NMOS管MN2导通和关断，缓冲器输出控制第一NMOS管MN1导通和关断，第六反相器INV6输出控制第四NMOS管MN4导通和关断，第十四反相器INV14输出控制第四NMOS管MN4导通和关断，第五反相器INV5的输入连接电源和第三电容C3，其输出控制第三NMOS管MN3导通和关断。第一反相器INV1的输出与第一NMOS管MN1的源端相连，第一NMOS管MN1的漏端分别与第二反相器INV2的输入和第二NMOS管MN2的漏端相连，第二NMOS管MN2的源端与第三反相器INV3的输出相连，第二反相器INV2的输出分别与第三反相器INV3的输入、第三NMOS管MN3的漏端和第八反相器INV8的输入相连，第八反相器INV8的输出与第四NMOS管MN4的源端相连，第四NMOS管MN4的漏端分别与第九反相器INV9的输入和第五NMOS管MN5的漏端相连，第五NMOS管MN5的源端与第七反相器INV7的输出相连，第九反相器INV9的输出与第七反相器INV7的输入相连，第二反相器INV2的输出和第九反相器INV9的输出同时连接第一或非门NOR1和第一与门AND1的输入端，第一或非门NOR1和第一与门AND1的输出连接到第二或非门NOR2的输入，第二或非门NOR2的输出作为第十反相器INV10的输入信号并传给第十一反相器INV11，其输出即为需要的复位信号。
该复位电路的具体工作原理为：
上电初始，通常复位电路产生复位信号，电源瞬间掉电并重新启动时，通常复位电路产生二次复位的复位信号，复位信号为低电平时，第一NMOS管INV1和第五NMOS管INV5关断，第二NMOS管INV2和第四NMOS管INV4导通，初始上电时电源为低电平，第五反相器INV5输出为高电平，控制第三NMOS管MN3导通，上电完成后，第五反相器INV5输出为低电平，控制第三NMOS管MN3关断，因此初始上电时第二反相器INV2和第三反相器INV3形成正反馈环路锁存低电平状态，并作为第八反相器INV8的输入信号传给第九反相器INV9，最后输出的复位信号为低电平状态；复位信号由低电平变为高电平时，第一NMOS管INV1和第五NMOS管INV5导通，第二NMOS管INV2和第四NMOS管INV4关断，第一反相器INV1和第二反相器INV2形成通路输出高电平状态，第九反相器INV9和第七反相器INV7形成正反馈环路锁存低电平状态，最后输出的复位信号为高电平状态；复位信号由高电平变为低电平时，第一NMOS管INV1和第五NMOS管INV5关断，第二NMOS管INV2和第四NMOS管INV4导通，第二反相器INV2和第三反相器INV3形成正反馈环路锁存高电平状态，第八反相器INV8和第九反相器INV9形成通路输出高电平状态，最后输出的复位信号为低电平状态；复位信号由低电平变为高电平时，第一NMOS管INV1和第五NMOS管INV5导通，第二NMOS管INV2和第四NMOS管INV4关断，第一反相器INV1和第二反相器INV2形成通路输出高电平状态，第九反相器INV9和第七反相器INV7形成正反馈环路锁存高电平状态，最后输出的复位信号为低电平状态，此后电路中第二反相器INV2和第九反相器INV9的输出一直为高电平，保持输出复位信号的低电平状态，最终实现第一回的上升沿与下降沿透明输出，之后再有上升沿启动都没有变化的复位信号，从而避免因电源瞬间掉电而引起的二次复位。
以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (3)

1.一种防止瞬间掉电引起二次复位的复位电路，包括用于产生通常复位信号的通常复位电路，其特征在于：还包括用于产生第一路复位信号的第一数据选择器、用于产生第二路复位信号的第二数据选择器、用于产生数据选择器控制信号的第一控制电路和第二控制电路、用于上电初始清零的初始清零电路、对两路复位信号进行逻辑运算的异或门，以及用于输出整形的输出缓冲器；所述第一数据选择器和第二数据选择器均包括高电平控制信号输入端、低电平控制信号输入端、信号输出选择控制端和输出端，所述第一控制电路和第二控制电路均包括输出端和输入端，所述通常复位电路产生的复位信号分别与第一数据选择器的高电平控制信号输入端以及第一控制电路和第二控制电路的输入端相连，所述第一数据选择器的输出端分别与第一数据选择器的低电平控制信号输入端、第二数据选择器的低电平控制信号输入端、初始清零电路的输出端以及异或门的一端相连，所述第一数据选择器的信号输出选择控制端与所述第一控制电路的输出端相连，所述第二数据选择器的信号输出选择控制端与所述第二控制电路的输出端相连，所述第二数据选择器的输出端分别与第二数据选择器的高电平控制输入端以及异或门的另一端相连，所述异或门的输出端与所述输出缓冲器的输入端相连，所述输出缓冲器的输出为需要的复位信号。
2.根据权利要求1所述的一种防止瞬间掉电引起二次复位的复位电路，其特征在于：所述的数据选择器电路包括第一反相器、第二反相器、第三反相器、第一NMOS管和第二NMOS管，其中第一反相器的输入端为第一数据选择器的高电平控制输入端，第一反相器的输出与第一NMOS管的源端相连，第一NMOS管的漏端分别与第二反相器的输入和第二NMOS管的漏端相连，第二NMOS管的源端与第三反相器的输出相连，第二反相器的输出为第一数据选择器的输出端，第三反相器的输入为第一数据选择器的低电平控制输入端，第一NMOS管的栅端为第一数据选择器的高电平控制端，第二NMOS管的栅端为第一数据选择器的低电平控制端。
3.根据权利要求1所述的一种防止瞬间掉电引起二次复位的复位电路，其特征在于：所述第一控制电路包括缓冲器、第四反相器、第二与门、第一电容、第二电容、施密特触发器、第十二反相器和第十三反相器，其中第一控制电路的输入与缓冲器的输入端和第四反相器的输入相连，第四反相器输出与第二与门一端输入相连，第二与门另一端输入与电源相连，第二与门的输出分别与第一电容和施密特触发器输入相连，所述施密特触发器的输出分别与第二电容和第十二反相器相连，第一电容另一端和第二电容另一端同时接地，第十二反相器的输出与第十三反相器的输入相连，第十三反相器的输出为第一控制电路的控制输出端；所述第二控制电路的输入为第六反相器的输入端，第六反相器的输出端与第十四反相器的输入端相连，第十四反相器的输出端为第二控制电路的控制输出端。
CN201711067613.7A 2017-11-03 2017-11-03 一种防止瞬间掉电引起二次复位的复位电路 Active CN107707233B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711067613.7A CN107707233B (zh) 2017-11-03 2017-11-03 一种防止瞬间掉电引起二次复位的复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711067613.7A CN107707233B (zh) 2017-11-03 2017-11-03 一种防止瞬间掉电引起二次复位的复位电路

Publications (2)

Publication Number Publication Date
CN107707233A CN107707233A (zh) 2018-02-16
CN107707233B true CN107707233B (zh) 2020-09-01

Family

ID=61176615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711067613.7A Active CN107707233B (zh) 2017-11-03 2017-11-03 一种防止瞬间掉电引起二次复位的复位电路

Country Status (1)

Country Link
CN (1) CN107707233B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200033690A (ko) * 2018-09-20 2020-03-30 에스케이하이닉스 주식회사 파워다운모드를 제공하는 반도체장치 및 이를 사용하여 파워다운모드를 제어하는 방법
CN111752360B (zh) * 2019-03-28 2022-05-06 龙芯中科技术股份有限公司 一种复位信号产生电路、芯片及控制方法
CN112583390B (zh) * 2019-09-29 2022-10-21 圣邦微电子（北京）股份有限公司 一种掉电复位清零电路
CN113810032B (zh) * 2021-09-24 2023-08-22 电子科技大学 一种上电复位电路结构

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513558A (en) * 1978-07-13 1980-01-30 Matsushita Electric Ind Co Ltd Power source unit
JPS55115119A (en) * 1979-02-27 1980-09-04 Yokogawa Hokushin Electric Corp Stop and start system of microprocessor
CN1795511A (zh) * 2003-05-30 2006-06-28 爱特梅尔股份有限公司 信号完整性检查电路
CN1938951A (zh) * 2004-03-29 2007-03-28 皇家飞利浦电子股份有限公司 快速相位频率检测器设备
CN201061142Y (zh) * 2007-04-17 2008-05-14 海尔集团公司 电源软启动瞬间掉电防二次启动的保护装置
CN102006039A (zh) * 2010-12-14 2011-04-06 苏州华芯微电子股份有限公司 一种复位电路
CN102435865A (zh) * 2011-10-17 2012-05-02 无锡东集电子有限责任公司 基于自参考信号的可校准抖动测量电路
CN202550987U (zh) * 2012-04-20 2012-11-21 西安华迅微电子有限公司 一种上电复位电路
CN103595379A (zh) * 2013-11-20 2014-02-19 北京集创北方科技有限公司 一种改善地线干扰对上电复位影响的电路
CN104467767A (zh) * 2014-12-18 2015-03-25 中国电子科技集团公司第五十四研究所 一种可多次连续复位的复位电路
CN204258758U (zh) * 2014-12-08 2015-04-08 上海金陵智能电表有限公司 一种掉电不产生复位信号的复位电路
CN104579266A (zh) * 2014-11-14 2015-04-29 深圳市芯海科技有限公司 一种电路系统及其上电复位的方法
CN105934884A (zh) * 2014-01-27 2016-09-07 高通股份有限公司 使用标准数字单元的差分bang-bang相位检测器
CN105955850A (zh) * 2016-05-18 2016-09-21 安徽江淮汽车股份有限公司 一种车辆用控制单元异常复位处理方法及系统
CN107231145A (zh) * 2016-03-23 2017-10-03 中国科学院微电子研究所 复位单元和芯片
CN107276382A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 软启动电路及其复位信号产生电路

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513558A (en) * 1978-07-13 1980-01-30 Matsushita Electric Ind Co Ltd Power source unit
JPS55115119A (en) * 1979-02-27 1980-09-04 Yokogawa Hokushin Electric Corp Stop and start system of microprocessor
CN1795511A (zh) * 2003-05-30 2006-06-28 爱特梅尔股份有限公司 信号完整性检查电路
CN1938951A (zh) * 2004-03-29 2007-03-28 皇家飞利浦电子股份有限公司 快速相位频率检测器设备
CN201061142Y (zh) * 2007-04-17 2008-05-14 海尔集团公司 电源软启动瞬间掉电防二次启动的保护装置
CN102006039A (zh) * 2010-12-14 2011-04-06 苏州华芯微电子股份有限公司 一种复位电路
CN102435865A (zh) * 2011-10-17 2012-05-02 无锡东集电子有限责任公司 基于自参考信号的可校准抖动测量电路
CN202550987U (zh) * 2012-04-20 2012-11-21 西安华迅微电子有限公司 一种上电复位电路
CN103595379A (zh) * 2013-11-20 2014-02-19 北京集创北方科技有限公司 一种改善地线干扰对上电复位影响的电路
CN105934884A (zh) * 2014-01-27 2016-09-07 高通股份有限公司 使用标准数字单元的差分bang-bang相位检测器
CN104579266A (zh) * 2014-11-14 2015-04-29 深圳市芯海科技有限公司 一种电路系统及其上电复位的方法
CN204258758U (zh) * 2014-12-08 2015-04-08 上海金陵智能电表有限公司 一种掉电不产生复位信号的复位电路
CN104467767A (zh) * 2014-12-18 2015-03-25 中国电子科技集团公司第五十四研究所 一种可多次连续复位的复位电路
CN107231145A (zh) * 2016-03-23 2017-10-03 中国科学院微电子研究所 复位单元和芯片
CN107276382A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 软启动电路及其复位信号产生电路
CN105955850A (zh) * 2016-05-18 2016-09-21 安徽江淮汽车股份有限公司 一种车辆用控制单元异常复位处理方法及系统

Also Published As

Publication number Publication date
CN107707233A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN107707233B (zh) 一种防止瞬间掉电引起二次复位的复位电路
CN106656108B (zh) 触发器电路
US9118315B2 (en) Scheme to improve the performance and reliability in high voltage IO circuits designed using low voltage devices
CN109347464B (zh) 具有零静态功耗的上电复位/掉电检测电路及其实现方法
US8575965B2 (en) Internal clock gating apparatus
KR20140110123A (ko) 반도체 회로
GB2528717A (en) Receiver circuitry and method for converting an input signal from a source voltage domain into an output signal for a destination voltage domain
CN109428567B (zh) 一种实现占空比调整的装置
US20160241244A1 (en) Method and apparatus for improving a load independent buffer
KR20120100385A (ko) 플립-플롭 및 이를 포함하는 반도체 장치
CN105375764A (zh) 开关管控制电路
US9419613B2 (en) Low power scheme to protect the low voltage capacitors in high voltage IO circuits
CN104919703A (zh) 具有高电压输入能力的单端比较器电路
CN111722020A (zh) 毛刺检测电路
US9979398B2 (en) Buffer circuit and electronic device using same
KR20150019618A (ko) 반도체 회로
CN110011656B (zh) 一种无毛刺时钟振荡器电路
CN111917288B (zh) 电荷泵系统
CN103413567B (zh) 参考电压提供电路
CN109785890B (zh) Otp rom电路中的电源开关电路
US10895599B2 (en) Semiconductor apparatus
WO2018212937A1 (en) High speed level shifter for low voltage to high voltage conversion
US9602085B2 (en) Data storage element and signal processing method
CN112349332B (zh) 一种输入缓冲电路及存储器
TW201816781A (zh) 電流斷路電路、具有其的半導體裝置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant