CN107689407B - 一种led芯片及其制作方法 - Google Patents
一种led芯片及其制作方法 Download PDFInfo
- Publication number
- CN107689407B CN107689407B CN201710719615.3A CN201710719615A CN107689407B CN 107689407 B CN107689407 B CN 107689407B CN 201710719615 A CN201710719615 A CN 201710719615A CN 107689407 B CN107689407 B CN 107689407B
- Authority
- CN
- China
- Prior art keywords
- unit cell
- primitive unit
- led
- substrate
- epitaxial structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000005530 etching Methods 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 39
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 description 118
- 239000010410 layer Substances 0.000 description 102
- 238000005215 recombination Methods 0.000 description 6
- 230000006798 recombination Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 230000006854 communication Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种LED芯片及其制作方法，该LED芯片包括：衬底；设置在衬底上的外延结构；其中，外延结构分为多个LED原胞；外延结构的四周侧壁具有侧壁沟槽，侧壁沟槽用于降低光线在所述LED原胞内的全发射；相邻两个LED原胞之间具有原胞沟槽，通过原胞沟槽的底部露出衬底，所述原胞沟槽降低光线在所述LED原胞内的全反射以及漏电流；设置在原胞沟槽内的绝缘层；覆盖绝缘层的连接电极，连接电极电连接相邻的两个LED原胞。本发明技术方案中，通过侧壁沟槽降低光线在所述LED原胞内的全发射，通过原胞沟槽降低光线在所述LED原胞内的全反射以及漏电流，可以提高发光效率、降低漏电率以及提高外量子效率。
Description
技术领域
本发明涉及半导体器件技术领域，更具体的说，涉及一种LED芯片及其制作方法。
背景技术
发光二极管(LED)的发光原理是利用电子在N型半导体与P型半导体间移动的能量差，以光的形式释放能量，这样的发光原理有别于白炽灯发热的发光原理，因此发光二极管被称为冷光源。由于发光二极管具有耐久性高、寿命长、轻巧以及耗电量低等优点，被应用于信号指示灯、照明装置以及显示装置等诸多领域。
为降低LED封装应用成本，近年来，HV LED芯片(高压LED芯片)应运而生，特别是在球泡灯领域得到广泛应用，由于HV LED芯片是制作工艺中将多个LED结构一体封装，因此可以降低封装的打线成本及应用端的Driver(驱动)成本，进而降低整个LED成本。
在HV LED芯片中芯片之间的漏电流、发光效率以及外量子效率时横梁HV LED芯片的性能的主要参数。现有的HV LED芯片中，存在漏电流大、发光效率以及外量子效率低的问题。
发明内容
为了解决上述问题，本发明提供了一种LED芯片及其制作方法，降低了漏电率、提高了发光效率以及外量子效率。
为了实现上述目的，本发明提供如下技术方案：
一种LED芯片，所述LED芯片包括：
衬底；
设置在所述衬底上的外延结构；其中，所述外延结构分为多个LED原胞；所述外延结构的四周侧壁具有预设形状的侧壁沟槽，所述侧壁沟槽用于降低光线在所述LED原胞内的全发射；相邻两个所述LED原胞之间具有预设形状的原胞沟槽，通过所述原胞沟槽的底部露出所述衬底，所述原胞沟槽降低光线在所述LED原胞内的全反射以及漏电流；
设置在所述原胞沟槽内的绝缘层；
覆盖所述绝缘层的连接电极，所述连接电极用于电连接相邻的两个所述LED原胞。
优选的，在上述LED芯片中，所述侧壁沟槽的宽度在第一方向上逐渐减小；
其中，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延结构。
优选的，在上述LED芯片中，所述原胞沟槽中间部分的宽度在第一方向上逐渐增大；
所述原胞沟槽两端部分的宽度在所述第一方向上逐渐减小；
其中，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延结构。
优选的，在上述LED芯片中，所述外延结构分为3个LED原胞；3个LED原胞在第二方向上依次排布，所述第二方向平行于所述衬底。
优选的，在上述LED芯片中，所述衬底为蓝宝石衬底、或硅衬底、或碳化硅衬底。
本发明还提供了一种LED芯片的制作方法，用于制作上述任一项所述的LED芯片，所述制作方法包括：
提供一衬底；
在所述衬底上形成外延结构，其中，所述外延结构分为多个LED原胞；所述外延结构的四周侧壁具有预设形状的侧壁沟槽，所述侧壁沟槽用于降低光线在所述LED原胞内的全发射；相邻两个所述LED原胞之间具有预设形状的原胞沟槽，通过所述原胞沟槽的底部露出所述衬底，所述原胞沟槽降低光线在所述LED原胞内的全反射以及漏电流；
在所述原胞沟槽的中间部分内形成绝缘层；
在所述绝缘层表面形成连接电极，所述连接电极用于电连接相邻的两个所述LED原胞。
优选的，在上述制作方法中，所述在所述衬底上形成外延结构包括：
在所述衬底表面形成预设图案结构的刻蚀缓冲层，所述刻蚀缓冲层将所述衬底的表面分为多个与所述LED原胞一一对应的原胞区；相邻两个所述原胞区之间的刻蚀缓冲层的中间部分具有断口；
在所述衬底设置有所述刻蚀缓冲层的表面形成外延结构，所述外延结构覆盖所述表面以及所述刻蚀缓冲层；所述外延结构包括依次形成的N型半导体层、量子阱发光层以及P型半导体层；
第一次刻蚀所述外延结构，使得每个所述LED原胞均露出部分N型半导体层；
第二次刻蚀所述外延结构，在相邻两个所述LED原胞之间形成开口，露出底部的所述衬底，所述开口的最大宽度小于相邻两个所述LED原胞之间的所述刻蚀缓冲层的最小宽度；
去除所述刻蚀缓冲层，形成所述原胞沟槽以及所述侧壁沟槽。
优选的，在上述制作方法中，还包括：
在所述原胞沟槽的中间部分形成绝缘层同时，在所述LED原胞的P型半导体层表面形成电流阻挡层；其中，所述电流阻挡层覆盖所述LED原胞的部分P型半导体层；
形成覆盖所述P型半导体层以及所述电流阻挡层的透明电极，不同所述LED原胞对应的透明电极相互隔离；
在所述绝缘层上形成连接电极的同时，在所述透明电极上形成P电极，在露出的所述N型半导体层上形成N电极。
优选的，在上述制作方法中，所述刻蚀缓冲层为二氧化硅、或氮化硅。
优选的，在上述制作方法中，所述刻蚀缓冲层的垂直于延伸方向的切面为梯形，且该梯形朝向所述衬底的底边大于背离衬底的底边，其侧边的角度范围是20°-70°，包括端点值。
通过上述描述可知，本发明技术方案提供的LED芯片及其制作方法中，设置外延结构的四周侧壁具有侧壁沟槽，且设置相邻LED原胞之间具有原胞沟槽，通过设置所述侧壁沟槽结构可以调整外延结构边缘区域的电流分布，通过原胞沟槽可以隔断相邻LED原胞之间的漏电流，提高发光效率。且通过设置侧壁沟槽以及原胞沟槽的形状，可以通过所述侧壁沟槽以及原胞沟槽降低光线在LED原胞内的全反射，即LED原胞出射的光线入射侧壁沟槽以及原胞沟槽的部分不会发生全反射，直接通过侧壁沟槽以及原胞沟槽出射，避免了光线在LED原胞内多次反射，降低了光在传播过程中的损耗，提高了发光效率以及外量子效率。同时，通过设置所述原胞沟槽的形状，可以使得绝缘层对原胞沟槽相应区域的侧壁有效稳定的覆盖，避免LED原胞之间由于绝缘层覆盖不佳导致的漏电流问题，降低了LED原胞之间的漏电流，提高了LED芯片的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1a为一种HV LED芯片的结构示意图；
图1b为图1a所示HV LED芯片发生全发射的原理示意图；
图2为本发明实施例提供的一种LED芯片的俯视图；
图3a为图2在A-A’的切面图；
图3b为图3a所示LED芯片降低全发射的原理示意图；
图4为图2在B-B’的切面图；
图5-图12b为本发明实施例提供的一种LED芯片制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一般的，HV LED芯片的结构如图1a所示，图1a为一种HV LED芯片的结构示意图，图1a所示HV LED芯片在衬底11上设置有外延结构12。在第一方向Z方向上，外延结构12包括依次设置的N型半导体层、量子阱发光层以及P型半导体层。在第二方向X上，外延结构12分为3个依次排布的LED原胞。每个LED原胞对应的外延结构12均具有沟槽，用于露出N型半导体层。其中，所述第一方向Z垂直于所述衬底11，且由所述衬底11指向所述外延结构12；所述第二方向X平行于所述衬底11。
相邻LED原胞之间具有绝缘沟槽，绝缘沟槽之间具有刻蚀沟槽，刻蚀沟槽内设置有绝缘层13，绝缘层13表面覆盖有连接电极14。连接电极15的一端连接一个LED原胞表面的透明电极14，另一端连接另一个LED原胞的外延结构12露出的N型半导体层，以使得相邻两个LED原胞串联。一端的一个LED原胞的透明电极表面设置有P型电极，另一端的一个LED原胞的外延结构12露出的N型半导体层表面设置有N型电极162。
图1a所示HV LED芯片存在内部全反射以及漏电流问题，导致外量子效率以及发光效率较低。为了提高发光效率，常规的技术手段有采用透明衬底、进行表面粗化、增加电流阻挡层、采用金属反射镜以及设计倒装芯片方式，但是这些现有技术手段对发光效率的提升效果有限。
图1a所示HV LED芯片存在内部全反射问题如图1b所示，图1b为图1a所示HV LED芯片发生全反射的原理示意图，HV LED芯片10封装后，外部设置有透明封装交替17。HV LED芯片10出射的光线如果斜入射侧壁，部分光线的入射角θ满足全反条件，进而无法直接通过侧壁出射，会导致该部分光线在HV LED芯片10内经过多次全反射，使得光在HV LED芯片10内部被损耗，降低了外量子效率以及发光效率。
为了解决上述问题，本发明实施例不改变外延结构中各功能层的厚度以及层次结构，设置外延结构的四周侧壁具有侧壁沟槽，且设置相邻LED原胞之间具有原胞沟槽，通过设置所述侧壁沟槽结构的形状可以调整外延结构边缘区域的电流分布，通过原胞沟槽可以隔断相邻LED原胞之间的漏电流，提高电子和空穴在量子阱发光层的复合率，进而提高发光效率。且通过设置侧壁沟槽以及原胞沟槽的形状，可以降低内部光线在侧壁沟槽以及原胞沟槽处的全反射，使得更多的光出射，降低由于光在芯片内部多次反射的损坏，提高外量子效率以及发光效率。同时，还可以通过设置原胞沟槽的形状，使得绝缘层的覆盖效果更好，避免LED原胞之间的漏电流，增加芯片稳定性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图2-图4，图2为本发明实施例提供的一种LED芯片的俯视图，图3a为图2在A-A’的切面图，图3b为图3a所示LED芯片降低全反射的原理示意图，图4为图2在B-B’的切面图。其中，图2为沿着第一方向Z的反方向的俯视图。其他俯视图也均是在沿着第一方向Z的反方向的俯视图。
该LED芯片包括：衬底21，所述衬底具有以及包围所述的；设置在所述衬底上的外延结构22；其中，所述外延结构22分为多个LED原胞；所述外延结构22的四周侧壁具有侧壁沟槽28，所述侧壁沟槽28用于露出所述；相邻两个所述LED原胞之间具有原胞沟槽，所述原胞沟槽用于露出所述衬底21；设置在所述原胞沟槽内的绝缘层23；覆盖所述绝缘层23的连接电极25，所述连接电极25用于电连接相邻的两个所述LED原胞。
第一方向Z垂直于衬底21，且由衬底21指向外延结构22，第二方向X平行于衬底21，第三方向Y平行于衬底21，且垂直于第二方向X。多个LED原胞在第二方向X上依次排布。在第一方向Z上，外延结构包括依次设置的N型半导体层221、量子阱发光层223以及P型半导体层222。A-A’切面和B-B’切面均平行于第二方向X。
每个LED原胞的P型半导体层222表面均设置有透明电极24。每个LED原胞对应的外延结构22均具有沟槽30，沟槽30用于露出N型半导体层221。预设的一个LED原胞对应的透明电极上设置有P电极261，预设的另一个LED原胞露出的N型半导体层221表面设置有N电极262。P电极261与N电极262之间设置工作电压，使得LED芯片发光。
P电极261与外延结构22之间具有电流阻挡层27，电流阻挡层27位于透明电极24与P型半导体层222之间，且在第一方向Z上，电流阻挡层27与P电极261正对设置。电流阻挡层27可以改变LED原胞中电流的流经路径，提高电子和空穴的复合率，提高发光效率。在第一方向Z上，设置P电极261在电流阻挡层上的投影位于电流阻挡层27内，以较大程度的提高电子和空穴的复合率，提高发光效率。
本发明实施例所述LED芯片中，所述侧壁沟槽28的宽度在第一方向上逐渐减小。这样，电子由N型半导体层221向量子阱发光层223移动的过程中，使得电子移动的通道逐渐变宽，增加了电子的移动距离，进而减少了越过量子阱发光层223的电子数量，使得更多的电子在量子阱发光层223于空穴复合，提高了电子和空穴的复合率，提高了发光效率。
而且通过设置侧壁沟槽以及原胞沟槽的形状，可以降低内部光线在侧壁沟槽以及原胞沟槽处的全反射，使得更多的光出射，降低由于光在芯片内部多次反射的损坏，提高外量子效率以及发光效率。如图3b所示，由于本发明实施例中，LED芯片具有侧壁沟槽以及原胞沟槽，对于侧壁沟槽以及原胞沟槽两端未覆盖绝缘层的部分，其宽度均是在第一方向Z上逐渐减小，相应表面是一个特定的倾斜面，这样芯片内部入射侧壁沟槽以及原胞沟槽未覆盖绝缘层的部分时，图1b中满足全反射条件的光线与斜面的入射角变小，降低了全反射，提高了外量子效率以及发光效率。
同时，还可以通过设置原胞沟槽的形状，使得绝缘层的覆盖效果更好，避免LED原胞之间的漏电流，增加芯片稳定性。
可选的，设置所述原胞沟槽中间部分291的宽度在第一方向Z上逐渐增大，这样便于形成绝缘层23以及连接电极25。设置所述原胞沟槽两端部分292的宽度在所述第一方向Z上逐渐减小，这样，使得相邻两个LED原胞的外延结构22之间相互隔离，阻断相邻LED原胞之间的横向漏电流，使得LED芯片的可靠性更好。
可选的，本发明实施例所述LED芯片中，设置外延结构22分为3个LED原胞。3个LED原胞在第二方向X上依次排布。位于两端的一个LED原胞表面的透明电极24表面设置有P电极261，位于两端的另一个LED原胞的沟槽30露出的N型半导体层221表面设置有N电极。
本发明实施例所述LED芯片中，所述衬底21可以为蓝宝石衬底、或硅衬底、或碳化硅衬底。
通过上述描述可知，本发明实施例所述LED芯片中，通过在外延结构21的四周侧壁设置侧壁沟槽28，并在相邻LED原胞之间设置原胞沟槽，可以提高电子和空穴的复合率，阻断相邻LED原胞之间的横向漏电流，提高发光效率。且通过设置侧壁沟槽以及原胞沟槽的形状，可以降低内部光线在侧壁沟槽以及原胞沟槽处的全反射，使得更多的光出射，降低由于光在芯片内部多次反射的损坏，提高外量子效率以及发光效率。同时，还可以通过设置原胞沟槽的形状，使得绝缘层的覆盖效果更好，避免LED原胞之间的漏电流，增加芯片稳定性。
基于上述实施例，本发明另一实施例还提供了一种LED芯片的制作方法，用于制作上述实施例所述的LED芯片，该制作方法如图5-图12b所示，图5-图12b为本发明实施例提供的一种LED芯片制作方法的流程示意图，该制作方法包括：
步骤S11：如图5a和图5b所示，提供一衬底21。
图5a为衬底21在第一方向Z的反方向的俯视图。图5b为图5a在A-A’的切面图。如上述，衬底21可以为蓝宝石衬底或是硅衬底或是碳化硅衬底。
步骤S12：如图6a-图10c所示，在所述衬底21上形成外延结构22。
其中，所述外延结构22分为多个LED原胞；所述外延22的四周侧壁具有预设形状的侧壁沟槽28，所述侧壁沟槽28用于降低光线在所述LED原胞内的全发射；相邻两个所述LED原胞之间具有预设形状的原胞沟槽，通过所述原胞沟槽的底部露出所述衬底21，所述原胞沟槽降低光线在所述LED原胞内的全反射以及漏电流。
首先，如图6a-图6c所示，在所述衬底21表面形成预设图案结构的刻蚀缓冲层61，所述刻蚀缓冲层将所述衬底21的表面分为多个与所述LED原胞一一对应的原胞区；相邻两个所述原胞区之间的刻蚀缓冲层的中间部分具有断口。
其中，图6a为衬底21上形成刻蚀缓冲层61的俯视图，图6b为图6a在A-A’的切面图，图6c为图6a在B-B’的切面图。所述断口的长度L2范围是30μm-100μm，包括端点值。所述刻蚀缓冲层61的宽度L1的范围是10μm-50μm，包括端点值。所述刻蚀缓冲层61为二氧化硅、或氮化硅。优选采用二氧化硅作为所述刻蚀缓冲层61，厚度范围为包括端点值。所述刻蚀缓冲层61的垂直于延伸方向的切面为梯形，且该梯形朝向所述衬底21的底边大于背离衬底21的底边，其侧边的角度范围是20°-70°，包括端点值。通过设置衬底21的图形结构可以设置形成的LED芯片中侧壁沟槽28以及原胞沟槽的图形结构，以便于较大程度的提高发光效率。
然后，如图7a-图7c所示，在所述衬底21设置有所述刻蚀缓冲层61的表面形成外延结构22，所述外延结构22覆盖所述表面以及所述刻蚀缓冲层61。图7a为所述外延结构22的俯视图，图7b为图7a在A-A’的切面图，图7c为图7a在B-B’的切面图。
所述外延结构22包括依次形成的N型半导体层221、量子阱发光层223以及P型半导体层222。可以采用横向生长工艺技术形成所述外延结构的各层结构。
进一步的，如图8a-图8c所示，第一次刻蚀所述外延结构22，使得每个所述LED原胞均露出部分N型半导体层。图8a为外延结构22经过第一次刻蚀后的俯视图，图8b为图8a在A-A’的切面图，图8c为图8a在B-B’的切面图。
通过设置第一次刻蚀的刻蚀图形结构，刻蚀后，在外延结构22的表面形成设定图形结构的沟槽30，使得每个LED原胞中均刻蚀预设部分的P型半导体层222以及多量子阱发光层223，露出设定区域的N型半导体层221。
进一步的，如图9a-图9c所示，第二次刻蚀所述外延结构22，在相邻两个所述LED原胞之间形成开口，露出底部的所述衬底21，所述开口91的最大宽度小于相邻两个所述LED原胞之间的所述刻蚀缓冲层61的最大宽度L3；
进一步的，如图10a-图10c所示，去除所述刻蚀缓冲层61，形成所述原胞沟槽以及所述侧壁沟槽28。图10a为去除刻蚀缓冲层61后的外延结构22的俯视图，与图9a相同，图10b为图10a在A-A’的切面图，图10c为图10a在B-B’的切面图。可以将衬底放置于刻蚀液中，刻蚀掉刻蚀缓冲层61，以形成侧壁沟槽28以及原胞沟槽。用于刻蚀缓冲层61的刻蚀液具有选择性刻蚀效果，只蚀刻缓冲层61，对外延结构22以及衬底21无影响，所述刻蚀液可以为BOE刻蚀液。
步骤S13：如图11a和图11b所示，在所述原胞沟槽的中间部分内形成绝缘层23。
该制作方法还包括：在所述原胞沟槽的中间部分形成绝缘层23同时，在所述LED原胞的P型半导体层222表面形成电流阻挡层27；其中，所述电流阻挡层27覆盖所述LED原胞的部分P型半导体层222。对于具有三个LED原胞的LED芯片，在左端LED原胞的P型半导体层222表面形成电流阻挡层27。
其中，图11a为形成绝缘层23以及电流阻挡层27的俯视图，图11b为图11a在A-A’方向的切面图。
步骤S14：如图12a-图12b所示，在所述绝缘层23表面形成连接电极25，所述连接电极25用于电连接相邻的两个所述LED原胞。
该制作方法还包括：在形成连接电极25之前，形成覆盖所述P型半导体层222以及所述电流阻挡层27的透明电极24，不同所述LED原胞对应的透明电极24相互隔离；在所述绝缘层上形成连接电极25的同时，在所述透明电极上形成P电极261，在露出的所述N型半导体层上形成N电极262，最终形成如图2-图4所示的LED芯片。
本发明实施例所述制作方法，可以用于制作上述实施例所述LED芯片，通过在LED芯片上形成侧壁沟槽以及原胞沟槽，提高LED芯片的发光效率，且制作方法简单，制作成本较低。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的LED芯片而言，由于其与实施例公开的制作方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种LED芯片，其特征在于，所述LED芯片包括：
衬底；
设置在所述衬底上的外延结构；其中，所述外延结构分为多个LED原胞；所述外延结构的四周侧壁具有预设形状的侧壁沟槽，所述侧壁沟槽用于降低光线在所述LED原胞内的全发射；相邻两个所述LED原胞之间具有预设形状的原胞沟槽，通过所述原胞沟槽的底部露出所述衬底，所述原胞沟槽降低光线在所述LED原胞内的全反射以及漏电流；
设置在所述原胞沟槽内的绝缘层；
覆盖所述绝缘层的连接电极，所述连接电极用于电连接相邻的两个所述LED原胞；
所述原胞沟槽中间部分的宽度在第一方向上逐渐增大；所述原胞沟槽两端部分的宽度在所述第一方向上逐渐减小；所述中间部分内形成所述绝缘层；其中，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延结构。
2.根据权利要求1所述的LED芯片，其特征在于，所述侧壁沟槽的宽度在第一方向上逐渐减小；
其中，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延结构。
3.根据权利要求1所述的LED芯片，其特征在于，所述外延结构分为3个LED原胞；3个LED原胞在第二方向上依次排布，所述第二方向平行于所述衬底。
4.根据权利要求1-3任一项所述的LED芯片，其特征在于，所述衬底为蓝宝石衬底、或硅衬底、或碳化硅衬底。
5.一种LED芯片的制作方法，用于制作如权利要求1-4任一项所述的LED芯片，其特征在于，所述制作方法包括：
提供一衬底；
在所述衬底上形成外延结构，其中，所述外延结构分为多个LED原胞；所述外延结构的四周侧壁具有预设形状的侧壁沟槽，所述侧壁沟槽用于降低光线在所述LED原胞内的全发射；相邻两个所述LED原胞之间具有预设形状的原胞沟槽，通过所述原胞沟槽的底部露出所述衬底，所述原胞沟槽降低光线在所述LED原胞内的全反射以及漏电流；
在所述原胞沟槽的中间部分内形成绝缘层；
在所述绝缘层表面形成连接电极，所述连接电极用于电连接相邻的两个所述LED原胞；
所述原胞沟槽中间部分的宽度在第一方向上逐渐增大；所述原胞沟槽两端部分的宽度在所述第一方向上逐渐减小；其中，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延结构。
6.根据权利要求5所述的制作方法，其特征在于，所述在所述衬底上形成外延结构包括：
在所述衬底表面形成预设图案结构的刻蚀缓冲层，所述刻蚀缓冲层将所述衬底的表面分为多个与所述LED原胞一一对应的原胞区；相邻两个所述原胞区之间的刻蚀缓冲层的中间部分具有断口；
在所述衬底设置有所述刻蚀缓冲层的表面形成外延结构，所述外延结构覆盖所述表面以及所述刻蚀缓冲层；所述外延结构包括依次形成的N型半导体层、量子阱发光层以及P型半导体层；
第一次刻蚀所述外延结构，使得每个所述LED原胞均露出部分N型半导体层；
第二次刻蚀所述外延结构，在相邻两个所述LED原胞之间形成开口，露出底部的所述衬底，所述开口的最大宽度小于相邻两个所述LED原胞之间的所述刻蚀缓冲层的最小宽度；
去除所述刻蚀缓冲层，形成所述原胞沟槽以及所述侧壁沟槽。
7.根据权利要求6所述的制作方法，其特征在于，还包括：
在所述原胞沟槽的中间部分形成绝缘层同时，在所述LED原胞的P型半导体层表面形成电流阻挡层；其中，所述电流阻挡层覆盖所述LED原胞的部分P型半导体层；
形成覆盖所述P型半导体层以及所述电流阻挡层的透明电极，不同所述LED原胞对应的透明电极相互隔离；
在所述绝缘层上形成连接电极的同时，在所述透明电极上形成P电极，在露出的所述N型半导体层上形成N电极。
8.根据权利要求6所述的制作方法，其特征在于，所述刻蚀缓冲层为二氧化硅、或氮化硅。
9.根据权利要求6所述的制作方法，其特征在于，所述刻蚀缓冲层的垂直于延伸方向的切面为梯形，且该梯形朝向所述衬底的底边大于背离衬底的底边，其侧边的角度范围是20°-70°，包括端点值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710719615.3A CN107689407B (zh) | 2017-08-21 | 2017-08-21 | 一种led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710719615.3A CN107689407B (zh) | 2017-08-21 | 2017-08-21 | 一种led芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107689407A CN107689407A (zh) | 2018-02-13 |
| CN107689407B true CN107689407B (zh) | 2019-09-06 |
Family
ID=61153517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710719615.3A Active CN107689407B (zh) | 2017-08-21 | 2017-08-21 | 一种led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107689407B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109638119A (zh) * | 2018-11-30 | 2019-04-16 | 广东德力光电有限公司 | 高压芯片的深沟刻蚀方法以及高压芯片 |
| CN109817779B (zh) * | 2019-02-02 | 2020-08-14 | 厦门乾照光电股份有限公司 | 一种高压led芯片结构制造方法 |
| CN109817780A (zh) * | 2019-02-02 | 2019-05-28 | 厦门乾照光电股份有限公司 | 一种高压led芯片结构及其制作方法 |
| US11695098B2 (en) * | 2019-02-02 | 2023-07-04 | Xiamen Changelight Co., Ltd. | High voltage light-emitting diode and method of producing the same |
| CN111916539B (zh) * | 2019-05-08 | 2022-04-19 | 深圳第三代半导体研究院 | 一种正装集成单元二极管芯片 |
| CN110635000A (zh) * | 2019-09-26 | 2019-12-31 | 厦门乾照光电股份有限公司 | 一种led芯片及其制作方法 |
| CN110729322B (zh) * | 2019-10-22 | 2022-04-19 | 厦门乾照光电股份有限公司 | 一种垂直型led芯片结构及其制作方法 |
| WO2021179279A1 (zh) * | 2020-03-13 | 2021-09-16 | 厦门三安光电有限公司 | 一种半导体发光元件及其制作方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201149873Y (zh) * | 2007-10-26 | 2008-11-12 | 甘志银 | 提高量子效率的大功率发光二极管芯片 |
| CN101388427A (zh) * | 2007-09-12 | 2009-03-18 | 泰谷光电科技股份有限公司 | 发光二极管元件的制造方法 |
| CN102130253A (zh) * | 2011-01-27 | 2011-07-20 | 广东银雨芯片半导体有限公司 | 一种高出光效率的led晶片及其制造方法 |
| CN202094125U (zh) * | 2011-06-03 | 2011-12-28 | 广东银雨芯片半导体有限公司 | 一种高压交流led晶片模块 |
| CN102544248A (zh) * | 2010-12-29 | 2012-07-04 | 展晶科技(深圳)有限公司 | 发光二极管晶粒的制作方法 |
| CN102782884A (zh) * | 2009-07-22 | 2012-11-14 | 艾比维利股份有限公司 | Iii族氮化物半导体发光器件 |
| CN102867837A (zh) * | 2012-09-13 | 2013-01-09 | 中国科学院半导体研究所 | 阵列式高压led器件的制作方法 |
| CN103311392A (zh) * | 2012-03-15 | 2013-09-18 | 上海蓝宝光电材料有限公司 | 一种隐形切割led芯片及其制作方法 |
| CN103715319A (zh) * | 2012-09-28 | 2014-04-09 | 上海蓝光科技有限公司 | 一种发光二极管及其制作方法 |
| CN103730479A (zh) * | 2013-11-29 | 2014-04-16 | 南京大学扬州光电研究院 | 一种多发光子区GaN基LED集成芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101316415B1 (ko) * | 2005-10-17 | 2013-10-08 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 및 그 제조 방법 |
-
2017
- 2017-08-21 CN CN201710719615.3A patent/CN107689407B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101388427A (zh) * | 2007-09-12 | 2009-03-18 | 泰谷光电科技股份有限公司 | 发光二极管元件的制造方法 |
| CN201149873Y (zh) * | 2007-10-26 | 2008-11-12 | 甘志银 | 提高量子效率的大功率发光二极管芯片 |
| CN102782884A (zh) * | 2009-07-22 | 2012-11-14 | 艾比维利股份有限公司 | Iii族氮化物半导体发光器件 |
| CN102544248A (zh) * | 2010-12-29 | 2012-07-04 | 展晶科技(深圳)有限公司 | 发光二极管晶粒的制作方法 |
| CN102130253A (zh) * | 2011-01-27 | 2011-07-20 | 广东银雨芯片半导体有限公司 | 一种高出光效率的led晶片及其制造方法 |
| CN202094125U (zh) * | 2011-06-03 | 2011-12-28 | 广东银雨芯片半导体有限公司 | 一种高压交流led晶片模块 |
| CN103311392A (zh) * | 2012-03-15 | 2013-09-18 | 上海蓝宝光电材料有限公司 | 一种隐形切割led芯片及其制作方法 |
| CN102867837A (zh) * | 2012-09-13 | 2013-01-09 | 中国科学院半导体研究所 | 阵列式高压led器件的制作方法 |
| CN103715319A (zh) * | 2012-09-28 | 2014-04-09 | 上海蓝光科技有限公司 | 一种发光二极管及其制作方法 |
| CN103730479A (zh) * | 2013-11-29 | 2014-04-16 | 南京大学扬州光电研究院 | 一种多发光子区GaN基LED集成芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107689407A (zh) | 2018-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107689407B (zh) | 一种led芯片及其制作方法 | |
| CN108352429B (zh) | 发光器件和包括发光器件的发光器件封装 | |
| US10886438B2 (en) | Manufacturing method of light-emitting device | |
| KR101762324B1 (ko) | 발광 소자 | |
| US20160087149A1 (en) | Semiconductor light-emitting device | |
| US9153739B2 (en) | Light emitting devices with textured active layer | |
| US8816383B2 (en) | High performance light emitting diode with vias | |
| KR101007128B1 (ko) | 발광소자 및 그 제조방법 | |
| JP2014199957A (ja) | 発光装置 | |
| CN109817779B (zh) | 一种高压led芯片结构制造方法 | |
| KR20100091207A (ko) | 개선된 ｌｅｄ 구조 | |
| JP2005183909A (ja) | 高出力フリップチップ発光ダイオード | |
| KR20140125521A (ko) | 반도체 발광소자 | |
| TW201342660A (zh) | 半導體發光裝置及其製造方法 | |
| CN101877380B (zh) | 发光器件、发光器件封装以及包括该封装的照明系统 | |
| KR20150142327A (ko) | 발광 소자 및 발광 소자 패키지 | |
| TWM484188U (zh) | 發光元件 | |
| TW201324863A (zh) | 發光二極體元件以及覆晶式發光二極體封裝元件 | |
| CN109817780A (zh) | 一种高压led芯片结构及其制作方法 | |
| CN109585618A (zh) | 一种高压发光二极管芯片以及制备方法 | |
| TW201336116A (zh) | 發光二極體元件及覆晶式發光二極體封裝元件 | |
| US9698305B2 (en) | High voltage LED flip chip | |
| CN112968101B (zh) | 微型led芯片及其制作方法 | |
| KR20170036292A (ko) | 반도체 발광소자 및 이의 제조방법 | |
| TW201338201A (zh) | 發光二極體晶片的封裝方法、封裝結構及用於發光二極體封裝之反射杯的製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |