CN107680935A - 低温多晶硅阵列基板、阵列基板的制造方法及其显示装置 - Google Patents
低温多晶硅阵列基板、阵列基板的制造方法及其显示装置 Download PDFInfo
- Publication number
- CN107680935A CN107680935A CN201710915792.9A CN201710915792A CN107680935A CN 107680935 A CN107680935 A CN 107680935A CN 201710915792 A CN201710915792 A CN 201710915792A CN 107680935 A CN107680935 A CN 107680935A
- Authority
- CN
- China
- Prior art keywords
- substrate
- array base
- base palte
- low temperature
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 238000011161 development Methods 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 description 25
- 239000010408 film Substances 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 210000005239 tubule Anatomy 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
本发明关于一种低温多晶硅阵列基板、阵列基板的制造方法及其显示装置，该制造方法包括如下步骤：提供一基板，该基板包括相对的二端，基板上设置电极；涂布有机膜层在基板的电极表面上；曝光所述有机膜层；旋转所述基板180度，使该基板相对的二端反转；显影所述有机膜层，以选择性地去除部分有机膜层，从而形成平坦层。本发明的阵列基板由于在显影前，将基板旋转180度，从而改变基板二端的显影顺序，从而有效改善平坦层内开孔存在分布不均的问题，极大提高了阵列基板的整体性能。
Description
技术领域
本发明涉及一种液晶显示面板生产技术领域，尤其是涉及一种低温多晶硅阵列基板、阵列基板的制造方法及其显示装置。
背景技术
低温多晶硅(low temperature poly-silicon，简称LTPS)薄膜晶体管液晶显示器有别于传统的非晶硅薄膜晶体管液晶显示器，可有效减少薄膜晶体管器件的面积，从而达到提高开口率，并且在增进显示器亮度的同时还可以降低整体的功耗。LTPS薄膜晶体管液晶显示器主要包括阵列基板和与其相对设置的彩膜基板。
而现有技术中的LTPS的阵列基板的制备中，通常需在玻璃基板上设置平坦层，以保持玻璃基板表面平坦。上述平坦层需要开设多个开孔，以将位于平坦层下面的电极露出。由于玻璃基板进入显影制程段时，由于玻璃基板前后端进入显影的时间有较大差别。因此，在平坦层检测时，发现基板先进入显影的一端处的平坦层上的开孔存在偏大的趋势，基板后进入显影的一端处的平坦层上的开孔存在偏小的趋势，从而平坦层存在开孔分布不均匀的问题。由于平坦层上还需要设置保护层，保护层上的开孔需要开设在平坦层上的开孔上，从而导致保护层上的开孔也存在分布不均的问题，影响阵列基板的整体性能。
发明内容
针对以上存在的技术问题，本发明提供了一种可改善上述开孔分布不均的阵列基板、阵列基板的制造方法及其显示装置。
根据本发明的一方面，提供了一种低温多晶硅阵列基板的制造方法，该制造方法包括如下步骤：
提供一基板，该基板包括相对的二端，基板上设置电极；
涂布有机膜层在基板的电极表面上；
曝光所述有机膜层；
旋转所述基板180度，使该基板相对的二端反转；
先后显影所述基板反转的二端上的有机膜层，并选择性地去除部分有机膜层，从而形成平坦层。
根据本发明的第二方面，提供了一种低温多晶硅阵列基板，所述低温多晶硅阵列基板采用上述方法制造。
根据本发明的第三方面，提供了一种显示装置。该显示装置包括上述低温多晶硅阵列基板。
与现有技术相比，本发明的阵列基板由于在显影前，将基板旋转180度，从而改变基板二端的显影顺序，从而有效改善平坦层内开孔存在分布不均的问题，提高了阵列基板的整体性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的实施例阵列基板的俯视图。
图2为本发明的实施例阵列基板在曝光后和显影前，基板旋转的示意图。
具体实施方式
下面结合说明书附图对本申请实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
图1显示了低温多晶硅阵列基板100。该低温多晶硅阵列基板100包括设置有电极的透明基板10。该透明基板10上形成平坦层20。该平坦层20覆盖在电极的表面上。为了信号线的导通，在电极的区域处的平坦层20上有形成有若干开孔22。该开孔22用于将基板10上的电极与位于平坦层20之上的金属层导通。
该基板10包括相对的二端，分别为第一端AC和第二端BD，在本图1中，该基板10的第一端AC位于右侧，该基板10的第二端BD位于左侧。在现有的显影制程中，该基板10的先进入显影的一端为第一端AC，该处的平坦层上的开孔存在偏大的趋势，该基板10后进入显影的一端为第二端BD，该处的平坦层上的开孔存在偏小的趋势。
本发明为了改善所述平坦层20，该基板10在曝光后和显影前，将基板10进行了转向，如图2所示，在同一平面内顺时针旋转180度，将基板10的第一端AC转到该基板10的左侧，该基板10的第二端BD转到该基板10的右侧。由于经过转向后的基板10才进入显影程序，该基板10的第二端BD先进入显影，该基板10的第一端AC后进入显影。因此，该基板10位于第二端BD的部分先接触显影液反应，从而增大了显影的时间，可以有效改善该平坦层20上的开孔22的均匀性。
下面详细地论述低温多晶硅阵列基板100的形成工艺。
提供一基板10，该基板10在本实施例中为透明基板。所述基板10上设有电极，该电极为N型金属氧化半导体(NMOS)和P型金属氧化半导体(PMOS)，所述电极通过多次曝光蚀刻工艺加工而成，在此不详述。
对该基板10进行清洗。在低温多晶硅阵列基板100经过制程的每道工序以及传送等，其表面都会受到一定程度的污染。这些污染微粒会引发电路的图形缺陷，使得组件的特性变差。为了清除这些污染，需要采取清洗工序。在此清洗工序中，可以采用水、紫外线或者超音波等方式进行。
在清洗该基板10之后，可利用去水烘烤进行干燥处理，以防止该基板10表面残留水痕或杂质。
然后，进行光阻涂布，即在基板10的电极的表面上涂布有机膜层。在本具体实施方式中，所述光阻涂布经过旋转涂布设备完成。该旋转涂布设备包括平台及光阻涂布装置，所述平台用于置放并固定待涂布光阻的基板，所述光阻涂布装置包括位于所述平台上方的控制机构及喷嘴，所述喷嘴对所述基板待涂布光阻表面位置涂布光阻。可以理解，也可通过毛细管现象涂布等方式进行。
为使涂布的有机溶剂挥发出来，需要对基板进行预烘烤。在本实施例中，该基板10设置在80度到100度的范围内，预烘烤1.5到3分钟。
接着，进行曝光处理。在本实施例中，曝光机发出紫外光，通过光罩对所述有机膜层上按预设的曝光图案进行曝光，由于光化学作用，曝光区上的有机膜层溶解度发生变化。
请参见图2，旋转所述基板10，使该基板10在同一平面内旋转180度，将基板10的第一端AC转到该基板10的左侧，该基板10的第二端BD转到该基板10的右侧。
先后显影所述基板10反转的二端上的有机膜层，并选择性地去除部分有机膜层。在显影时，所述基板10水平通过显影设备，显影设备的喷嘴会将显影液均匀覆盖在基板10上。显影的顺序沿着先BD端显影然后再AC端显影的顺序。由于经过转向后的基板10才进入显影程序，该基板10的第二端BD先进入显影，该基板10的第一端AC后进入显影。因此，该基板10位于第二端BD的部分先接触显影液反应，从而增大了显影的时间，可以有效改善该平坦层20上的开孔22的均匀性。当基板10上的光阻与显影液反应一段时间后，通过气嘴移除与显影液反应的有机膜层及显影液。
再次进行烘烤工序，以对有机膜层进行初步固化。在本实施例中，该烘烤的温度在110－120度之间。优选温度为115度，预设的固化时间为20分钟，可有较佳的固化效果。
最后，对开孔22处进行修饰，即进行灰化处理。由此，低温多晶硅阵列基板100的平坦层20设置完成。
由于该基板10位于第二端BD的部分先接触显影液反应，从而增大了与显影液发生反应的时间，可以改进该第二端BD处平坦层开孔偏小的趋势，该基板10位于第一端AC的部分后接触显影液，减少了与显影液反应的时间，可以改进该第一端AC处平坦层开孔偏大的趋势，进一步可以有效改善该平坦层20上第一端和第二端处的开孔22的均匀性。
可以理解，本发明通过上述方法形成的低温多晶硅阵列基板100的其它结构和部件是本领域技术人员所熟知的，在此不再赘述。
根据本发明，还提供包括低温多晶硅阵列基板100的显示装置。
当然，以上的实施例只是在于说明而不是限制本实，以上所述仅是本发明的较佳实施例，故凡依本发明申请范围所述的方法所做的等效变化或修饰，均包括于本发明申请范围内。
Claims (9)
1.一种低温多晶硅阵列基板的制造方法，其特征在于：
提供一基板，该基板包括相对的二端，该基板上设置电极；
涂布有机膜层在基板的电极表面上；
曝光所述有机膜层；
旋转所述基板180度，使该基板相对的二端反转；
先后显影所述基板反转的二端上的有机膜层，并选择性地去除部分有机膜层，从而形成平坦层。
2.根据权利要求1所述的低温多晶硅阵列基板的制造方法，其特征在于：该基板包括第一端和第二端，该基板的第一端位于右侧，该基板的第二端位于左侧，当该基板旋转180度时，该基板的第一端转到该基板的左侧，该基板的第二端转到该基板的右侧。
3.根据权利要求2所述的低温多晶硅阵列基板的制造方法，其特征在于：该基板的第二端先进入显影，该基板的第一端后进入显影。
4.根据权利要求1所述的低温多晶硅阵列基板的制造方法，其特征在于：该制造方法在涂布有机膜层在基板的电极表面上的步骤之前，还包括对该基板进行清洗工序。
5.根据权利要求1所述的低温多晶硅阵列基板的制造方法，其特征在于：该制造方法在先后显影所述基反转的二端上的有机膜层，并选择性地去除部分有机膜层之后，还包括烘烤工序，所述烘烤的温度在110－120度之间。
6.根据权利要求5所述的低温多晶硅阵列基板的制造方法，其特征在于：该烘烤的温度为115度，预设的固化时间为20分钟。
7.根据权利要求1所述的低温多晶硅阵列基板的制造方法，其特征在于：所述显影步骤通过显影设备完成，该显影设备的包括喷嘴和气嘴，该喷嘴会将显影液均匀覆盖在基板上，该气嘴移除与显影液反应的有机膜层及显影液。
8.一种低温多晶硅阵列基板，其特征在于：所述低温多晶硅阵列基板采用根据权利要求1－6中任一项所述的制造方法制造。
9.一种显示装置，其特征在于：包括权利要求8所述的低温多晶硅阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710915792.9A CN107680935A (zh) | 2017-09-28 | 2017-09-28 | 低温多晶硅阵列基板、阵列基板的制造方法及其显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710915792.9A CN107680935A (zh) | 2017-09-28 | 2017-09-28 | 低温多晶硅阵列基板、阵列基板的制造方法及其显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107680935A true CN107680935A (zh) | 2018-02-09 |
Family
ID=61139582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710915792.9A Pending CN107680935A (zh) | 2017-09-28 | 2017-09-28 | 低温多晶硅阵列基板、阵列基板的制造方法及其显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107680935A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1743963A (zh) * | 2001-08-28 | 2006-03-08 | 东京威力科创股份有限公司 | 显影处理方法和显影液涂布装置 |
| US20070085216A1 (en) * | 2005-09-27 | 2007-04-19 | Infineon Technologies Ag | Semiconductor device having a semiconductor chip, and method for the production thereof |
| CN102645854A (zh) * | 2011-04-20 | 2012-08-22 | 京东方科技集团股份有限公司 | 显影液喷淋系统及方法、基板产品 |
| CN105140233A (zh) * | 2015-07-27 | 2015-12-09 | 深圳市华星光电技术有限公司 | 低温多晶硅阵列基板及其制造方法、显示装置 |
-
2017
- 2017-09-28 CN CN201710915792.9A patent/CN107680935A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1743963A (zh) * | 2001-08-28 | 2006-03-08 | 东京威力科创股份有限公司 | 显影处理方法和显影液涂布装置 |
| US20070085216A1 (en) * | 2005-09-27 | 2007-04-19 | Infineon Technologies Ag | Semiconductor device having a semiconductor chip, and method for the production thereof |
| CN102645854A (zh) * | 2011-04-20 | 2012-08-22 | 京东方科技集团股份有限公司 | 显影液喷淋系统及方法、基板产品 |
| CN105140233A (zh) * | 2015-07-27 | 2015-12-09 | 深圳市华星光电技术有限公司 | 低温多晶硅阵列基板及其制造方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102881571B (zh) | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 | |
| RU2623187C1 (ru) | Способ изготовления подложки матрицы для жк-дисплея с активной матрицей (тпт) и панель /устройство жк-дисплея, полученное этим способом | |
| US10288928B2 (en) | Photomask and method of manufacturing color filter substrate | |
| US20160011457A1 (en) | Fabrication method of substrate | |
| WO2017071405A1 (zh) | 薄膜晶体管的制作方法、阵列基板的制作方法、显示面板以及显示装置 | |
| US20180323224A1 (en) | Method for forming pixel structure | |
| US9634045B2 (en) | Method for forming thin film pattern | |
| JP6947925B2 (ja) | Ｔｆｔアレイ基板の製造方法及びディスプレイ装置の製造方法 | |
| CN101989046A (zh) | 图形转移方法和掩模版制作方法 | |
| CN107680935A (zh) | 低温多晶硅阵列基板、阵列基板的制造方法及其显示装置 | |
| CN107329378A (zh) | 一种高精度ito光刻工艺 | |
| CN105140233B (zh) | 低温多晶硅阵列基板及其制造方法、显示装置 | |
| CN104317173B (zh) | 一种提高剥离工艺成品率的方法 | |
| US9366932B2 (en) | TFT-LCD array substrate manufacturing method and LCD panel/device produced by the same | |
| JP2002151381A (ja) | パターン形成方法 | |
| WO2018205752A1 (zh) | 掩模板、图案化膜层的制备方法和薄膜晶体管的制备方法 | |
| CN109856908A (zh) | 一种掩膜版、显示基板及其制备方法和显示装置 | |
| CN105161454A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104900588A (zh) | 阵列基板的制备方法 | |
| CN106803485A (zh) | 一种薄膜晶体管及其制备方法、显示器 | |
| CN110634732B (zh) | 光刻工艺方法 | |
| US20100304311A1 (en) | Method of producing resist pattern | |
| CN104217995A (zh) | 阵列基板的制造方法及应用其制造的阵列基板 | |
| JP2001228634A (ja) | レジストパターンの形成方法、エッチング方法、マイクロ構造物の製造方法、マイクロ構造物及び液晶表示装置 | |
| JPH11337724A (ja) | カラーフィルターパネルの製造法、および液晶表示装置の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180209 |
|
| RJ01 | Rejection of invention patent application after publication |