CN105140233A - 低温多晶硅阵列基板及其制造方法、显示装置 - Google Patents

低温多晶硅阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN105140233A
CN105140233A CN201510447288.1A CN201510447288A CN105140233A CN 105140233 A CN105140233 A CN 105140233A CN 201510447288 A CN201510447288 A CN 201510447288A CN 105140233 A CN105140233 A CN 105140233A
Authority
CN
China
Prior art keywords
baking
procedure
base palte
array base
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510447288.1A
Other languages
English (en)
Other versions
CN105140233B (zh
Inventor
蒋亚茹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510447288.1A priority Critical patent/CN105140233B/zh
Priority to PCT/CN2015/086122 priority patent/WO2017015980A1/zh
Priority to US14/897,325 priority patent/US10312130B2/en
Publication of CN105140233A publication Critical patent/CN105140233A/zh
Application granted granted Critical
Publication of CN105140233B publication Critical patent/CN105140233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提出了一种低温多晶硅阵列基板及其制造方法、显示装置。该方法包括在电极上形成平坦层，平坦层依次经过清洗、去水烘烤、疏水化处理、光阻涂布、真空干燥、预烘烤、曝光、显影、烘烤、灰化工序而形成，其中，烘烤的工序中包括至少两次烘烤温度不同的烘烤。通过上述方法能起到对平坦层的有机膜初步固化作用，从而改善过孔处因光阻流动性而导致的Taper角过小的问题。

Description

低温多晶硅阵列基板及其制造方法、显示装置
技术领域
本发明涉及液晶显示面板生产技术领域，尤其是涉及一种低温多晶硅阵列基板及其制造方法、显示装置。
背景技术
薄膜晶体管液晶显示器可分为多晶硅阵列基板和非晶硅阵列基板，两者的差异在于电晶体特性不同。多晶硅的分子结构在一颗晶粒中的排列状态是整齐而有方向性的，因此电子移动率比排列杂乱的非晶硅快了很多倍。而多晶硅产品则包括高温多晶硅(HTPS)和低温多晶硅(LTPS)两种产品。
低温多晶硅薄膜晶体管液晶显示器是在封装过程中，利用准分子镭射作为热源，镭射光经过折射系统后，会产生能量均匀分布的镭射光束，投射于非晶硅结构的玻璃基板上，当非晶硅结构玻璃基板吸收准分子镭射的能量后，会转变为多晶硅结构，因整个处理过程都是在600度以下完成，故一般玻璃基板均可适用。
低温多晶硅液晶显示器具有高分辨率、反应速度快、高亮度、高开口率等优点，加上由于低温多晶硅液晶显示器的硅结晶排量较a-si有次序，使得电子移动率相对于高100倍之上，可以将外围驱动电路同时制作在玻璃基板上，达到系统整合的目标，节省空间及驱动IC的成本，能更好的提高阵列基板的性能，大大改善器件性能。
但是，低温多晶硅阵列基板的制备工艺复杂，有可能造成其表面并不平整，以使得在彩膜基板组立后，间隔柱(PS)在按压后出现偏移，造成漏光风险。
发明内容
针对现有技术中所存在的上述技术问题，本发明提出了一种低温多晶硅阵列基板及其制造方法、显示装置。该方法通过设置平坦层，并且在形成平坦层过程中，经过至少两次烘烤温度不同的烘烤，避免设置在平坦层处的锥度角(Taper角)过小，从而保证低温多晶硅阵列基板的表面的平整。由此，通过本发明降低了间隔柱(PS)在按压后出现偏移，造成漏光的风险。
根据本发明的一方面，提出了一种低温多晶硅阵列基板的制造方法，包括在电极上形成平坦层，平坦层依次经过清洗、去水烘烤、疏水化处理、光阻涂布、真空干燥、预烘烤、曝光、显影、烘烤、灰化工序而形成，其中，烘烤的工序中包括至少两次烘烤温度不同的烘烤。通过这种设置能起到对平坦层的有机膜形成初步固化作用，有助于避免锥度角过小的问题。
在一个实施例中，在烘烤的工序中依次包括后烘烤和烤箱烘烤两步，并且后烘烤的温度低于烤箱烘烤的温度。通过上述方法，在烘烤的工序中设置至少两道烘烤工序，也就是在烤箱烘烤之前至少有一次烘烤，以对平坦层的有机膜形成初步固化作用，从而改善只进行一次烤箱烘烤，过孔因平坦层的光阻流动性而导致的锥度角过小的问题。同时，这种工艺相对简单，不需要添加额外的设备。
在一个实施例中，后烘烤的温度在110-130度之间。优选地，后烘烤的温度为120度。
在一个实施例中，后烘烤的时间为2-4分钟。
在一个实施例中，烤箱烘烤的温度为210-230度。
在一个实施例中，预烘烤的温度为80-100度，并预烘烤的时间为1.5-2分钟。
在一个实施例中，在曝光的工序中依次包括中间曝光和边缘曝光两步。
根据本发明的第二方面，提供一种低温多晶硅阵列基板，低温多晶硅阵列基板采用上述的制造方法制造。
根据本发明的第三方面，提供一种显示装置，包括上述的低温多晶硅阵列基板。
与现有技术相比，本发明的优点在于，在制造低温多晶硅阵列基板时，形成平坦层的过程中，在烘烤的工序中设置至少两道烘烤工序，也就是在烤箱烘烤之前至少具有一次烘烤，以对平坦层的有机膜形成初步固化作用，从而避免只是设置一次烤箱烘烤时，过孔因光阻流动性而导致的锥度角过小的问题。并且由于改善了锥度角过小的问题，则通过这种方法制成的阵列基板在与彩膜基板组装过程中，降低了PS位置偏移的问题，并减少了漏光的风险。
附图说明
下面将结合附图来对本发明的优选实施例进行详细地描述，在图中：
图1显示了根据本发明的一种低温多晶硅阵列基板的结构；
图2显示了根据本发明的低温多晶硅阵列基板的制作方法；
附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本发明做进一步说明。
图1显示了低温多晶硅阵列基板100。如图1所示，在制造低温多晶硅阵列基板100过程中，在设置电极1后，需要在整个低温多晶硅阵列基板100的电极1的表面上形成平坦层2。为实现平坦层2的有助于平坦化的目的，其由有机材料制成，例如由聚酰亚胺制成。并且为了信号线的导通，在电极1区域处的平坦层2上设计有过孔3。过孔3的截面大体为梯形，并且过孔3的倾斜面与电极1的表面形成了锥度角(也就是Taper角，即图1中所标示的角α)。当此低温多晶硅阵列基板100与彩膜基板(图中未示出)贴合后，间隔柱(PS)处于平坦层2的过孔3之间。
由于现有技术中，在生产低温多晶硅阵列基板100时，在进行显影工序后，直接进行高温烘烤。而在高温烘烤过程中，由于平坦层2的光阻流动性，常出现Taper角α过小的问题。而由于Taper角α过小，容易使得两过孔3之间的平坦层2并不平整而为弧形。由此在生产低温多晶硅阵列基板100与彩膜基板组立后，PS设置在低温多晶硅阵列基板100的两过孔3之间，如果两过孔3之间的平坦层2并不平整，在PS受压后容易发生偏移，造成漏光风险。因此，在生产低温多晶硅阵列基板100的时候，在烘烤工序中可以包括两次烘烤温度不同的烘烤，也就是在对低温多晶硅阵列基板100进行烤箱烘烤之前，可对其进行后烘烤，并且后烘烤的温度低于烤箱烘烤。而后烘烤可以对平坦层2起到固化作用，以防止在烤箱烘烤过程中，由于平坦层2的光阻流动性严重而导致的过孔3处的Taper角α过小。从而，该生产低温多晶硅阵列基板100的制造方法避免过孔3过小，使得过孔3之间的平坦层2平整，以保证包含该低温多晶硅阵列基板100的显示装置的显示效果。
下面参照图2详细地论述平坦层2的形成工艺。
在形成电极1之后，对低温多晶硅阵列基板100进行清洗。在低温多晶硅阵列基板100经过制程的每道工序以及传送等，其表面都会受到一定程度的污染。这些污染微粒会引发电路的图形缺陷，使得组件的特性变差。为了清除这些污染，需要采取清洗工序。在此清洗工序中，可以采用水、紫外线或者超音波等方式进行。
在清洗低温多晶硅阵列基板100之后，可利用去水烘烤进行干燥处理，以防止低温多晶硅阵列基板100表面留下残留水痕或者杂质。例如可以采用气刀干燥、甩干干燥等方式进行。
在进行光阻涂布之前，对低温多晶硅阵列基板100进行疏水化处理，以使其表面能更好的与后续设置的平坦层2相粘附。
然后，进行光阻涂布，即在多晶硅阵列基板100的电极1的表面上涂布有机膜层以形成平坦层2。可以采用旋转涂布或者毛细管现象涂布等方式进行。
为使涂布的有机溶剂挥发出来，需要对多晶硅阵列基板100进行真空干燥。接下来，还要进行预烘烤。即将多晶硅阵列基板100设置在80-100度的范围内，预烘烤1.5-2分钟。优选地，预烘烤温度可设置为90度。
接着，进行曝光处理，而为了控制所需要的电路图形及显示图像用的像素图形，根据曝光的部位不同，曝光工序依次包括中间曝光和边缘曝光。
为了形成曝光后的图形，要选择性地去除部分有机膜层，因此在曝光工序之后需要进行显影工序。例如，可以选用喷淋显影、浸渍显影或者旋转显影等方式进行。
再次，进行烘烤工序。根据本发明，烘烤的工序中包括至少两次烘烤温度不同的烘烤。也就是在烤箱烘烤之前，增加至少一次后烘烤，对有机膜层进行初步固化，以防止Taper角α过小的问题。优选地，后烘烤的温度范围为110-130度，并且时间为2-4分钟。例如，可以在120度的温度下，对低温多晶硅阵列基板100进行2.5分钟的烘烤。然后，再对低温多晶硅阵列基板100进行烤箱烘烤，其烘烤温度为210-230度之间，烘烤时间设定为35-50分钟。
最后，对过孔3处进行修饰，即进行灰化处理。由此，低温多晶硅阵列基板100的平坦层2设置完成。
本发明还涉及通过上述方法形成的低温多晶硅阵列基板100，而低温多晶硅阵列基板100的其它结构和部件是本领域技术人员熟知的，在此不再进行赘述。
根据本发明，还提供包括低温多晶硅阵列基板100的显示装置。
以上所述仅为本发明的优选实施方式，但本发明保护范围并不局限于此，任何本领域的技术人员在本发明公开的技术范围内，可容易地进行改变或变化，而这种改变或变化都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求书的保护范围为准。

Claims (10)

1.一种低温多晶硅阵列基板的制造方法，其特征在于，包括在电极上形成平坦层，所述平坦层依次经过清洗、去水烘烤、疏水化处理、光阻涂布、真空干燥、预烘烤、曝光、显影、烘烤、灰化工序而形成，其中，所述烘烤的工序中包括至少两次烘烤温度不同的烘烤。
2.根据权利要求1所述的制造方法，其特征在于，在所述烘烤的工序中依次包括后烘烤和烤箱烘烤两步，并且所述后烘烤的温度低于所述烤箱烘烤的温度。
3.根据权利要求2所述的制造方法，其特征在于，所述后烘烤的温度在110-130度之间。
4.根据权利要求3所述的制造方法，其特征在于，所述后烘烤的温度为120度。
5.根据权利要求4所述的制造方法，其特征在于，所述后烘烤的时间为2-4分钟。
6.根据权利要求2到5中任一项所述的制造方法，其特征在于，所述烤箱烘烤的温度为210-230度。
7.根据权利要求6所述的制造方法，其特征在于，所述预烘烤的温度为80-100度，并所述预烘烤的时间为1.5-2分钟。
8.根据权利要求1所述的制造方法，其特征在于，在所述曝光的工序中依次包括中间曝光和边缘曝光两步。
9.一种低温多晶硅阵列基板，其特征在于，所述低温多晶硅阵列基板采用根据权利要求1-8中任一项所述的制造方法制造。
10.一种显示装置，其特征在于，包括根据权利要求9所述的低温多晶硅阵列基板。
CN201510447288.1A 2015-07-27 2015-07-27 低温多晶硅阵列基板及其制造方法、显示装置 Active CN105140233B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510447288.1A CN105140233B (zh) 2015-07-27 2015-07-27 低温多晶硅阵列基板及其制造方法、显示装置
PCT/CN2015/086122 WO2017015980A1 (zh) 2015-07-27 2015-08-05 低温多晶硅阵列基板及其制造方法、显示装置
US14/897,325 US10312130B2 (en) 2015-07-27 2015-08-05 LTPS array substrate, method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510447288.1A CN105140233B (zh) 2015-07-27 2015-07-27 低温多晶硅阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN105140233A true CN105140233A (zh) 2015-12-09
CN105140233B CN105140233B (zh) 2018-05-18

Family

ID=54725524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510447288.1A Active CN105140233B (zh) 2015-07-27 2015-07-27 低温多晶硅阵列基板及其制造方法、显示装置

Country Status (3)

Country Link
US (1) US10312130B2 (zh)
CN (1) CN105140233B (zh)
WO (1) WO2017015980A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676505A (zh) * 2016-01-07 2016-06-15 武汉华星光电技术有限公司 在液晶面板的绝缘层上形成图案的方法及膜处理方法
CN106129062A (zh) * 2016-07-01 2016-11-16 深圳市华星光电技术有限公司 绝缘层的制造方法、阵列基板的制造方法及阵列基板
CN107680935A (zh) * 2017-09-28 2018-02-09 武汉华星光电技术有限公司 低温多晶硅阵列基板、阵列基板的制造方法及其显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005050268A1 (ja) * 2003-11-21 2005-06-02 Fujifilm Electronic Materials Co.,Ltd. イメージセンサ用カラーフィルタの製造方法
CN104658906A (zh) * 2013-11-22 2015-05-27 上海和辉光电有限公司 一种半导体平坦化层的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5540120B2 (zh) * 1974-11-30 1980-10-15
CN100495084C (zh) 2007-08-21 2009-06-03 友达光电股份有限公司 滤光片以及彩色滤光片的制造方法
JP2009288656A (ja) 2008-05-30 2009-12-10 Fujifilm Corp カラーフィルタ及びその製造方法、並びに液晶表示装置
JP2011242506A (ja) 2010-05-17 2011-12-01 Sony Corp 表示装置の製造方法、および表示装置
CN102543861B (zh) 2010-12-17 2014-12-31 群创光电股份有限公司 阵列基板的形成方法
TW201433863A (zh) * 2013-02-26 2014-09-01 Innolux Corp 顯示裝置
CN104637988A (zh) * 2015-03-11 2015-05-20 京东方科技集团股份有限公司 Oled显示装置及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005050268A1 (ja) * 2003-11-21 2005-06-02 Fujifilm Electronic Materials Co.,Ltd. イメージセンサ用カラーフィルタの製造方法
CN104658906A (zh) * 2013-11-22 2015-05-27 上海和辉光电有限公司 一种半导体平坦化层的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676505A (zh) * 2016-01-07 2016-06-15 武汉华星光电技术有限公司 在液晶面板的绝缘层上形成图案的方法及膜处理方法
CN106129062A (zh) * 2016-07-01 2016-11-16 深圳市华星光电技术有限公司 绝缘层的制造方法、阵列基板的制造方法及阵列基板
CN106129062B (zh) * 2016-07-01 2018-10-19 深圳市华星光电技术有限公司 绝缘层的制造方法、阵列基板的制造方法及阵列基板
CN107680935A (zh) * 2017-09-28 2018-02-09 武汉华星光电技术有限公司 低温多晶硅阵列基板、阵列基板的制造方法及其显示装置

Also Published As

Publication number Publication date
US10312130B2 (en) 2019-06-04
WO2017015980A1 (zh) 2017-02-02
CN105140233B (zh) 2018-05-18
US20180144972A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
US20200212153A1 (en) Array substrate, manufacturing method thereof, and display apparatus
CN102881571B (zh) 有源层离子注入方法及薄膜晶体管有源层离子注入方法
CN105140233A (zh) 低温多晶硅阵列基板及其制造方法、显示装置
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN108682653A (zh) 阵列基板及其制作方法
EP1568069A2 (en) Active matrix backplane for controlling controlled elements and method of manufacture thereof
CN109713019A (zh) Oled显示面板及其制作方法
CN102379041A (zh) 薄膜晶体管阵列器件、有机el显示装置以及薄膜晶体管阵列器件的制造方法
CN103996695A (zh) 一种曲面有机发光二极管显示面板
CN102790056B (zh) 阵列基板及其制作方法、goa单元制作方法及显示装置
US9842735B2 (en) Method of manufacturing low temperature polycrystalline silicon thin film and thin film transistor, thin film transistor, display panel and display device
CN103915449A (zh) 阵列基板及其制备方法、显示面板及其制备方法
CN106206623A (zh) 一种显示基板、其制作方法、显示面板及显示装置
CN103745916A (zh) 定义多晶硅生长方向的方法
WO2016106864A1 (zh) 一种液晶面板基板及其制造方法
CN102681261B (zh) 基板上隔垫物制造方法
CN109473340B (zh) 一种低温多晶硅的制备方法及微波加热设备
CN105161458B (zh) Tft基板的制作方法
CN102931137A (zh) Ltps-tft阵列基板及其制造方法、显示装置
CN101807551B (zh) 电子纸阵列基板制造方法和电子纸阵列基板
CN109686745A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法
CN104217995A (zh) 阵列基板的制造方法及应用其制造的阵列基板
US9691836B2 (en) Pixel unit, array substrate, display device and method for manufacturing the same including MoW/Cu/MoW conductive line
CN109768161B (zh) 一种有机薄膜晶体管有源层图形化的方法
CN108646470A (zh) 隔垫物制作方法及系统、显示面板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant