CN107666317A - 带有线性校准的模拟/数字转换 - Google Patents

带有线性校准的模拟/数字转换 Download PDF

Info

Publication number
CN107666317A
CN107666317A CN201710315351.5A CN201710315351A CN107666317A CN 107666317 A CN107666317 A CN 107666317A CN 201710315351 A CN201710315351 A CN 201710315351A CN 107666317 A CN107666317 A CN 107666317A
Authority
CN
China
Prior art keywords
localization
adc
output
value set
output value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710315351.5A
Other languages
English (en)
Inventor
乔治·罗杰斯·昆尼
马克·艾伦·兰开斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN107666317A publication Critical patent/CN107666317A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses

Abstract

本文所述的实施例提供模拟/数字转换器(ADC)和用于校准ADC、包括具有不良表征的非线性的ADC的系统和方法，这些不良表征的非线性无法用传统的校准技术有效地校准。总的来说，本文所述的实施例在施加已知校准输入值的情况下，通过测量来自ADC的输出值执行校准。使用测量到的输出值来确定局部化多顶式内插元素。接着以未校正的输出值评估每个所确定的局部化多顶式内插元素，然后使用所评估的局部化多顶式内插元素生成校正值。接着可以使用这些校正值在后面的操作过程中校准ADC。这种校准技术可以为多种ADC提供有效的校准，其中包括使用基于逆变器的电压/电流(VI)转换器和电流控制环形振荡器的ADC。

Description

带有线性校准的模拟/数字转换
技术领域
实施例总体上涉及模拟/数字转换，并且更具体地说，本主题的实施例涉及模拟/数字转换器(ADC)中的装置校准。更具体来说，实施例涉及ADC中的非线性误差的校正。
背景技术
在许多现代电子器件应用中，在许多应用中需要将模拟值转换成数字值。例如，在一些应用中，可能需要将连续物理量(诸如电压)转换成表示物理量的幅值的数字值。模拟/数字转换器(ADC)是提供此转换的电子装置。
ADC中的一个持续的问题是需要校准。在ADC中，可使用校准来测量和调节模拟输入与数字输出之间的关系。具体地说，可使用这些校准来校正ADC的非线性并且改善ADC的精确度。例如，可使用这些校准来补偿环境变化(例如温度变化)引起的非线性。
令人遗憾的是，当前ADC中的校准技术对于许多要求严格的应用没有足够的精确度。例如，在具有高度非线性的ADC中，使用标准技术的校准的精确度可能是不够的。这一点对于非线性被不良表征的ADC而言尤其成立，因为当前用于校准不良表征的非线性的技术特别成问题。因此，需要用于ADC校准的经过改善的装置和技术。
发明内容
在一种实施方式中，提供一种模拟/数字转换器(ADC)，其包括：
ADC输入端，其被配置成接收模拟输入信号；
ADC输出端，其被配置成输出对应于所述模拟输入信号的数字输出信号；
校准系统，所述校准系统耦接到所述ADC输入端和所述ADC输出端，所述校准系统被配置成：
接收输出值集合；
选择多个局部化输出值集合；
为所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素；
在对应的未校正的输出点评估每个所述局部化多顶式内插元素；以及
从每个所述评估的局部化多顶式内插元素生成多个经过校正的输出值。
在一些实施方式中，所述校准系统被配置成生成输入值集合，并且向所述ADC输入端施加所述输入值集合，并且所述校准系统进一步被配置成从所述ADC输出端接收所述输出值集合。
在一些实施方式中，所述校准系统进一步包括复制ADC，并且所述校准系统被配置成生成输入值集合，并向所述复制ADC施加所述输入值集合，并且所述校准系统进一步被配置成从所述复制ADC接收所述输出值集合。
在一些实施方式中，所述ADC包括多个通道，所述多个通道中的每个通道被配置成执行模拟/数字转换，并且所述校准系统被配置成在所述多个通道之间切换，以便于选择性地从每个通道接收所述输出值集合以校准每个通道。
在一些实施方式中，所述校准系统被配置成校准所述多个通道中的一个通道，同时所述多个通道中的其它通道操作以对所述模拟输入信号执行模拟/数字转换。
在一些实施方式中，所述ADC包括基于逆变器的电压/电流(VI)转换器，所述基于逆变器的电压/电流(VI)转换器耦接到所述模拟输入端，并且配置成提供对所述模拟输入信号的电压/电流转换。
在一些实施方式中，所述基于逆变器的电压/电流(VI)转换器包括输出端，并且所述基于逆变器的电压/电流(VI)转换器的输出端耦接到电流控制环形振荡器的输入端。
在一些实施方式中，所述校准系统被配置成补偿所述基于逆变器的电压/电流(VI)转换器和所述电流控制环形振荡器该两个元件中的非线性。
在一些实施方式中，所述基于逆变器的电压/电流(VI)转换器仅仅用单级逆变器实施。
在一些实施方式中，所述单级逆变器不限于在所述ADC运行期间仅仅在饱和状态下操作。
在一些实施方式中，所述校准系统被配置成通过为所述多个局部化输出值集合中的每个局部化输出值集合计算基底函数，借此为所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素。
在一些实施方式中，所述多个局部化输出值集合中的每个局部化输出值集合的所述基底函数包括拉格朗日基底函数。
在一些实施方式中，每个所述局部化多顶式内插元素包括N次多顶式函数，其中N大于或等于3。
在一些实施方式中，所述多个局部化输出值集合中的每个局部化输出值集合与至少一个邻近局部化输出值集合重叠。
在一些实施方式中，所述校准计算器进一步被配置成用所述多个经过校正的输出值和多个未校正的输出值填充校正表。
在一种实施方式中，提供一种模拟/数字转换器(ADC)，其包括：
多个通道，所述多个通道中的每个通道包括输入端和输出端，所述输入端被配置成接收模拟输入信号，并且所述输出端被配置成输出对应于所述模拟输入信号的数字输出信号，并且所述多个通道中的每个通道包括基于逆变器的电压/电流(VI)转换器和电流控制环形振荡器，每个基于逆变器的电压/电流(VI)转换器耦接在对应的通道输入端与对应的电流控制环形振荡器之间，每个基于逆变器的电压/电流(VI)转换器被配置成提供对于对应的模拟输入信号的电压/电流转换；
校准系统，所述校准系统耦接到所述多个通道，所述校准系统被配置成：
生成输入值集合，并且向所述多个通道中的所选的通道的输入端施加所述输入值集合；
从所述多个通道中的所述所选的通道接收输出值集合；
选择多个局部化输出值集合，其特征在于所述多个局部化输出值集合中的每个局部化输出值集合与至少一个邻近局部化输出值集合重叠；
为所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素；
在对应的未校正的输出点评估每个所述局部化多顶式内插元素；
从每个评估的局部化多顶式内插元素生成多个经过校正的输出值；以及
施加所述多个经过校正的输出值以校准所述多个通道中的所述所选的通道。
在一些实施方式中，所述校准系统被配置成通过为所述多个局部化输出值集合中的每个局部化输出值集合计算拉格朗日基底函数，借此为所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素。
在一种实施方式中，提供一种校准模拟/数字转换器(ADC)的方法。该方法包括：
向所述ADC施加输入值集合，并测量来自所述ADC的对应输出值集合；
选择多个局部化输出值集合；
为所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素；
在对应的未校正的输出值评估每个所述局部化多顶式内插元素；以及
从每个评估的局部化多顶式内插元素生成多个经过校正的输出值。
在一些实施方式中，所述为所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素的步骤包括：为所述多个局部化输出值集合中的每个局部化输出值集合生成一组基底函数，并且所述多个局部化输出值集合中的每个局部化输出值集合的所述组基底函数包括一组拉格朗日基底函数。
在一些实施方式中，所述ADC包括基于逆变器的电压/电流(VI)转换器和电流控制环形振荡器。
附图说明
当结合附图考虑时，通过参考具体实施方式和权利要求书可以得到对本发明的更全面理解，其中相同的附图标记贯穿附图指代类似的项目，不一定按比例绘制附图，并且：
图1示出了根据实施例的用于校准模拟/数字转换器(ADC)的校准系统的总体框图；
图2示出了根据实施例的校准方法；
图3示出了根据实施例的输入值和输出值的图形表示；
图4示出了根据实施例的输入值和输出值的图形表示，其中输出值在限定的局部化集合中；
图5示出了根据实施例的输出值和对应的输入值的一个局部化集合的图形表示；
图6示出了根据实施例的四个示例性基底函数；
图7示出了根据实施例的局部化多顶式内插元素；
图8示出了根据实施例的未校正的输出值和对应的经过校正的输出值的图形表示；
图9示出了根据实施例的校正表的图形表示；以及
图10示出了根据实施例的示例性模拟/数字转换器的示意图；
图11示出了根据实施例的示例性模拟/数字转换的示意图；以及
图12示出了根据实施例的示例性的基于逆变器的电压/电流(VI)转换器的电路图。
具体实施方式
本文所述的实施例提供一种用于模拟/数字转换器(ADC)的校准系统，该校准系统能提供改善的性能。具体地说，所述实施例提供用于校准ADC的系统和方法，这些系统和方法能便于对这些ADC进行有效的校准，其中包括具有不良表征的非线性的ADC，这些不良表征的非线性用传统的校准技术无法有效地校准。
总的来说，本文所述的实施例在施加已知校准输入值的情况下，通过测量来自ADC的输出值执行校准。测量到的输出值用于确定局部化多顶式内插元素。接着以未校正的输出值评估已确定的局部化多顶式内插元素中的每个局部化多顶式内插元素，然后使用所评估的局部化多顶式内插元素生成校正值。接着可以使用这些校正值在后面的操作过程中校准ADC。如下文将更详细地描述，这种校准技术能为多种混合信号电路、包括诸如模拟/数字转换器(ADC)和数字/模拟转换器(DAC)之类的电路、以及各种使用ADC和DAC的装置提供有效的校准。
在这些实施例中，这些局部化多顶式内插元素中的每个局部化多顶式内插元素是独特函数，它将ADC的经过校正的输出表示成未校正的输出的函数。当用于生成内插元素的未校正的输出值的间隔足够靠近时，这种局部化多顶式内插元素可以将经过校正的输出表示成独特函数。此外，因为局部化多顶式内插元素将经过校正的输出表示成未校正的输出的函数，所以可以通过评估而不是求解来使用这些内插元素。如下文将描述，评估此内插元素需要的计算资源可能明显比为等效的内插元素求解要少。因此，使用这些局部化多顶式内插元素可以明显减少精确地校准ADC所需要的资源，即使在ADC包含明显非线性的情况下也是如此。
现在转向图1，图中示出了示例性校准系统100的示意图，校准系统100耦接到ADC102。ADC 102包含ADC输入端和ADC输出端，ADC输入端被配置成接收模拟输入信号，ADC输出端被配置成输出对应于模拟输入信号的数字输出信号。总的来说，校准系统100被配置成校准ADC 102以提供ADC 102的准确操作。此校准可以补偿非线性，不然非线性会影响ADC 102的输出的精确度。
为了便于校准，校准系统100被配置成向ADC 102的输入端施加已知的输入值的集合，并且测量ADC 102产生的对应的输出值集合。校准系统100进一步被配置成将测量到的输出值分组成多个局部化的集合，并且为这些局部化输出值集合中的每个集合确定局部化多顶式内插元素。在确定了局部化多顶式内插元素之后，校准系统100进一步被配置成以未校正的输出值评估每个局部化多顶式内插元素，并且从每个评估的局部化多顶式内插元素生成经过校正的输出值。校准系统100接着可以利用经过校正的输出值在操作过程中调整ADC 102的所生成的输出，因而可以校准ADC 102。
在一个实施例中，校准系统100被配置成通过为多个局部化集合中的每个局部化集合计算基底函数，借此确定局部化多顶式内插元素。例如，可以为局部化集合中的每个局部化集合计算拉格朗日基底函数，然后可以使用每个拉格朗日基底函数确定对应的局部化多顶式内插元素。下文将描述实施例的具体实例。
可以通过多种方式实施ADC 102。作为一个实例，ADC 102可以包含一个操作通道和一个复制通道。在此实施例中，ADC 102的每个通道被配置成执行模拟/数字转换，因而每个通道将包含ADC输入端和ADC输出端。具体地说，在此实施例中，操作通道将用于提供操作数字输出值，而复制通道包含用于校准操作通道的输入和输出。
作为另一实例，ADC 102可以包含多个通道，其中同样多个通道中的每个通道被配置成执行模拟/数字转换。在此实施例中，ADC 102可以被配置成在通道之间切换，从而使得所选的通道提供操作数字输出值，而其它通道在用校准系统100校准。具体地说，在此实施例中，校准系统100可以被配置成在多个通道之间切换，以便于选择性地从每个通道接收输出值集合，以校准所述多个通道中的一个通道，而所述多个通道中的其它通道操作以执行模拟输入信号的模拟/数字转换。
如下文将更详细地描述，此校准系统100可以便于有效地校准带有不良表征的非线性的ADC 102，这些不良表征的非线性用一些传统的校准技术无法有效地校准。例如，在一些实施例中，ADC 102可以实施成使用基于逆变器的电压/电流(VI)转换器和电流控制环形振荡器。在此类实施例中，基于逆变器的VI转换器和电流控制环形振荡器两个元件都会引入明显的非线性，而且该非线性可能被不良表征，从而使得传统的校准技术很可能是无效的。但是如上文所述，使用局部化多顶式内插元素可能便于在任何包含明显非线性的ADC中执行校准。
现在转向图2，图中示出了方法200的流程图。方法200是校准系统(例如校准系统100)可以用来校准ADC(例如ADC 102)的处理类型的一个例子。
方法200的第一步骤202是向ADC施加输入值集合并且测量对应的输出值集合。应注意，在这个步骤中，可以使用任何合适数量的输入值。此外，输入值可选择成在输入值之间有任何合适的间隔。总的来说，施加的输入值越多，输入值之间的间隔越近，得到的输出值的数量就越多，并且使用的输出值的数量的越多，得到的校准精确度就越大。但是，使用的输入和输出的数量越大，执行校准需要的处理资源也就越多。因此，总体上需要使用足够的输入值以提供期望的校准精确度，并且无需使用过多的输入和输出，因为输入和输出如果过多，可能会不可接受地降低校准性能。
在典型实施例中，施加于ADC的输入值集合中的输入值之间的间隔将是相等或基本上相等的。下文将清楚地看出，输入值之间设置这样相等的间隔，能便于根据对应的输出值确定局部化多顶式内插元素，并且进一步便于评估这些用于校准的内插元素。
如上文提到的，在各种实施例中，ADC可以包含多个通道。在此实施例中，可以将步骤202的输入值施加于ADC中的多个通道中的选定一个通道。例如，通过将输入值施加于复制通道和测量对应的输出值。
现在转向图3，图中示出了输入值集合和生成的输出值的对应集合的图形表示300。同样，这些输入值是可以在校准过程中输入到ADC的输入值类型的例子，并且也是ADC可以响应于这些输入值生成的对应输出值的例子。例如，示出的输入值集合是可施加于ADC的模拟输入端的输入值类型的例子，而示出的输出值集合是ADC可以响应于这些输入值生成的数字输出值的例子。
在图3的实例中，向ADC的输入端施加十三个输入值，并且生成对应的十三个输出值。然而，这只一个例子，在其它实施例中，可以使用更多或更少的输入值和输出值。同样，在ADC的操作范围上提供更多输入值并且测量更多对应的输出值，总体上能提高校准精确度，但代价是也增加了执行校准所需要的资源。应当进一步注意，这个实例中示出的输入值的值之间的间距是相等的(即是等距的)，但是由于ADC的非线性，所以对应的输出值的间距不相等。
最后，应注意，在这个实例中，输入值和输出值表达反比例单调减小关系。例如，+3.0的输入值得到大概-2.8的对应的输出值。同样，这只是一个例子，在其它例子中，例如输入值与输出值之间可以存在正比例单调增加关系。
返回到图2，方法200中的下一个步骤204是选择局部化的输出值集合。总的来说，每个局部化的输出值集合包含两个或更多个邻近输出值，这些输出值将一起使用以生成局部化多顶式内插元素。在典型实施例中，每个局部化的输出值集合可以包含三个或四个邻近输出值，这三个或四个输出值一起使用以生成对应的局部化多顶式内插元素。此外，为了改善校准精确度，总体上需要选择局部化的输出值集合，使得每个集合与邻近集合部分地重叠。这个重叠得到更多个局部化集合，这样能改善校准精确度。
现在转向图4，图中同样示出了输入值集合和生成的输出值的对应集合的图形表示400。此外，在图4中，将输出值示出为每个输出值被指派给多个局部化输出值集合中的一或多个集合，如图4的一侧上所示。具体地说，在图4的实例中，将十三个输出值指派给十个局部化输出值集合，其中局部化输出值集合中的每个集合包含四个邻近输出值。此外，在这个实例中，每个局部化输出值集合与附近的局部化输出值集合部分地重叠。换句话说，该局部化输出值集合与至少一个邻近局部化输出值集合相交。
同样，应注意，这只是可以如何配置这些局部化输出值集合的一个实例。例如，在其它实施例中，这些局部化集合在每个集合中可以包含更多或更少个输出值。此外，在其它实施例中，局部化集合可以是不重叠的集合，使得每个输出值只是一个局部化集合的成员。
返回到图2，方法200中的下一个步骤206是为每个局部化输出值集合确定局部化多顶式内插元素。总的来说，这些局部化多顶式内插元素中的每个局部化多顶式内插元素是将ADC的经过校正的输出表示成ADC的未校正的输出的独特函数。作为一个实例，这些局部化多顶式内插元素中的每个局部化多顶式内插元素是第N次多顶式，其中N+1是对应的局部化输出值集合中的输出值的数量。如下文将描述，因为局部化多顶式内插元素将经过校正的输出表示成未校正的输出的函数，所以这些局部化多顶式内插元素可以用于补偿ADC的非线性。此外，因为局部化多顶式内插元素将经过校正的输出表示成未校正的输出的函数，所以可以通过评估而不是求解来使用这些内插元素。评估此内插元素需要的计算资源比为内插元素求解所需要的计算资源明显更少，其中未校正的输出是经过校正的输出的函数。因此，使用这些局部化多顶式内插元素可以明显减少精确地校准多种ADC所需要的资源。
总的来说，使用对应局部化输出值集合中的输出值生成局部化多顶式内插元素。例如，可以将N阶多顶式拟合到局部化集合中的第N+1个输出值。因此，在每个局部化输出值集合包含四个输出值的实施例中，局部化多顶式内插元素可以包括三次函数(N＝3)，其被拟合到那四个输出值。同样，在每个局部化输出值集合包含三个输出值的实施例中，局部化多顶式内插元素可以包括二次函数(N＝2)，其被拟合到那三个输出值。当然，这只是两个实例，并且可以对于包含更多输出值的局部化集合使用更高阶的等式。
在一个实施例中，每个局部化多顶式内插元素使用对应一组基底函数来确定。在一个更具体的实施例中，每个基底函数可以直接由一组相异的点计算出来。总的来说，基底函数是基本连续函数，它可以与其它基底函数组合以形成另一个连续函数。在这个实施例中，基底函数线性地组合以形成局部化多顶式内插元素，其中局部化多顶式内插元素是能提供内插函数的连续函数。
在一个更具体的实施例中，局部化多顶式内插元素是拉格朗日多项式，其中拉格朗日多顶式被定义为与一组相异的点相交的最低级唯一多顶式。在这些实施例中，通过线性地组合一组拉格朗日基底函数来确定每个局部化多顶式内插元素。具体地说，拉格朗日基底函数可以直接从相异的输出值集合计算出来，然后线性地组合以生成拉格朗日多顶式，该拉格朗日多顶式用作局部化多顶式内插元素。
现在转向图5，图中示出了一个局部化输入值集合(XA，XB，XC和XD)和对应的局部化输出值集合(YA，YB，YC和YD)的图形表示500。同样，在这个实施例中，局部化输出值集合包括四个邻近输出值，但是在其它实施方案中每个局部化集合中可以包括更多或更少个输出值。应注意，局部化的输入值集合(XA，XB，XC和XD)和对应的局部化输出值集合(YA，YB，Ye和YD)表示任何输入值和对应输出值的集合，因此将在这里用于定义从局部化输出值集合生成的实例局部化多顶式内插元素。
现在转向图6，图中示出了四个示例性基底函数600。这些基底函数是可以用于定义局部化多顶式内插元素的基底函数的类型的例子。关于四个局部化的输出值YA、YB、YC和YD并且作为所关注的未校正的输出值Y(i)的函数定义这四个基底函数(表示为LA(Y(i))、LB(Y(i))、LC(Y(i))和LD(Y(i)))。这四个基底函数600是特别适用于本文所述的实施例的拉格朗日基底函数的例子。具体地说，这些拉格朗日基底函数可以组合以生成局部化的拉格朗日多顶式，该拉格朗日多顶式将提供局部化多顶式内插元素。当用于定义四个基底函数的输出值YA，YB，YC和YD沿着所讨论的非线性充分紧密地隔开时，此拉格朗日多顶式内插元素将与对应于那些输出值的范围上的非线性紧密匹配。因此，拉格朗日多顶式内插元素将ADC的经过校正的输出表示成未校正的输出的函数。
现在转向图7，图中示出了示例性局部化多顶式内插元素700。首先，关于四个基底函数LA、LB、LC和LD和四个输入值XA、XB、XC和XD定义局部化多顶式内插元素700。其次，将局部化多顶式内插元素700关于未校正的输出值Y(i)示出为等效三次多顶式函数。同样，在这个所示出的实例中，基底函数可以是拉格朗日基底函数，因而局部化多顶式内插元素700可以是拉格朗日多顶式。
示例性局部化多顶式内插元素700关于未校正的输出值Y(i)定义经过校正的输出值Z(i)。这个内插元素700可以用于生成经过校正的输出值以用于通过评估而非求解来执行校准。具体地说，可以通过简单地将未校正的输出值Y(i)插入到内插元素700中并计算结果Z(i)，借此评估内插元素700。因此，评估局部化多顶式内插元素而非求解，这样的处理可以在硬件中高效地执行，而且一般需要的计算资源明显更少，因而可以实现更快并且更高效的校准。同样，这种技术的精确度取决于用于生成基底函数的输出值集合的位置彼此充分接近的情况，使得局部化多顶式内插元素700可以与输出值集合所跨越的输出值的范围上的非线性充分匹配。
返回到图2，应注意，将对于每个局部化输出值集合执行方法200中的步骤206。因此，对于图4的实例，将使用十个重叠的局部化输出值集合确定十个局部化多顶式内插元素700。并且因此，这些局部化多顶式内插元素中的每个局部化多顶式内插元素适用于输出值范围的分段部分。同样，应注意，因为局部化输出值集合重叠，所以局部化多顶式内插元素在功能上也重叠。
方法200中的下一个步骤208是评估未校正的输出值上的局部化多顶式内插元素。具体地说，在对于每个局部化输出值集合生成了局部化多顶式内插元素的情况下，可以接着使用这些内插元素生成经过校正的输出值的对应集合。应注意，在对于未校正的输出值执行步骤208时，应当使用最靠近未校正的输出上的中心的局部化多顶式内插元素。如上所述，在一些实施例中，局部化输出值集合部分地重叠，并且在那些情况下，局部化多顶式内插元素也将部分地重叠。因此，在这些情况下，总体上需要使用最靠近未校正的输出值上的中心的局部化多顶式内插元素。
同样，这些局部化多顶式内插元素可以评估而非求解。因此，可以通过简单地将未校正的输出值Y(i)插入到局部化多顶式内插元素中并评估内插元素以计算经过校正的输出值Z(i)，借此执行步骤208。
现在转向图8，图中示出了未校正的输出值Y(i)和对应的经过校正的输出值Z(i)的图形表示800。具体地说，图形表示800示出了用未校正的输出值Y(i)作为输入变量以生成经过校正的输出值Z(i)借此评估局部化多顶式内插元素的实例结果。
方法200中的下一个步骤210是生成评估用的校正表。总的来说，这个步骤对于未校正的输出值的所选群组执行步骤208的评估并且生成经过校正的输出值的对应集合。可使用这些未校正的输出值和经过校正的输出值来填充校正表，并且可以接着对于ADC的未来操作使用校正表。转向图9，图中示出了示例性校正表900的图形表示。校正表900包含未校正的输出值Y(i)的集合和经过校正的输出值Z(i)的对应集合。
同样，在ADC的操作期间可以使用此校正表900以提供ADC的校准。具体地说，可以用经过校正的输出值取代ADC的输出以提供校准校正。
因此，一旦已生成校正表900，就可以对于ADC输出的后面的未校正的输出值使用那些经过校正的解。作为一个具体实例，可以将校正表900实施为查找表(LUT)，其中未校正的输出值用作地址以选择更精确的经过校正的输出值，然后用该更精确的经过校正的输出值来取代未校正的输出值。例如，未校正的输出值可以被实施为5位LUT地址，该LUT地址选择32个寄存器中的一个寄存器，其中每个寄存器包括更精确的经过校正的输出值，这个更精确的经过校正的输出值将用作实际ADC输出。
如上所述，在一些实施例中，ADC可以包含多个通道。例如，在一些实施例中，ADC可以包含一个操作通道和一个复制通道。在此实施例中，通常将对于复制通道执行步骤202-210，接着可以使用所得的校正表900来校准操作通道。
在另一实施例中，ADC可以包含多个通道。在此实施例中，又可以对于每个通道选择性地执行步骤202-210。例如，可以对于一个所选择的通道执行步骤202-210，而其它通道是可操作的。在执行了步骤202-210后，对于该特定通道生成校正表900。所述特定通道接着可以变成可操作的，并可以选择下一个通道执行校准。这个处理可以继续，从而对于ADC中的每个通道生成单独的校正表900。
此外，应注意，在典型应用中，可以对于每个通道相对不频繁地执行步骤202-210。因此，一旦生成了校正表，便可以在某段相当长的时间中使用该校正表以向ADC提供校准。然而，因为方法200是评估局部化多顶式内插元素而非为它求解，所以可以明显地减少执行步骤202-210所需要的处理。因此，在一些实施例中，这些校准步骤的执行频率比传统技术的更高。同样，在一些实施例中，执行这些校准步骤所使用的计算资源可以比一些传统技术需要的少。
现在转向图10，图中示意性地示出了ADC 1000的具体实例。ADC1000是可以被实施以使用上文参看图2-图9所述的校准技术的模拟/数字转换器类型的实例。ADC 1000包含操作ADC 1002、复制ADC 1004、校准输入端1006、累加器1008、解码器1010、寄存器1012、校准计算器1014和校正表1016。应注意，在这个实例中，操作ADC 1002和复制ADC 1004都可以包含多个通道，这些通道中的每个通道可以生成多位数字数据。
总的来说，ADC 1000使用复制ADC 1004以生成校正值，校正值被存储于校正表1016中，接着使用那些校正值来校准操作ADC 1002的输出。为了便于这个操作，复制ADC1004被配置成与操作ADC 1002紧密匹配。具体地说，复制ADC 1004被配置成具有非线性和紧密逼近非线性和操作ADC 1002的性能特性的其它性能特性。当这样配置时，可使用复制ADC生成校正值，校正值还可以校准操作ADC 1002的输出。
具体地说，可以将输入值集合输入到复制ADC 1004，并且可以从复制ADC 1004的输出测量对应的未校正的输出值。可以接着使用上文参看图2至图9说明的技术，用输入值和对应的未校正的输出值的集合来生成经过校正的值。接着可以使用那些经过校正的值来填充校正表1016，因为复制ADC 1004与操作ADC 1002紧密匹配，所以使用复制ADC 1004的输入值和输出值生成的那些经过校正的值还将起到校准操作ADC 1002的作用。
在ADC 1000中，实施校准输入端1006、累加器1008、解码器1010、寄存器1012、校准计算器1014和校正表1016以执行校准。具体地说，校准输入端1006被配置成生成输入值集合，该输入值集合被输入到复制ADC 1004。校准输入端1006可以被配置成用任何合适的配置生成那些输入值集合。但是，如上所述，输入值数量越多，输入值之间的间隔越近，得到的对应输出值的数量就越多，而且得到的校准精确度也越高。在大多数实施例中，将生成输入值集合，输入值之间的间隔基本上相等，因为这样相等的间隔便于根据对应的输出值确定局部化多顶式内插元素。
累加器1008耦接到复制ADC 1004的输出端，并且被配置成接收所生成的未校正的输出值的集合。总的来说，累加器1008被配置成接收多个未校正的输出值的集合，并且为那些多个输出值的集合中的对应的值求平均值。接收多个输出值集合并且为那些集合中的对应的值求平均值，这样得到的输出值更有可能精确地表示复制ADC 1004的非线性，因而得到的校准将更精确。
经过平均的输出值的集合中的每个输出值接着可以被解码器1010选择并存储于寄存器1012中的对应寄存器中。应注意，在典型实施例中，解码器1010是有L个输出端的解码器，其中L是每个集合中的输出值的数量。同样，在1012中有L个寄存器，被配置成存储这L个输出值。
使用存储于寄存器1012中的未校正的输出值，校准计算器1014可以使用上述技术生成经过校正的输出值。具体地说，校准计算器1014使用存储于寄存器1012中的未校正的输出值来确定局部化多顶式内插元素。接着以未校正的输出值评估所确定的每个局部化多顶式内插元素，然后校准计算器1014使用经过评估的局部化多顶式内插元素生成经过校正的输出值。因为局部化多顶式内插元素将经过校正的输出表示为未校正的输出的函数，所以校准计算器1014可以评估内插元素以确定经过校正的输出值。同样，评估此内插元素所需要的计算资源可能比为等效内插元素求解要明显更少。
在生成经过校正的输出值后，校准计算器1014可以生成校正表1016，其中校正表便于校正操作ADC 1002的输出。作为一个实例，可以将校正表1016实施为查找表(LUT)，其中未校正的输出值用作地址以选择更精确的经过校正的输出值，然后用该更精确的经过校正的输出值来取代未校正的输出值。例如，未校正的输出值可以被实施为5位LUT地址，该LUT地址选择32个寄存器中的一个寄存器，其中每个寄存器包括更精确的经过校正的输出值，这个更精确的经过校正的输出值将用作ADC 1000的实际输出。
为了执行这些操作，可以用处理装置(包括处理器、处理单元或微处理器)的任何合适的组合来实施校准计算器1014和其它元件。此外，这些处理装置可以实施为集成电路，该集成电路设有操作ADC 1002，或者与操作ADC 1002是分开的。
作为一些具体实例，可以用专用处理硬件来实施校准计算器1014，这些专用处理硬件设计成实施上述步骤。例如，硬件专门设计成执行低速率内插运算。在其它实例中，校准计算器1014可以实施为软件实施的程序，然后用处理装置执行，该处理装置利用设计成执行存储于存储器中的程序的集成电路。一些处理装置包含针对特定使用情况而设计的专用集成电路(ASIC)，或者是一般提供典型计算机的中央处理功能的通用中央处理单元(CPU)。芯片级系统(SoC)处理器可以将系统的多种多样的组件集成到单芯片中。此类装置可以在单芯片衬底上包含数字、模拟、混合信号和其它功能。因此，可使用SoC处理器在带有一或多个ADC的单芯片上实施校准技术。
应注意，本文中可能未详细地描述与处理器设计有关的常规技术。应理解，可以在硅或另一半导体材料中或者替代地通过其软件代码表示来实施本文所述的装置。
现在转向图11，图中示意性地示出了ADC 1100的另一具体实例。总的来说，ADC1100是基于环形振荡器的∑-Δ模拟/数字转换器。此外，ADC 1100使用基于逆变器的VI转换器和电流控制环形振荡器。如下文将更详细地描述，使用这些基于逆变器的VI转换器和电流控制环形振荡器可以提供明显的性能改进。然而，这些基于逆变器的VI转换器和电流控制环形振荡器还可能引入明显的不良表征的非线性。传统的校准技术可能无法有效地校准具有这些不良表征的非线性的装置。因此，ADC 1100是可以实施以使用上述校准技术的模拟/数字转换器类型的实例。
ADC 1100包含五个通道1102，其中每个通道1102被配置成执行模拟/数字转换。每个通道1102包含输入选择器1104、基于逆变器的VI转换器1106、定心晶体管(centeringtransistor)1108、电流控制环形振荡器(ICRO)1110、环形采样器1112、数字微分器1114、相位缠绕逻辑块(phase wrapping logic block)1116和查找表1118。五个通道中的每个通道输出到路径选择与求和装置1120。应注意，在这个实例中，每个通道1102将输出多位数字数据。如下文将更详细地描述，通过提供这五个通道1102，就能在校准一个通道1102的同时操作其它四个通道1102以执行模拟输入电压的模拟/数字转换。
如上所述，ADC 1100是基于环形振荡器的∑-Δ模拟/数字转换器。在操作期间，向输入选择器1104施加模拟信号，该输入选择器1104用作输入切换网络以确定将哪些信号施加到哪些通道1102的哪个基于逆变器的VI转换器1106。每个通道1102中的基于逆变器的VI转换器1106用作模拟电压/电流转换器。因此，将模拟输入电压转换成输入电流并且施加到对应的ICRO 1110的输入端。在此配置中，ICRO 1110用作电流不补偿环形振荡器(current-starved ring oscillator)，其中每个ICRO 1110的中心频率由对应的定心晶体管1108确定。ICRO 1110、环形采样器1112、数字差分器1114和相位缠绕逻辑1116一起执行∑-Δ模拟/数字转换，其中每个模拟/数字转换的输出传递到对应的查找表1118。
为了校准这五个通道1102，ADC 1100还包括校准输入端1130、路径选择装置1132、累加器1134、解码器1136、寄存器1138和校准计算器1140。校准输入端1130被配置成生成输入值集合，这些输入值集合被选择性地输入到这五个通道1102以用于校准。同样，校准输入端1130可以被配置成用任何合适的配置生成那些输入值集合。路径选择装置1132被配置成选择正被校准的通道1102的未校正的输出值的集合(来自相位缠绕逻辑1116)，并且将那些值传递到累加器1134。累加器1134被配置成接收多个未校正的输出值的集合并且为对应的值求平均值。经过平均的输出值的集合中的每个输出值接着可以被解码器1136选择并存储于寄存器1138中的对应寄存器中。同样，应注意，在典型实施例中，解码器1136是有L个输出端的解码器，其中L是每个集合中的输出值的数量。同样，在1138中有L个寄存器，被配置成存储这L个输出值。.
使用存储于寄存器1138中的未校正的输出值，校准计算器1140可以使用上述技术生成经过校正的输出值。具体地说，校准计算器1140使用存储于寄存器1138中的未校正的输出值来确定局部化多顶式内插元素。接着以未校正的输出值评估所确定的每个局部化多顶式内插元素，然后校准计算器1140使用经过评估的局部化多顶式内插元素生成经过校正的输出值。在生成了经过校正的输出值后，校准计算器1140可以更新对应的查找表1118，其中查找表便于校正对应通道1102的输出。
应注意，在操作期间，可以校准五个通道1102中的一个通道，同时使用其它四个通道1102对接收到的输入信号执行模拟/数字转换。在校准一个通道(例如将经过更新的值加载到对应的查找表1118中)时，可以改变输入选择器1104和路径选择与求和装置1120的配置，从而校准另一通道，并且使用先前经过校准的通道对接收到的输入值执行模拟/数字转换。这个过程可以持续，使得五个通道1102中的每个通道被有规律地校准。
应注意，这种配置便于对ADC 1100的每个通道1102执行有规律的校准，并且不需要通道具有匹配的非线性或者另外用作复制通道。
如上所述，使用参看图2至图9所述的局部化多顶式内插元素和校准技术，便于在ADC 1100中使用基于逆变器的VI转换器1106和ICRO1110。这些VI转换器1106可以实施为相对简单的单级的两个晶体管的逆变器。简要地转向图12，图中示出了示例性的单级的两个晶体管的电压/电流转换器1106的电路图。这些基于逆变器的VI转换器1106自然地在其输入端提供高阻抗。因此，这些基于逆变器的VI转换器1106可以消除让运算放大器向低阻抗节点提供线性缓冲电流的需要。这样还便于使用基于电阻器的校准DAC。
此外，这些基于逆变器的VI转换器1106可以用薄氧化物芯的MOS晶体管实施，并且当这样实施时，这些基于逆变器的VI转换器1106比被配置成缓冲器的运算放大器更紧凑很多。此外，这些基于逆变器的VI转换器1106不需要高电压源。最后，可以允许这些基于逆变器的VI转换器1106具有轨到轨输入摆动(rail to rail input swing)。具体地说，单级的基于逆变器的VI转换器1106中的两个晶体管不需要在ADC操作期间保持饱和，这样可以在很大程度上简化这些晶体管的实施。
然而，这些基于逆变器的VI转换器1106和电流控制环形振荡器1110还可能引入明显的不良表征的非线性。传统的校准技术可能无法有效地校准具有这些不良表征的非线性的装置。因此，ADC 1100是可以实施以使用上述校准技术的模拟/数字转换器类型的实例。
在一个实施例中，提供一种模拟/数字转换器(ADC)，其包括：ADC输入端，其被配置成接收模拟输入信号；ADC输出端，其被配置成输出对应于模拟输入信号的数字输出信号；校准系统，所述校准系统耦接到ADC输入端和ADC输出端，所述校准系统被配置成：接收输出值集合；选择多个局部化输出值集合；为多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素；在对应的未校正的输出点评估每个局部化多顶式内插元素；以及从每个所述评估的局部化多顶式内插元素生成多个经过校正的输出值。
在另一实施例中，提供一种模拟/数字转换器(ADC)，其包括：多个通道，所述多个通道中的每个通道包含输入端和输出端，所述输入端被配置成接收模拟输入信号，并且所述输出端被配置成输出对应于所述模拟输入信号的数字输出信号，并且其中所述多个通道中的每个通道包含基于逆变器的电压/电流(VI)转换器和电流控制环形振荡器，每个基于逆变器的电压/电流(VI)转换器耦接在对应的通道输入端与对应的电流控制环形振荡器之间，每个基于逆变器的电压/电流(VI)转换器被配置成提供对对应的模拟输入信号的电压/电流转换；校准系统，所述校准系统耦接到所述多个通道，所述校准系统被配置成：生成输入值集合，并且将所述输入值集合施加到所述多个通道中的所选通道的输入端；从所述多个通道中的所选通道接收输出值集合；选择多个局部化输出值集合，其中所述多个局部化输出值集合中的每个局部化输出值集合与至少一个邻近局部化输出值集合重叠；对于所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素；在对应的未校正的输出点评估每个局部化多顶式内插元素；从每个评估的局部化多顶式内插元素生成多个经过校正的输出值；以及施加所述多个经过校正的输出值以校准所述多个通道中的所选通道。
在另一实施例中，一种校准模拟/数字转换器(ADC)的方法，所述方法包括：将输入值集合施加到所述ADC，并且测量来自所述ADC的对应的输出值集合；选择多个输出值局部化集合；对于所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素；在对应的未校正的输出值评估每个局部化多顶式内插元素；以及从每个评估的局部化多顶式内插元素生成多个经过校正的输出值。
出于简洁起见，本文中可能未详细地描述信号处理、采样、模拟/数字转换、数字/模拟转换、模拟电路设计、差分电路设计和系统(以及系统的各个操作组件)的其它功能方面的相关常规技术。此外，本文包含的各图中示出的连接线意图表示各种元件之间的示例性功能关系和/或物理耦接。应注意，主题的实施例中可以存在许多替代或额外的功能关系或物理连接。应理解，可以在硅或另一半导体材料中或者替代地通过其软件代码表示来实施本文所述的电路。
如本文所使用，“节点”意味着任何内部或外部参考点、连接点、连接点、信号线、传导元件等等，在“节点”处存在给定信号、逻辑电平、电压、数据模式、电流或量。此外，两个或更多个节点可通过一个物理元件实现(并且尽管在共用节点处接收或输出，但是仍然可对两个或更多个信号进行多路复用、调制或以其它方式区分)。以上描述是指元件或节点或特征被“连接”或“耦接”在一起。如本文所使用，除非另有明确地陈述，否则“连接”意思是一个元件/节点/特征直接接合到另一元件/节点/特征(或与其直接连通)，并且未必是用机械方式接合。除非另有明确地陈述，否则“耦接”意思是一个元件直接或间接接合到另一元件(或直接或间接与另一元件连通)，并且未必是用机械方式接合。因此，尽管图中所示的示意图描绘了元件的示例性布置，但所描绘的主题的实施例中可以存在另外的介入元件、装置、特征或组件。此外，前述描述中仅仅出于参考的目的还可使用某些术语，因而这些术语并不希望是限制性的。
描述和权利要求书中的术语“第一”、“第二”、“第三”、“第四”等等用于区分元件并且未必用于描述特定的结构性、顺序或时间顺序的次序。应理解，这样使用的术语在合适的环境中是可互换的。此外，术语“包括”、“包含”、“具有”及其任何变型意图涵盖非排他性包含，使得包括一系列元件的电路、过程、方法、物件或设备不一定限于那些元件，而是可包含未明确地列出的或此些电路、过程、方法、物件或设备所固有的其它元件。
对具体实施例的前述描述充分地揭露了本发明的主题的一般性质，使得他人可通过应用当前知识而易于修改和/或使本发明主题适用于各种应用而不脱离一般概念。因此，此类调适和修改属于所公开实施例的等效物的意义和范围内。本发明的主题涵盖属于所附权利要求书的精神和广泛范围内的所有此类替代、修改、等效物和变化。

Claims (10)

1.一种模拟/数字转换器(ADC)，其特征在于包括：
ADC输入端，其被配置成接收模拟输入信号；
ADC输出端，其被配置成输出对应于所述模拟输入信号的数字输出信号；
校准系统，所述校准系统耦接到所述ADC输入端和所述ADC输出端，所述校准系统被配置成：
接收输出值集合；
选择多个局部化输出值集合；
为所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素；
在对应的未校正的输出点评估每个所述局部化多顶式内插元素；以及
从每个所述评估的局部化多顶式内插元素生成多个经过校正的输出值。
2.根据权利要求1所述的ADC，其特征在于所述ADC包括基于逆变器的电压/电流(VI)转换器，所述基于逆变器的电压/电流(VI)转换器耦接到所述模拟输入端，并且配置成提供对所述模拟输入信号的电压/电流转换。
3.根据权利要求2所述的ADC，其特征在于所述基于逆变器的电压/电流(VI)转换器包括输出端，并且所述基于逆变器的电压/电流(VI)转换器的输出端耦接到电流控制环形振荡器的输入端。
4.根据权利要求3所述的ADC，其特征在于所述校准系统被配置成补偿所述基于逆变器的电压/电流(VI)转换器和所述电流控制环形振荡器该两个元件中的非线性。
5.根据权利要求1所述的ADC，其特征在于所述校准系统被配置成通过为所述多个局部化输出值集合中的每个局部化输出值集合计算基底函数，借此为所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素。
6.一种模拟/数字转换器(ADC)，其特征在于包括：
多个通道，所述多个通道中的每个通道包括输入端和输出端，所述输入端被配置成接收模拟输入信号，并且所述输出端被配置成输出对应于所述模拟输入信号的数字输出信号，并且所述多个通道中的每个通道包括基于逆变器的电压/电流(VI)转换器和电流控制环形振荡器，每个基于逆变器的电压/电流(VI)转换器耦接在对应的通道输入端与对应的电流控制环形振荡器之间，每个基于逆变器的电压/电流(VI)转换器被配置成提供对于对应的模拟输入信号的电压/电流转换；
校准系统，所述校准系统耦接到所述多个通道，所述校准系统被配置成：
生成输入值集合，并且向所述多个通道中的所选的通道的输入端施加所述输入值集合；
从所述多个通道中的所述所选的通道接收输出值集合；
选择多个局部化输出值集合，其特征在于所述多个局部化输出值集合中的每个局部化输出值集合与至少一个邻近局部化输出值集合重叠；
为所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素；
在对应的未校正的输出点评估每个所述局部化多顶式内插元素；
从每个评估的局部化多顶式内插元素生成多个经过校正的输出值；以及
施加所述多个经过校正的输出值以校准所述多个通道中的所述所选的通道。
7.根据权利要求6所述的ADC，其特征在于所述校准系统被配置成通过为所述多个局部化输出值集合中的每个局部化输出值集合计算拉格朗日基底函数，借此为所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素。
8.一种校准模拟/数字转换器(ADC)的方法，其特征在于所述方法包括：
向所述ADC施加输入值集合，并测量来自所述ADC的对应输出值集合；
选择多个局部化输出值集合；
为所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素；
在对应的未校正的输出值评估每个所述局部化多顶式内插元素；以及
从每个评估的局部化多顶式内插元素生成多个经过校正的输出值。
9.根据权利要求8所述的方法，其特征在于所述为所述多个局部化输出值集合中的每个局部化输出值集合确定局部化多顶式内插元素的步骤包括：为所述多个局部化输出值集合中的每个局部化输出值集合生成一组基底函数，并且所述多个局部化输出值集合中的每个局部化输出值集合的所述组基底函数包括一组拉格朗日基底函数。
10.根据权利要求8所述的方法，其特征在于所述ADC包括基于逆变器的电压/电流(VI)转换器和电流控制环形振荡器。
CN201710315351.5A 2016-07-27 2017-05-05 带有线性校准的模拟/数字转换 Withdrawn CN107666317A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/221,317 US9634681B1 (en) 2016-07-27 2016-07-27 Analog-to-digital conversion with linearity calibration
US15/221,317 2016-07-27

Publications (1)

Publication Number Publication Date
CN107666317A true CN107666317A (zh) 2018-02-06

Family

ID=58448447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710315351.5A Withdrawn CN107666317A (zh) 2016-07-27 2017-05-05 带有线性校准的模拟/数字转换

Country Status (3)

Country Link
US (1) US9634681B1 (zh)
EP (1) EP3280054A3 (zh)
CN (1) CN107666317A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108508385A (zh) * 2018-03-06 2018-09-07 东南大学 一种低成本高精度自动校正方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109639278A (zh) * 2018-12-19 2019-04-16 锐捷网络股份有限公司 多通道时间交错adc的时序补偿方法及装置
US10581446B1 (en) 2019-02-28 2020-03-03 Nxp Usa, Inc. Current controlled MDAC for time-interleaved ADCS and related methods
US10574250B1 (en) 2019-02-28 2020-02-25 Nxp Usa, Inc. Digital calibration systems and methods for multi-stage analog-to-digital converters
US10720934B1 (en) 2019-02-28 2020-07-21 Nxp Usa, Inc. MDAC based time-interleaved analog-to-digital converters and related methods
US10840934B2 (en) * 2019-04-03 2020-11-17 Semiconductor Components Industries, Llc Methods and apparatus for a successive approximation register analog-to-digital converter
CN112564707B (zh) * 2021-02-22 2021-05-07 中国空气动力研究与发展中心低速空气动力研究所 一种旋转环境下数据采集的时钟抖动估计及修正方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764541A (en) * 1995-12-22 1998-06-09 Hermann Finance Corporation Ltd. Microprocessor controlled sensor signal conditioning circuit
US7379831B1 (en) 2004-05-12 2008-05-27 Zilog, Inc. Error correction in an oversampled ADC using few stored calibration coefficients
CN102687402A (zh) 2009-10-29 2012-09-19 北极硅设备公司 用于模数转换器的校准方案
US8542138B2 (en) 2011-01-28 2013-09-24 The Regents Of The University Of California Ring oscillator delta sigma ADC modulator with replica path nonlinearity calibration
FR2982100A1 (fr) 2011-11-02 2013-05-03 St Microelectronics Grenoble 2 Etalonnage d'un adc entrelace
US9214951B1 (en) * 2014-05-30 2015-12-15 Realtek Semiconductor Corp. Self-calibrating VCO-based analog-to-digital converter and method thereof
US9219493B1 (en) 2014-11-21 2015-12-22 Freesscale Semiconductor, Inc. Analog-to-digital converter with expected value nonlinearity calibration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108508385A (zh) * 2018-03-06 2018-09-07 东南大学 一种低成本高精度自动校正方法

Also Published As

Publication number Publication date
US9634681B1 (en) 2017-04-25
EP3280054A3 (en) 2018-08-08
EP3280054A2 (en) 2018-02-07

Similar Documents

Publication Publication Date Title
CN107666317A (zh) 带有线性校准的模拟/数字转换
Tang et al. A 14 bit 200 MS/s DAC with SFDR> 78 dBc, IM3<-83 dBc and NSD<-163 dBm/Hz across the whole nyquist band enabled by dynamic-mismatch mapping
CN103460605B (zh) 具有误差校正的流水线adc
CN110460334B (zh) 自校准混合信号转换器、模数转换器及基数误差校准器
CN208112591U (zh) 数字补偿器和非线性数字补偿系统
CN104716930B (zh) 用于具有抗误码扩散的占空比调整的系统和方法
CN105811977A (zh) 模数转换器的校准电路及方法
CN105720981A (zh) 用于模数转换器的微处理器辅助校准
CN107957542B (zh) 用于原位差分阻抗平衡误差测量和校正的电路
US20100052633A1 (en) Modified current source (mcs) with seamless range switching
US8842033B1 (en) Dynamic linearity corrector for digital-to-analog converters
CN110061742B (zh) 模拟数字转换器校准系统
CN105738848A (zh) 一种自校准电路和自校准方法
CN107302359A (zh) 高精度逐次逼近结构adc的变权重子dac校正方法
US7541953B2 (en) Self-calibrating current source arrays
US6473015B2 (en) Current-steering D/A conversion with current source mismatch compensation
CN101729072A (zh) 数模转换电路及其输出数据校正方法
US8169212B2 (en) Calibrating signals by time adjustment
CN1790916B (zh) 使用滤波器乘积的线性校正器的校准系统
EP3461008A1 (en) Resistor ladder digital-to-analog converter with mismatch correction and method therefor
Pan et al. Frequency response mismatch calibration in generalized time-interleaved systems
Eduri et al. Online calibration of a Nyquist-rate analog-to-digital converter using output code-density histograms
US20120206424A1 (en) Display driving circuit and operation method applicable thereto
US9548753B1 (en) System and method for linearity calibration in mixed-signal devices
Bechthum et al. Timing error measurement for highly linear wideband digital to analog converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180206