CN105811977A - 模数转换器的校准电路及方法 - Google Patents

Abstract

提供了一种模数转换器的校准电路及方法。模数转换器(ADC)的校准电路包括：测试信号生成器，被配置为连接至该ADC的模拟输入；以及数字滤波器，连接至该ADC的输出，该数字滤波器在多个频率处具有衰减槽口，该多个频率对应于由该测试信号生成器生成的量化噪声音调所处的频率。本发明提供的模数转换器的校准电路及方法能够校正ADC的转换误差并提高ADC的输出的数字信号的准确性。

Description

模数转换器的校准电路及方法

技术领域

本发明涉及用于测量和补偿模数转换器(analog-to-digitalconverter,ADC)的直流传递特性的电路、系统及方法。

背景技术

ADC广泛应用于各种电子设备和系统中，如移动电话、音频设备、图像捕捉设备、视频设备、有线通信系统、传感器和测量设备以及雷达系统等。典型的ADC电子电路，用于接收通常是时变信号的模拟信号，以离散的时间间隔对模拟信号多次采样，并针对每个采样时间间隔，输出代表采样间隔期间该模拟信号的值的数字信号(例如，比特序列或数字字(digitalword))。由于ADC的输出为比特序列，模拟信号被离散成M＝2^N个整数值。数字N称为ADC的分辨率。例如，如果ADC是8比特设备，则输入信号可以被离散成2^N＝256个值(例如，0123…255)。在一些情况下，离散值的范围可以从负值到正值(-64,-63,…1,0,1,…62,63)。对于理想的ADC，在ADC接受的完整的输入电压范围中，输出比特值将与采样的模拟信号值成线性正比。

有几种常规的ADC类型，它们可以分成两组：具有单比特量化的ADC(例如，比较器)和多比特量化的ADC(例如，N-比特ADC)。多比特量化的ADC可以包括基于压控振荡器(voltage-controlled-oscillator,VCO)的ADC和基于ΣΔ调制器(sigma-delta-modulator)的ADC等。多比特量化的ADC在将模拟信号转换为数字信号时通常呈现出非线性量化特性。这些非线性特征可能对经转换的模拟信号导致增益误差、偏置误差、量化噪声、闪烁(flicker)噪声和/或其他信号失真误差。因此，常规ADC通常不能理想地将模拟信号转换为数字信号，因而需要采取额外措施以校正转换的信号并提高ADC的准确性。

在文献中已描述有减少非线性量化误差的一些方法。例如，动态元件匹配已被描述并且使得ADC的信号失真转换成噪声。另外，非线性量化特性可以被测量并存储在数字或模拟的存储器中。这些存储值接着可以用来在模数转换期间执行校正。例如在Larson,L.E.、Cataltepe,T.和Temes,G.C.的1988年8月ElectronicsLetters,24:1051-1052的名为“MultibitOversampledΣΔA/DConverterwithDigitalErrorCorrection”的文献中描述了这种方法。

发明内容

有鉴于此，本发明提供一种模数转换器的校准电路及方法以有效地解决上述问题。

依据本发明的一方面，提供了一种模数转换器(ADC)的校准电路，该校准电路包括：测试信号生成器，被配置为连接至该ADC的模拟输入；以及数字滤波器，连接至该ADC的输出，该数字滤波器在多个频率处具有衰减槽口，该多个频率对应于由该测试信号生成器生成的量化噪声音调所处的频率。

依据本发明的另一方面，提供了一种用于校准模数转换器ADC的方法，该方法包括：将来自测试信号生成器的校准信号施加至该ADC的模拟输入；以及以数字滤波器对该ADC的输出数字信号进行滤波，其中该数字滤波器在多个频率处具有衰减槽口，该多个频率对应于由该测试信号生成器生成的量化噪声音调所处的频率。

本发明提供的模数转换器的校准电路及方法能够校正ADC的转换误差并提高ADC的输出的数字信号的准确性。

在阅读各个附图中例示的优选实施例的如下详细描述之后，本发明的这些和其他目的对本领域技术人员来说无疑将变得显而易见。

附图说明

图1A描述了ADC呈现出量化误差的示例。

图1B例示了用于测量ADC的直流传递特性并校准ADC的校准系统的实施方式。

图2A描述了测试信号生成器的一个实施方式。

图2B描述了一阶数字ΣΔ调制器的例示的电路示意图。

图2C描述了对于一个校准点来自数字ΣΔ调制器的经脉冲密度调制的比特流的示例。

图2D例示了二阶DAC的一个实施方式。

图3A例示了DC输入信号驱动的一阶数字ΣΔ调制器在频域中产生由离散音调构成的量化噪声频谱。

图3B例示了陷波滤波器的滤波器特性。

图3C描述了数字梳状滤波器的示例的电路示意图。

图4以菱形点状描述了ADC转换误差值的示例。

图5例示了失真校正器的一个实施方式。

图6A例示了根据一些实施方式用于校准ADC的电路示意图。

图6B描述了用于测量ADC的DC传递特性的校准电路的另一实施方式。

具体实施方式

通过测量ADC的直流传递(DC-transfer)特性以及转换后采用信号校正以补偿ADC引入的转换相关的非线性和失真，可以提高一些传统多比特量化ADC的性能。图1A描述了ADC呈现出量化误差的示例。当在横跨ADC所接受的输入电压范围的值范围内线性扫描模拟信号50并且ADC在这个范围内以离散的电压电平采样该模拟信号时，转换后的数字值(椭圆点)通常不能与采样的模拟电压值完全地相关联。实际的转换值偏离了虚线，而不是理想地转换为与采样的模拟电压值匹配的值。这些转换误差会导致一些设备中的下游数据处理错误。例如，许多智能手机和无线通信设备在设备的射频接收机电路的前端采用ADC。这些ADC转换错误可能导致下游的数据损坏。在严重的情况下会导致通信链接掉落。

本申请提出的校准电路和系统用于将来自简化测试信号源的校准信号应用至ADC的输入、对ADC的输出信号滤波以选择性地抑制由测试信号源引入的噪声、并测量生成的信号以确定ADC的传递特性。本申请发明人认识到可以实施测量技术以减少校准期间不期望的噪声效应。在一些实现方式中，可以将校准电路包括于芯片上(即，与ADC集成到同一芯片上)，因此，可以在ADC工作的任何时候测量并校正ADC误差。

参照图1B，图1B例示了用于测量ADC的直流传递(DC-transfer)特性并校准ADC的校准系统100的实施方式。校准系统100可以包括测试信号生成器105，测试信号生成器105可以经由第一开关104(例如晶体管开关)连接至待测量其DC传递特性的ADC110。根据一些实施方式，ADC110的输出可以连接到失真校正器120和数字滤波器130。在一些实现中，数字滤波器130可以通过第二开关(没有示出)连接至ADC输出。数字滤波器130的输出可以连接到信号处理电路170，失真校正器120的输出可以连接至数字输出端140，以提供经校正的数字值至下游数据处理元件。例如，输出端140的数据可以提供至无线通信设备中的信号解码装置。

ADC110可以是任何类型的多比特模数转换器。根据一些实施方式，ADC110可以是基于VCO的ADC或者可以包括ΣΔ调制器。ΣΔ调制器可以是一阶或二阶ΣΔ调制器。在一些实施方式中，ΣΔ调制器可以是三阶或更高阶的ΣΔ调制器。ADC110可以接收频率f_s的时钟信号，该时钟信号决定ADC的采样频率。

信号处理电路170可以包括逻辑元件和其他电路元件，用于至少接收并处理来自数字滤波器130的输出端的信号。例如，信号处理电路170可以将从数字滤波器130接收的信号与应用至测试信号生成器105的信号进行比较。在一些实施方式中，信号处理电路170可以包括电子设备(例如智能电话)的微处理器。在一些实施方式中，信号处理电路170可以包括数字减法电路、数字比较器、数字信号处理器、现成可编程门阵列、微控制器或者其上述的组合。

在正常操作中，开关104可以将模拟输入端102连接至ADC110。从模拟输入端102接收的模拟信号被ADC110转换成N比特的数字信号，其中N对应于ADC的分辨率。可以从射频接收器的低噪声放大器接收模拟信号。在一些实施方式中，N的值可以等于或大于12。在一些实施方式中，N的值可以等于或大于16。在一些实施方式中，N可以是从12至24的任意整数值。

如根据图1A所述，当转换所接收的模拟信号时，ADC110可能会引入转换误差，这些转换误差将随着时间改变。例如，转换误差的幅度可以取决于ADC110的当前温度。ADC的输出可以被提供至失真校正器120，失真校正器120对转换的数字信号进行校正以补偿ADC引入的转换误差。实施的校正改善了模数转换的准确性。经校正的数字信号可以作为输出端140处的数字输出比特流(串行或并行)。在一些实施方式中，比特流可以提供至信号处理电路170。

为了从失真校正器120获取准确的数字信号，应当以高度的准确性来确定失真校正器120采用的校正值。可以通过准确地测量ADC的转换失真来确定校正值。这些转换失真可以从校准测量确定，采用校准系统100可以在任何时候对ADC进行校准测量。校准测量可以通过如下过程来执行：配置开关104使得测试信号生成器105连接至ADC110、断开模拟输入、将校准信号序列应用至ADC110、评估ADC的输出信号以确定其是否匹配应用至ADC110的校准信号。将校准信号应用至ADC的一种方法是在ADC的输入处施加经仔细校准的直流(DC)电压。然而，对于具有12比特或者更大的分辨率的ADC而言，经仔细校准的DC电压需要精确的DC电压源，而这将难以实现在芯片上或者非常昂贵。

在一些实施方式中可以使用简化的测试信号生成器105提供校准信号至ADC，而不使用精确的DC电压源。简化的测试信号生成器105的输入可以是应用在校准输入端101的数字字。输入的数字字可以来自于芯片上(on-chip)的源(例如，信号处理电路170)或者芯片外(off-chip)的源。测试信号生成器105将数字字转换为应用至ADC110的校准信号。ADC110将校准信号转换回由数字滤波器130进行滤波的数字字，具体原因在下面详细描述。应用至测试信号生成器105的数字字可以与ADC的经滤波的数字输出(来自数字滤波器130)进行比较，以便以高度的准确性确定ADC的转换误差。

作为6比特ADC的一个简单例子，如果数字字[000011]应用于测试信号生成器105，并且发现数字滤波器130的输出是[000101]，那么可以由信号处理电路170计算出校正值[000010]，以从转换的ADC输出值[000101]中减去该校正值。校正值可以被送到失真校正器120并存储在失真校正器120中以便在正常操作期间使用。下面将描述测试信号生成器105、失真校正器120和数字滤波器130的进一步细节测试。

图2A描述了测试信号生成器105的一个实施方式。根据例示的实施方式，测试信号生成器105可以包括一阶数字ΣΔ调制器210和二阶数模转换器(digital-to-analogconvertor,DAC)220。由于对于校准用途来讲，校准信号的信号带宽可以低较，测试信号生成器105以低转换速率将数字字转换为测试信号就足够了。因此，可以使用任何合适的数字ΣΔ调制器210(例如，一阶或二阶的ΣΔ调制器)，以提供校准信号至ADC110。ΣΔ调制器210可以位于芯片上或芯片外。

图2B描述了一阶数字ΣΔ调制器的例示的电路示意图。数字ΣΔ调制器可以包括输入端101，输入端101被配置为接收数字字并耦接至数字减法器262。数字减法器262可以从一比特的数字-数字(digital-to-digital)转换器268接收第二数字信号，并将其接收的数字值之间的差提供至数字加法器264。加法器264可以接收寄存器265的输出并将其接收的两个数字信号的和提供至寄存器265的输入。寄存器265的时钟频率为f_clk。寄存器265的输出可以提供至将寄存器265的输出值与参考数字值进行比较的数字比较器267。根据一些实施方式，比较器267的最高有效位(mostsignificantbit,MSB)值可以作为输出信号提供至输出端270。输出信号可以只在两个电平之间变化。

ΣΔ调制器210可以接收R比特的输入数字字，该输入数字字表示节点250处的期望DC信号值，并输出经脉冲密度(pulse-density)调制的比特流230，在每个校准点该比特流230在两个数字值+D_ref和-D_ref之间切换。图2C描述了对于一个校准点来自数字ΣΔ调制器210的经脉冲密度调制的比特流230的示例。为了简化的示例和示意图，ΣΔ调制器210的数字输入假定为3比特的数字字。对于R＝3，当在一个校准点所接收的数字字为[101]，数字ΣΔ调制器210的输出信号可以在用于三个时钟周期的低值和用于五个时钟周期的高值之间交替。该输出信号可以一直重复，直到输入数字字更改为不同的值。

数字ΣΔ调制器的输出可以耦接至二阶DAC220。在一些实施方式中，该DAC220可以包括二阶电流源，如图2D中所示，不过也可以使用其他实施方式。图2D例示了二阶DAC220的一个实施方式。在一些实施方式中，二阶DAC220的输出端250可以驱动放大器(未示出)，该放大器的增益使得对于输入至测试信号生成器的所有的数字字输入，生成的电压信号的平均值跨越ADC的整个输入电压范围。

根据一些实施方式，没有模拟重建滤波器连接在测试信号生成器105与ADC110之间。发明人认识到，一些传统的ADC校准技术在ADC110之前使用模拟重建滤波器处理测试信号并在ADC110的输入处产生干净(光滑和/或恒定)的模拟信号。发明人还认识到，如果包括模拟重建滤波器在芯片上的话将需要可观的基板面(substraterealestate)。例如，模拟重建滤波器可能比ADC110需要更多的空间，因此对一些实现方式来说是不实际的。包括一阶数字ΣΔ调制器的测试信号生成器105将需要较少的芯片上的基板面。

图3A例示了DC输入信号驱动的一阶数字ΣΔ调制器在频域中产生由离散音调310构成的量化噪声频谱。进一步更详细的，来自一阶数字ΣΔ调制器210的全部(full-scale)输入范围可以表示为[-1:1]，并且数字输入端101处接收的数字字可以转换为一组离散的脉冲密度波形，该脉冲密度波形可以由二阶DAC220缩放以生成分布在从-1到1范围的平均值。例如，如果ADC的分辨率是N比特，那么输入至ΣΔ调制器210的用于校准目的的数字字可以被选择为横跨ADC量值，具有均匀分布的校准点的子集。校准点的数量可以为任何期望的值并且可以选择为2M+1，其中M是正整数。M的值可以小于、等于或大于ADC的比特分辨率N。在此示例中，校准点范围以步长1/M从-1到+1。

发明人还认识到，ΣΔ调制器的量化噪声频谱如下所述与离散校准点相关。ΣΔ调制器的输入可以表示为J/M，其中J是以整数步长在-M到M变化的整数。由DC输入信号驱动的一阶ΣΔ调制器的量化噪声通常由一系列的离散音调构成。当DC输入信号等于J/M时，调制器输出引入的量化噪声频谱由具有如下频率的离散音调构成。

$f_{notse}=K\×\frac{f_{clk}}{2M}---\left(1\right)$

其中f_clk是用于ΣΔ调制器的时钟频率，K是范围从1到M的整数。尽管J从-M到M之间变化，但是对于每个J值，噪声音调310都出现在相同的频率位置。因此，对所有2M+1个校准测量，可以使用同一数字滤波器130抑制噪声。

如图3A中所示，将校准输入端101的数字字施加至ΣΔ调制器生成M个均匀间隔开的离散噪声音调310。ADC输出信号包含期望的响应，但也包含由量化噪声音调310造成的扰动。发明人已认识到，这些扰动在模数转换后可以利用数字滤波器130被选择性地抑制或基本上消除。产生的经滤波的数字信号接着适合于确定ADC110引入的失真。图3B例示了陷波滤波器(notchfilter)的滤波器特性。根据一些实施方式，数字滤波器130包括具有图3B所示的滤波器特性的陷波滤波器。例如，滤波器传输函数可以包括以量化噪声音调310的频率为中心或者大约为中心的多个槽口(notches)320。当滤波器槽口位于所有的量化噪声音调频率处时，与期望的DC信号相比，量化噪声能量可以被抑制或基本上消除。例如，根据一些实施方式，与DC信号相比量化噪声能量可以被抑制20分贝至50分贝。

在一些实施方式中，数字滤波器130可以实现为数字梳状滤波器。在一些实施方式中，数字滤波器130可以是移动平均(moving-average)滤波器，在2M倍数的时钟周期内平均ADC的输出信号。图3C描述了数字梳状滤波器的示例的电路示意图。数字梳状滤波器可以包括数字延迟器332、数字放大器334和数字加法器336。

通过滤除掉噪声音调310，将在校准输出端150恢复的数字信号与在校准输入端101处应用的数字字进行比较，以确定ADC误差。图4以菱形点状描述了对于2M+1个校准点(例如，根据一个实施方式，33个校准点)中的每个校准点，ADC转换误差值410的示例。每个测量的误差值410表示经转换的模拟信号与校准点预期的或理想的转换值之间的偏差或失真。这些转换误差或相应的校正值(即，当与ADC110的数字信号相加时能够补偿ADC引入的失真的值)可以由信号处理电路170确定，并馈入至失真校正器120，从而能够校正经ADC转换的信号，以在数字输出端140提供更准确的输出信号。在一些实施方式中，所测得的误差或从所测得的误差得出的误差量可以存储在查找表中在，之后用于校正从ADC输出的经转换的信号。例如，存储的值可以添加至ADC的输出值或者从ADC的输出值中减去存储的值。

如上所述，2M+1个校准点分布在ADC的值域内并且平均分布。在一些实施方式中，校准点可以不均匀分布于ADC的值域内。根据一些实施方式，校准点之间沿着片段420的ADC误差值ADC_error，可以通过对邻近的误差值使用多项式拟合(例如，二阶多项式或高阶多项式)从相邻测量误差值410进行插值计算得到。在一些实施方式中，可以使用其他函数拟合。作为例子，可以基于三个或更多的相邻测量误差值410a计算用于片段420a的拟合参数。

当使用二阶多项式函数时，拟合参数可以包括如下面公式中的系数c₀、c₁、c₂，其中V_n对应于测量的ADC数字输出值。

ADC_error＝c₀+c₁V_n+c₂V_n ²(2)

可以使用任何合适的回归分析来确定这些系数，例如，普通最小二乘分析、线性回归等。一旦已计算出拟合参数，可以计算出用于其他ADC值的插值的ADC误差值。根据一些实施方式，可以通过失真校正器120确定拟合参数和ADC误差的插值值，或者可以由信号处理电路170确定。在一些实施方式中，信号处理电路170和失真校正器120均可以用于确定拟合参数和ADC误差的插值值。

尽管公式2使用了二阶多项式来估计插值的ADC误差，在一些实施方式中，也可使用高阶多项式。根据一些实施方式，三阶多项式或更高阶多项式可以用来估计ADC误差。对于更高阶多项式，可能会确定额外的系数值c_n。

根据一些实现方式，可以基于接收的ADC值计算每个片段420的拟合参数。当从ADC110接收到数字值时，可以首先标识出与接收的ADC值对应的片段420。根据一些实施方式，片段420的标识符可以包括ADC转换信号的P个最高有效位，其中根据表达式P＝log₂(2M)，P对应于用于校准ADC110的所测的ADC误差值410的数量(2M+1)。上面的例子中，使用33个校准点(M＝16，P＝5)，所测的ADC误差值410之间32个片段中每个片段，可以由ADC转换信号的5个最高有效位标识。可以从接收的ADC数字信号中读取较高位，用于标识片段420a。标识该片段后，可以从以片段标识符为索引的存储器(例如，查找表(LUT))获取到与该片段相邻的测量误差值410a，例如，图4中所示片段420a可以表示正的第九片段，并可以ADC110的数字输出中的5个最高有效位[01001]标识。失真校正器接着可以获取该片段的误差值410a，并计算ADC110的输出值的ADC误差和/或校正值。

图5例示了可用于一些实现方式中的失真校正器120的一个实施方式。在一些实施方式中，失真校正器可以包括与ADC110集成在一个上的芯片上的存储器和/或数字逻辑元件。在一些情况下，失真校正器的功能可以被程序化到信号处理电路170中，不使用分离的失真校正器120。失真校正器120可以包括查找表(LUT)520、插值器530和数字加法器540。ADC110的数字值可以提供至加法器540的第一加法输入端，从插值器530计算的校正值可以提供至加法器540的第二加法输入端。校正值可以与从ADC110接收的数字值相加，由此产生的校正数字值可以提供至输出端140。插值器530可以以与ADC110的采样频率相同的频率f_s作为其时钟频率。

在一些实施方式，可以使用乘法器(图中未显示)，而不是图5的电路中的加法器540。在这种实施方式中，从ADC110接收的数字值可以在乘法器处乘以插值器530提供的校正因子。在一些实现方式中，校正因子可以存储在查找表520中，并从查找表520中直接提供，而不使用插值器530。接收的数字值与对应的校正因子的乘积可以将数字值缩放为更准确的值。

根据一些实现方式，查找表520可以包括RAM存储器元件、触发器或其他存储器元件，数据可以通过输入输出数据端口550被写入查找表520或者从查找表520读取。查找表520可以存储2M+1个值(例如，利用如上所述的测试信号生成器105和数字滤波器130确定的校正值或误差值)。在一些实现方式中，M的值的范围可以从12到24，尽管在其他情况下可以使用更少或更多的值。查找表520的条目可以是计算的校正值，或者可以是测量的ADC误差，通过该ADC误差可以计算校正值。

查找表520可以从ADC110接收每个数字输出值的全部或一部分。在一些实现方式中，在失真校正器120中可以包含有附加的比特挑选(bit-sorting)电路，以向查找表520仅提供从ADC110接收的每个数字输出值的P个最高有效位。在一些实现方式中，查找表520可以用于识别从ADC110接收每个数字输出值的P个最高有效位。不管如何向查找表520提供从ADC110接收每个数字输出值的P个最高有效位或者如何由查找表520标识从ADC110接收每个数字输出值的P个最高有效位，查找表520可以通过数字连接525提供三个或更多测量的ADC误差值或对应的校正值至插值器530。提供的值可以由P个最高有效位标识。

插值器530可以包括数据处理电路(例如，计算逻辑电路、数字信号处理电路、现场可编程门阵列或类似的电路)以从查找表520接收三个或更多的值并接收或标识从ADC110接收的数字信号的剩余较低比特(例如，[N-P:1])。插值器530可以基于从查找表接收的值和接收的数字信号的较低位比特来计算ADC误差值和/或相应的校正值。例如，插值器530可以计算对从查找表接收的值进行拟合的函数的拟合参数，然后基于这些拟合参数值和接收的数字信号的较低位比特计算校正值。例如，拟合参数可以包括用于公式(2)的多项式系数，较低位比特可以用于值V_n。一旦计算出了校正值，它可以通过加法器540与从ADC110接收的数字信号相加，以补偿ADC110引入的失真。

再次参照图1和图3A至图3B，由于ADC110之后的数字滤波器130抑制ΣΔ调制器210引入的量化噪声音调，在ADC的输入处不需要模拟重建滤波器用于校准测量。去除重建滤波器简化了测试信号生成器的电路。因此，在一些实现方式中，源自一阶ΣΔ调制器的量化噪声音调310可以基本上不被滤波地应用至ADC110的输入。

然而，发明人已经认识到，未滤波的噪音音调310可以在ADC110中引入更高阶的误差。例如，ADC在模拟信号的转换中通常呈现出非线性，如图1所示。由于非线性的ADC特性，通过ADC110可以生成这些量化噪声音调310的互调和谐波失真产物。与噪音音调310相比，互调和谐波失真产物的值通常幅度较小。根据公式(1)，由于量化噪声音调310均是等距的频率，这些互调和谐波失真分量的所有信号能量将出现在DC处或者f_clk/2M的倍数处。因此，除了DC处的信号能量，所有其他的互调和谐波失真分量将处于量化噪声音调310的顶部，并且也被数字滤波器130的槽口320过滤掉。

然而，数字滤波器130可以不抑制DC处出现的互调和谐波失真产物。例如，图3B中的数字滤波器传输曲线不抑制出现在DC处的信号。DC分量接着对真正的ADC的响应引入扰动。这可能会导致校准测量期间的测量误差，因而会限制由失真校正器120执行的校正的最终精度。

发明人已经认识到，直流的失真分量可以通过在ADC输入前放置小的模拟低通滤波器得以减小。图6A描述了用于测量ADC的DC传递特性的校准电路602的另一实施方式。例如，模拟低通滤波器620可以被放置在二阶DAC220之后，如图6A的校准电路602所述。该模拟低通滤波器620的截止频率等于或小于f_clk/2M，f_clk是测试信号生成器105工作的时钟频率，2M+1对应于的ADC110的校准测量的数量。模拟低通滤波器620对噪声音调的衰减不需要很明显，例如在一些实施方式中大约2dB至大约6dB之间。由于互调和谐波失真产物与噪声音调310的三阶或更高阶能量成比例，因而，ADC110前噪声音调的少量衰减将明显减弱DC处的互调和谐波失真产物。例如，当在ADC110的输入处的所有量化噪声音调被模拟滤波器620衰减一半时，其三阶互调产物将衰减到1/8，五阶互调产物将衰减到1/32等。因此，即使是小的滤波器衰减也将使得在直流上的分量所导致的测量误差大为降低。因此，与用于将量化噪声音调衰减至所需的测量准确水平之下的传统模拟重建滤波器相比，对模拟低通滤波器620的滤波要求较低。此实施方式中的数字滤波器610为数字梳状滤波器。

在一些实施方式中，与量化噪声音调本身相比，量化噪声音调310的互调产物较小。当ADC非线性是轻微的非线性时尤其如此。基于VCO的ADC通常呈现出轻微的转换非线性。因此，此实施方式非常适用于基于VCO的ADC。

另一个关于噪声的考虑涉及二阶DAC。由于没有模拟重建滤波器，在二阶DAC220输出处的热噪声将未经滤波地出现ADC110的输入处。其中一些噪声将不会经低通滤波器620滤波。加上ADC的白噪声，组合的噪声会在校准测量期间造成热噪声和白噪声相关的误差。然而，白噪声引起的测量误差可以通过在较长测量时间内平均白噪声来减少。例如，校准测量时间翻倍将使得测量误差减少3dB。

噪声的另一个来源是二阶DAC220引入的闪烁噪声。闪烁噪声也可以未经滤波地的出现ADC110的输入处。加上ADC本身的闪烁噪声，组合的闪烁噪声会在校准测量期间造成闪烁噪声相关的误差。由于闪烁噪声一般集中在低频段，因而增加校准期间的测量时间对于减少闪烁噪声引起的误差只有较小的效果。

发明人已经认识到，通过改变校准测量的顺序可以减少闪烁噪声的影响。进行校准测量的一种方法是在ADC值域内单调递增地从最小值到最大值对ADC110的输入信号扫描分析，反之亦然。例如，校准过程可以包括2M+1个校准测量，直流输入信号由J/M给出，其中J的范围以单位步长从-M到+M。由此产生的测量是:

1)J＝-M时的测量

2)J＝-M+1时的测量

3)J＝-M+2时的测量

…

2M+1)J＝+M时的测量

可以通过下述的测量算法衰减闪烁噪声的影响，而不执行根据上述序列的校准测量：

1)J＝-M时的测量减去J＝0时的测量

2)J＝-M+1时的测量减去J＝0时的新测量

3)J＝-M+2时的测量减去J＝0时的新测量

…

2M+1)J＝-M时的测量减去J＝0时的新测量

根据称为“相关双采样”的技术，上述校准测量序列减去在固定值处的参考测量，可以衰减闪烁噪声。以如下滤波特性对闪烁噪声滤波：

|H(f)|＝|2sinπfT_m|(3)

其中T_m是一次校准测量的持续时间。由于闪烁噪声主要在低频，且|H(f)|在低频小于1，因而可以通过使用相关双采样技术减少闪烁噪声的影响。

图6B描述了用于测量ADC110的DC传递特性的校准电路604的另一实施方式。与图6A所示电路相似，此电路可以是射频接收机前端的一部分。上面已描述了这些电路的组件，因而这里不再重复。校准电路602和604可以包含ADC110和基于查找表的后失真(post-distortion)校正器120(例如，如图5中所描述的校正器)。

对于图6B的电路，在正常操作期间，输入端102可以通过开关104连接到用于将电流模式输入信号转换为电压模式的跨阻抗放大器(transimpedanceamplifier，TIA)630。根据一些实施方式，TIA630包括有低通滤波器。该低通滤波器的截止频率等于或大于f_clk/2M，f_clk是测试信号生成器105工作的时钟频率，2M+1对应于ADC110的校准测量的数量。TIA630的滤波作用可以消除图6A所示的对单独的模拟低通滤波器620的需要，并且可以足以在校准测量期间将互调和谐波失真抑制在期望的ADC误差测量精度所允许的水平之下。在一些实施方式中，在校准测量期间可以将TIA630的滤波特性设置为将频率高达约f_clk/2的信号衰减大约2dB至大约6dB，以抑制互调和谐波失真。

在校准过程中，在将二阶电流模式DAC225的输出连接到TIA630的输入时，TIA前的开关104可以迫使来自输入端102的输入信号等于零(例如，使输入接地)。二阶DAC225可以由从单比特一阶数字ΣΔ调制器210获得的信号驱动。ΣΔ调制器可以被频率f_clk的时钟信号所驱动，针对每次校准测量，恒定的数字多比特校准信号可以被应用至ΣΔ调制器的校准输入端101。根据一些实施方式，该校准输入信号可以跨越二阶DAC225的输出处的2M+1个离散值(例如，-M/M，(-M+1)/M，(-M+2)/M…(M-1)/M，M/M)。

在校准期间，TIA630可以提供低通滤波作用，并衰减出现在f_clk/2M的倍数处的由单比特一阶数字ΣΔ调制器210生成的离散量化噪声音调310。由此，可以在很大程度上防止由于量化噪声音调的互调而由非线性ADC特性所造成的测量误差。

本申请还公开了一种用于校准ADC的方法。该校准方法具体地可以包括步骤：将来自测试信号生成器(如图1所示的测试信号生成器105)的校准信号施加至ADC(如图1的ADC110)的模拟输入；以及以数字滤波器(如图1的数字滤波器130)对ADC的输出数字信号进行滤波，其中数字滤波器在多个频率处具有衰减槽口，该多个频率对应于由测试信号生成器生成的量化噪声音调所处的频率。

测试信号生成器可以包括一阶数字ΣΔ调制器和二阶DAC，一阶数字ΣΔ调制器输出仅具有两个信号电平的信号。二阶DAC对一阶数字ΣΔ调制器的输出进行转换，该二阶DAC被配置为仅接收两个输入信号电平。并且在ADC的输入之前，对二阶DAC的输出进行低通滤波。

校准方法具体地可以进一步包括：将第一校准值(例如衰减闪烁噪声时，J＝-M或者J＝-M+1等时对应的数字字)施加至该测试信号生成器的输入；从该ADC接收第一输出值(J＝-M或J＝-M+1等时对应的ADC输出信号)；将参考值(例如衰减闪烁噪声时，J＝0时对应的数字字)施加至该测试信号生成器的输入；从该ADC接收参考输出值(例如J＝0时对应的ADC输出信号)；通过取该第一输出值与该参考输出值之间的差值计算第一差值(例如J＝-M时的测量减去J＝0时的测量)；以及基于该第一差值针对该第一校准值来校准该ADC。

其中，该参考值对应于处于该ADC的输入值域的中间的值。例如，通过采用“相关双采样”的技术衰减闪烁噪声时，J的范围以单位步长从-M到+M，该参考值即J＝0时所对应的数字字。

本申请中词语“约”和“大约”可以用来在一些实施方式中指在目标尺度的±20％内、也可以在一些实施方式中指在目标尺度的±10％内、也可以在一些实施方式中指在目标尺度的±5％内、也可以在一些实施方式中指在目标尺度的±2％内。词语“约”和“大约”可以包括目标尺度。

本申请的技术可以体现为一种方法，本文中已描述了该方法的至少一些行为步骤。作为方法的一部分而执行的行为步骤可以按任何合适的方式排序。因此，可以通过以与所描述的顺序不同的顺序来执行这些行为，而构建实施方式。实施方式中可以同时执行一些行为步骤，即使在例示实施方式中这些行为被描述为按顺序的行为。此外，在一些实施方式中，方法可以包括比所描述的行为更多或更少的行为。

本领域技术人员将容易注意到，在保持本发明的教导的同时，可以对装置和方法做出大量修改和变化。因此，上述公开内容应当被理解为本发明的举例，本发明的保护范围应以权利要求为准。

Claims (22)

1.一种模数转换器ADC的校准电路，该校准电路包括：

测试信号生成器，被配置为连接至该ADC的模拟输入；以及

数字滤波器，连接至该ADC的输出，该数字滤波器在多个频率处具有衰减槽口，该多个频率对应于由该测试信号生成器生成的量化噪声音调所处的频率。

2.根据权利要求1所述的校准电路，其特征在于，该测试信号生成器包括一阶数字ΣΔ调制器。

3.根据权利要求2所述的校准电路，其特征在于，该校准电路进一步包括数模转换器DAC，该DAC被设置为耦接在该测试信号生成器的输出与该ADC的模拟输入之间。

4.根据权利要求3所述的校准电路，其特征在于，该ΣΔ调制器被配置为生成仅在两个信号电平之间变化的输出信号，该DAC被配置为转换仅具有两个信号电平的输入信号。

5.根据权利要求1所述的校准电路，其特征在于，该ADC包括基于压控振荡器的ADC。

6.根据权利要求1所述的校准电路，其特征在于，该ADC包括多比特ΣΔ调制器。

7.根据权利要求1所述的校准电路，其特征在于，该ADC的比特分辨率是从12到24之间的任意整数值。

8.根据权利要求1所述的校准电路，其特征在于，该校准电路进一步包括耦接在该测试信号生成器的输出与该ADC的模拟输入之间的低通滤波器。

9.根据权利要求8所述的校准电路，其特征在于，该低通滤波器是模拟低通滤波器，并且该模拟低通滤波器的截止频率等于或小于f_clk/2M，f_clk是该测试信号生成器工作的时钟频率，2M+1对应于的该ADC的校准测量的数量。

10.根据权利要求8所述的校准电路，其特征在于，该低通滤波器被包括在耦接至该ADC的输入的跨阻抗放大器中，并且该低通滤波器的截止频率等于或大于f_clk/2M，f_clk是该测试信号生成器工作的时钟频率，2M+1对应于该ADC的校准测量的数量。

11.根据权利要求8所述的校准电路，其特征在于，该低通滤波器将该量化噪声音调的至少一部分衰减至少2dB。

12.根据权利要求1所述的校准电路，其特征在于，该数字滤波器是数字梳状滤波器。

13.根据权利要求1所述的校准电路，其特征在于，该测试信号生成器被配置为操作在时钟频率f_clk，并且该数字滤波器的衰减槽口位于f_clk/2M的整数倍，其中2M+1对应于该ADC的校准测量的数量。

14.根据权利要求1所述的校准电路，其特征在于，该测试信号生成器被配置为输出脉冲密度调制信号。

15.根据权利要求1所述的校准电路，其特征在于，该校准电路进一步包括耦接至该ADC的输出的失真校正器，该失真校正器被配置为补偿该ADC引入的失真。

16.根据权利要求15所述的校准电路，其特征在于，该失真校正器包括查找表和插值器。

17.根据权利要求16所述的校准电路，其特征在于，该插值器被配置为从该查找表接收值，并基于来自该查找表的所接收的值，计算用于校正该ADC的数字信号的插入校正值。

18.根据权利要求17所述的校准电路，其特征在于，该失真校正器被配置为基于从该ADC接收的数字信号的一部分从该查找表选择所接收的值，其中经计算的插入校正值应用至该ADC的数字信号的该部分。

19.一种用于校准模数转换器ADC的方法，该方法包括：

将来自测试信号生成器的校准信号施加至该ADC的模拟输入；以及

以数字滤波器对该ADC的输出数字信号进行滤波，其中该数字滤波器在多个频率处具有衰减槽口，该多个频率对应于由该测试信号生成器生成的量化噪声音调所处的频率。

20.根据权利要求19所述的方法，其特征在于，该测试信号生成器包括一阶数字ΣΔ调制器，该一阶数字ΣΔ调制器输出仅具有两个信号电平的信号，并且该方法进一步包括：

利用二阶数模转换器DAC对该一阶数字ΣΔ调制器的输出进行转换，该二阶DAC被配置为仅接收两个输入信号电平；以及

对该二阶DAC的输出进行低通滤波。

21.根据权利要求19所述的方法，其特征在于，该方法进一步包括：

将第一校准值施加至该测试信号生成器的输入；

从该ADC接收第一输出值；

将参考值施加至该测试信号生成器的输入；

从该ADC接收参考输出值；

通过取该第一输出值与该参考输出值之间的差值计算第一差值；以及

基于该第一差值针对该第一校准值来校准该ADC。

22.根据权利要求21所述的方法，其特征在于，该参考值对应于位于该ADC的输入值域的中间的值。