CN107634755A - 大数逻辑门构造电路 - Google Patents

大数逻辑门构造电路 Download PDF

Info

Publication number
CN107634755A
CN107634755A CN201710972544.8A CN201710972544A CN107634755A CN 107634755 A CN107634755 A CN 107634755A CN 201710972544 A CN201710972544 A CN 201710972544A CN 107634755 A CN107634755 A CN 107634755A
Authority
CN
China
Prior art keywords
mrow
circuits
pull
mtr
mtd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710972544.8A
Other languages
English (en)
Inventor
郭靖
朱磊
刘文怡
熊继军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North University of China
Qiqihar University
Original Assignee
North University of China
Qiqihar University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North University of China, Qiqihar University filed Critical North University of China
Priority to CN201710972544.8A priority Critical patent/CN107634755A/zh
Publication of CN107634755A publication Critical patent/CN107634755A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

大数逻辑门构造电路，涉及大数逻辑门构造电路领域。本发明是为了解决现有大数逻辑门需要耗费较多硬件、功耗和延迟开销，严重影响存储器性能的问题。本发明输入信号输入到PMOS上拉电路和NMOS下拉电路中，输入信号中的低电平信号用于开启PMOS上拉电路，并以高电平信号形式输出；输入信号中的高电平信号用于开启NMOS上拉电路，并以低电平信号形式输出；PMOS上拉电路和NMOS下拉电路的输出均接入反相器的信号输入端；反相器，用于将不同时刻接收到的高电平信号和低电平信号分别取反，从而输出正确的多数逻辑值。它用于构造大数逻辑门。

Description

大数逻辑门构造电路
技术领域
本发明涉及大数逻辑门构造电路。特别涉及适用于使用大数逻辑门译码的各种错误纠错码中。
背景技术
错误纠错码被广泛的应用于对存储器进行软错误纠错保护，其中使用大数逻辑门的错误纠错码可以提供较好的纠错能力，因此被广泛的使用。但是，主要问题是传统的大数逻辑门的开销随着门输入而急剧增加，严重影响了所保护存储器的性能。
发明内容
本发明是为了解决现有大数逻辑门需要耗费较多硬件、功耗和延迟开销，严重影响存储器性能的问题。现提供大数逻辑门构造方法。
大数逻辑门构造电路，它包括PMOS上拉电路、NMOS下拉电路和反相器，
输入信号输入到PMOS上拉电路和NMOS下拉电路中，输入信号中的低电平信号用于开启PMOS上拉电路，并以高电平信号形式输出；
输入信号中的高电平信号用于开启NMOS上拉电路，并以低电平信号形式输出；
PMOS上拉电路和NMOS下拉电路的输出均接入反相器的信号输入端；
反相器，用于将不同时刻接收到的高电平信号和低电平信号分别取反，从而输出正确的多数逻辑值。
根据大数逻辑门构造电路，PMOS上拉电路由多个PMOS管按照布尔函数构造出的不
同数量输入信号下的与逻辑和或逻辑关系，输入信号的个数为γ个，当γ为偶数时，
多个PMOS管按照输入的个布尔函数组合的合集形成PMOS上拉电路，当γ为奇
数时，多个PMOS管按照输入的个布尔函数组合的合集形成PMOS上拉电路，
NMOS下拉电路由多个NMOS管按照布尔函数构造出的不同数量输入信号下的与逻辑和或逻辑关系，NMOS下拉电路具有多个输入端，输入信号的个数为γ个，当γ为偶数时，多个NMOS管按照输入的个布尔函数组合的合集形成NMOS下拉电路，当γ为奇数时，多个NMOS管按照个布尔函数组合的合集形成NMOS下拉电路。
本发明的有益效果为：
PMOS上拉电路采用多个PMOS管组成，NMOS下拉电路采用多个NMOS管组成，输入信号中的高电平信号可以开启NMOS管，输入信号中的低电平信号可以开启PMOS管，设输入信号的个数为γ个，当γ为偶数，则多个PMOS管按照个布尔函数组合的合集形成PMOS上拉电路，当γ为奇数，则多个PMOS管按照个布尔函数组合的合集形成PMOS上拉电路，当γ为偶数，则多个NMOS管按照个布尔函数组合的合集形成NMOS下拉电路，当γ为奇数，则多个NMOS管按照个布尔函数组合的合集形成NMOS下拉电路，
PMOS上拉电路，用于将输入信号中的多个低电平信号以高电平信号输出；NMOS下拉电路，用于将输入信号中的多个高电平信号以低电平信号输出；反相器将不同时刻接收到的高电平信号和低电平信号分别取反，从而输出正确的多数逻辑值。
本申请的大数逻辑门用于大数逻辑译码器中，本申请的电路结构简单，功耗低，电路逻辑深度与现有结构相比较低，从而降低了输出值的延迟。
附图说明
图1为具体实施方式一所述的大数逻辑门构造电路的原理示意图；
图2为4输入的大数逻辑门构造电路的原理示意图；
图3为5输入的大数逻辑门构造电路的原理示意图；
图4为4输入的大数逻辑门的逻辑仿真图；
图5为5输入的大数逻辑门的逻辑仿真图。
具体实施方式
具体实施方式一：参照图1至图5具体说明本实施方式，本实施方式所述的大数逻辑
门构造电路，它包括PMOS上拉电路、NMOS下拉电路和反相器，
输入信号输入到PMOS上拉电路和NMOS下拉电路中，输入信号中的低电平信号用于开启PMOS上拉电路，并以高电平信号形式输出；
输入信号中的高电平信号用于开启NMOS上拉电路，并以低电平信号形式输出；
PMOS上拉电路和NMOS下拉电路的输出均接入反相器的信号输入端；
反相器，用于将不同时刻接收到的高电平信号和低电平信号分别取反，从而输出正确的多数逻辑值。
输入信号中的高信号可以开启NMOS管，输入信号中的低电平信号可以开启PMOS管。
具体实施方式二：本实施方式是对具体实施方式一所述的大数逻辑门构造电路作进一步说明，本实施方式中，PMOS上拉电路由多个PMOS管按照布尔函数构造出的不同数量输入信号下的与逻辑和或逻辑关系，输入信号的个数为γ个，当γ为偶数时，多个PMOS管按照输入的个布尔函数组合的合集形成PMOS上拉电路，当γ为奇数时，多个PMOS管按照输入的个布尔函数组合的合集形成PMOS上拉电路，
NMOS下拉电路由多个NMOS管按照布尔函数构造出的不同数量输入信号下的与逻辑和或逻辑关系，NMOS下拉电路具有多个输入端，输入信号的个数为γ个，当γ为偶数时，多个NMOS管按照输入的个布尔函数组合的合集形成NMOS下拉电路，当γ为奇数时，多个NMOS管按照个布尔函数组合的合集形成NMOS下拉电路。
本实施方式中，当输入信号的个数为t个，t为奇数时，PMOS上拉电路和NMOS下拉电路互为镜像电路。
具体实施方式三：参照图2和图4具体说明本实施方式，本实施方式是对具体实施方式二所述的大数逻辑门构造电路作进一步说明，本实施方式中，当γ＝4时，PMOS上拉电路的布尔函数OP为：
OP＝AB+A(C+D)+B(C+D)+CD
＝AB+(A+B)(C+D)+CD，
式中，A、B、C、D表示四个输入信号，
当γ＝4时，NMOS下拉电路的布尔函数ON为：
ON＝ABC+ABD+ACD+BCD
＝AB(C+D)+CD(A+B)。
本实施方式中，在布尔函数中，与逻辑用串联晶体管表示，或逻辑用并联晶体管表示。
将γ＝4时的PMOS上拉电路和NMOS下拉电路转换为相应的电路，4输入的大数逻辑门的电路如图2所示。图4为该电路的仿真图，通过该仿真图，可以看出构造的4输入的大数逻辑门是正确的。
将γ＝5时的PMOS上拉电路和NMOS下拉电路转换为相应的电路，5输入的大数逻辑门的电路如图3所示。图5为该电路的仿真图，通过该仿真图，可以看出构造的5输入的大数逻辑门是正确的。
从布尔函数中能够得到与逻辑和或逻辑关系，在PMOS上拉电路中，用串联PMOS晶体管表示与逻辑，用并联PMOS晶体管表示或逻辑；在NMOS下拉电路中，用串联NMOS晶体管表示与逻辑，用并联NMOS晶体管表示或逻辑。
如图2所示，当γ＝4时，根据PMOS上拉电路的布尔函数OP为：
OP＝AB+A(C+D)+B(C+D)+CD
＝AB+(A+B)(C+D)+CD得到的电路为：
PMOS管P1和PMOS管P2串联，PMOS管P3和PMOS管P5并联后与并联的PMOS管P4和PMOS管P6串联，PMOS管P7和PMOS管P8串联，PMOS管P1的源极、PMOS管P3的源极、PMOS管P5的源极和PMOS管P7的源极均连接电源，PMOS管P2的漏极、PMOS管P4的漏极、PMOS管P6的漏极和PMOS管P8的漏极均连接反向器的信号输入端，
输入信号A、B、C、D输入到PMOS管P1-P8的栅极，
如图2所示，根据γ＝4时，NMOS下拉电路的布尔函数ON为：
ON＝ABC+ABD+ACD+BCD
＝AB(C+D)+CD(A+B)得到的电路为：
NMOS管N3和NMOS管N4并联后与NMOS管N1和NMOS管N2串联，NMOS管N7和NMOS管N8并联后与NMOS管N5和NMOS管N6串联，NMOS管N1的漏极和NMOS管N5的漏极均连接反向器的信号输入端，NMOS管N3的源极和NMOS管N4的源极均连接电源地，NMOS管N7的源极和NMOS管N8的源极均连接电源地，
输入信号A、B、C、D输入到NMOS管N1-N8的栅极。
本实施方式中，A,B,C,D为四个输入信号，具体计算的时候表现为高低电平来进行计算和仿真的，A,B,C,D这些字符在布尔函数里面用来代替输入的高低电平。
具体实施方式四：参照图3和图5具体说明本实施方式，本实施方式是对具体实施方式二所述的大数逻辑门构造电路作进一步说明，本实施方式中，当γ＝5时，PMOS上拉电路的布尔函数OP为：
OP＝ABC+ABD+ABE+ACD+ACE+BCD+BCE+ADE+BDE+CDE
＝AB(C+D+E)+C(A+B)(D+E)+DE(A+B+C)，
式中，A、B、C、D、E表示五个输入信号，
当γ＝5时，NMOS下拉电路的布尔函数ON为：

Claims (4)

1.大数逻辑门构造电路，其特征在于，它包括PMOS上拉电路、NMOS下拉电路和反相器，
输入信号输入到PMOS上拉电路和NMOS下拉电路中，输入信号中的低电平信号用于开启PMOS上拉电路，并以高电平信号形式输出；
输入信号中的高电平信号用于开启NMOS上拉电路，并以低电平信号形式输出；
PMOS上拉电路和NMOS下拉电路的输出均接入反相器的信号输入端；
反相器，用于将不同时刻接收到的高电平信号和低电平信号分别取反，从而输出正确的多数逻辑值。
2.根据权利要求1所述的大数逻辑门构造电路，其特征在于，PMOS上拉电路由多个PMOS管按照布尔函数构造出的不同数量输入信号下的与逻辑和或逻辑关系，输入信号的个数为γ个，当γ为偶数时，多个PMOS管按照输入的个布尔函数组合的合集形成PMOS上拉电路，当γ为奇数时，多个PMOS管按照输入的个布尔函数组合的合集形成PMOS上拉电路，
NMOS下拉电路由多个NMOS管按照布尔函数构造出的不同数量输入信号下的与逻辑和或逻辑关系，NMOS下拉电路具有多个输入端，输入信号的个数为γ个，当γ为偶数时，多个NMOS管按照输入的个布尔函数组合的合集形成NMOS下拉电路，当γ为奇数时，多个NMOS管按照个布尔函数组合的合集形成NMOS下拉电路。
3.根据权利要求2所述的大数逻辑门构造电路，其特征在于，当γ＝4时，PMOS上拉电路的布尔函数OP为：
<mrow> <mtable> <mtr> <mtd> <mrow> <msub> <mi>O</mi> <mi>P</mi> </msub> <mo>=</mo> <mi>A</mi> <mi>B</mi> <mo>+</mo> <mi>A</mi> <mrow> <mo>(</mo> <mi>C</mi> <mo>+</mo> <mi>D</mi> <mo>)</mo> </mrow> <mo>+</mo> <mi>B</mi> <mrow> <mo>(</mo> <mi>C</mi> <mo>+</mo> <mi>D</mi> <mo>)</mo> </mrow> <mo>+</mo> <mi>C</mi> <mi>D</mi> </mrow> </mtd> </mtr> <mtr> <mtd> <mrow> <mo>=</mo> <mi>A</mi> <mi>B</mi> <mo>+</mo> <mrow> <mo>(</mo> <mrow> <mi>A</mi> <mo>+</mo> <mi>B</mi> </mrow> <mo>)</mo> </mrow> <mrow> <mo>(</mo> <mrow> <mi>C</mi> <mo>+</mo> <mi>D</mi> </mrow> <mo>)</mo> </mrow> <mo>+</mo> <mi>C</mi> <mi>D</mi> </mrow> </mtd> </mtr> </mtable> <mo>,</mo> </mrow>
式中，A、B、C、D表示四个输入信号，
当γ＝4时，NMOS下拉电路的布尔函数ON为：
<mrow> <mtable> <mtr> <mtd> <mrow> <msub> <mi>O</mi> <mi>N</mi> </msub> <mo>=</mo> <mi>A</mi> <mi>B</mi> <mi>C</mi> <mo>+</mo> <mi>A</mi> <mi>B</mi> <mi>D</mi> <mo>+</mo> <mi>A</mi> <mi>C</mi> <mi>D</mi> <mo>+</mo> <mi>B</mi> <mi>C</mi> <mi>D</mi> </mrow> </mtd> </mtr> <mtr> <mtd> <mrow> <mo>=</mo> <mi>A</mi> <mi>B</mi> <mrow> <mo>(</mo> <mrow> <mi>C</mi> <mo>+</mo> <mi>D</mi> </mrow> <mo>)</mo> </mrow> <mo>+</mo> <mi>C</mi> <mi>D</mi> <mrow> <mo>(</mo> <mrow> <mi>A</mi> <mo>+</mo> <mi>B</mi> </mrow> <mo>)</mo> </mrow> </mrow> </mtd> </mtr> </mtable> <mo>.</mo> </mrow>
4.根据权利要求2所述的大数逻辑门构造电路，其特征在于，当γ＝5时，PMOS上拉电路的布尔函数OP为：
<mrow> <mtable> <mtr> <mtd> <mrow> <msub> <mi>O</mi> <mi>P</mi> </msub> <mo>=</mo> <mi>A</mi> <mi>B</mi> <mi>C</mi> <mo>+</mo> <mi>A</mi> <mi>B</mi> <mi>D</mi> <mo>+</mo> <mi>A</mi> <mi>B</mi> <mi>E</mi> <mo>+</mo> <mi>A</mi> <mi>C</mi> <mi>D</mi> <mo>+</mo> <mi>A</mi> <mi>C</mi> <mi>E</mi> <mo>+</mo> <mi>B</mi> <mi>C</mi> <mi>D</mi> <mo>+</mo> <mi>B</mi> <mi>C</mi> <mi>E</mi> <mo>+</mo> <mi>A</mi> <mi>D</mi> <mi>E</mi> <mo>+</mo> <mi>B</mi> <mi>D</mi> <mi>E</mi> <mo>+</mo> <mi>C</mi> <mi>D</mi> <mi>E</mi> </mrow> </mtd> </mtr> <mtr> <mtd> <mrow> <mo>=</mo> <mi>A</mi> <mi>B</mi> <mrow> <mo>(</mo> <mrow> <mi>C</mi> <mo>+</mo> <mi>D</mi> <mo>+</mo> <mi>E</mi> </mrow> <mo>)</mo> </mrow> <mo>+</mo> <mi>C</mi> <mrow> <mo>(</mo> <mrow> <mi>A</mi> <mo>+</mo> <mi>B</mi> </mrow> <mo>)</mo> </mrow> <mrow> <mo>(</mo> <mrow> <mi>D</mi> <mo>+</mo> <mi>E</mi> </mrow> <mo>)</mo> </mrow> <mo>+</mo> <mi>D</mi> <mi>E</mi> <mrow> <mo>(</mo> <mrow> <mi>A</mi> <mo>+</mo> <mi>B</mi> <mo>+</mo> <mi>C</mi> </mrow> <mo>)</mo> </mrow> </mrow> </mtd> </mtr> </mtable> <mo>,</mo> </mrow>
式中，A、B、C、D、E表示五个输入信号，
当γ＝5时，NMOS下拉电路的布尔函数ON为：
<mrow> <mtable> <mtr> <mtd> <mrow> <msub> <mi>O</mi> <mi>N</mi> </msub> <mo>=</mo> <mi>A</mi> <mi>B</mi> <mi>C</mi> <mo>+</mo> <mi>A</mi> <mi>B</mi> <mi>D</mi> <mo>+</mo> <mi>A</mi> <mi>B</mi> <mi>E</mi> <mo>+</mo> <mi>A</mi> <mi>C</mi> <mi>D</mi> <mo>+</mo> <mi>A</mi> <mi>C</mi> <mi>E</mi> <mo>+</mo> <mi>B</mi> <mi>C</mi> <mi>D</mi> <mo>+</mo> <mi>B</mi> <mi>C</mi> <mi>E</mi> <mo>+</mo> <mi>A</mi> <mi>D</mi> <mi>E</mi> <mo>+</mo> <mi>B</mi> <mi>D</mi> <mi>E</mi> <mo>+</mo> <mi>C</mi> <mi>D</mi> <mi>E</mi> </mrow> </mtd> </mtr> <mtr> <mtd> <mrow> <mo>=</mo> <mi>A</mi> <mi>B</mi> <mrow> <mo>(</mo> <mrow> <mi>C</mi> <mo>+</mo> <mi>D</mi> <mo>+</mo> <mi>E</mi> </mrow> <mo>)</mo> </mrow> <mo>+</mo> <mi>C</mi> <mrow> <mo>(</mo> <mrow> <mi>A</mi> <mo>+</mo> <mi>B</mi> </mrow> <mo>)</mo> </mrow> <mrow> <mo>(</mo> <mrow> <mi>D</mi> <mo>+</mo> <mi>E</mi> </mrow> <mo>)</mo> </mrow> <mo>+</mo> <mi>D</mi> <mi>E</mi> <mrow> <mo>(</mo> <mrow> <mi>A</mi> <mo>+</mo> <mi>B</mi> <mo>+</mo> <mi>C</mi> </mrow> <mo>)</mo> </mrow> </mrow> </mtd> </mtr> </mtable> <mo>.</mo> </mrow>
CN201710972544.8A 2017-10-18 2017-10-18 大数逻辑门构造电路 Pending CN107634755A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710972544.8A CN107634755A (zh) 2017-10-18 2017-10-18 大数逻辑门构造电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710972544.8A CN107634755A (zh) 2017-10-18 2017-10-18 大数逻辑门构造电路

Publications (1)

Publication Number Publication Date
CN107634755A true CN107634755A (zh) 2018-01-26

Family

ID=61104591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710972544.8A Pending CN107634755A (zh) 2017-10-18 2017-10-18 大数逻辑门构造电路

Country Status (1)

Country Link
CN (1) CN107634755A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019227950A1 (zh) * 2018-05-30 2019-12-05 京东方科技集团股份有限公司 或逻辑运算电路及驱动方法、移位寄存器单元、栅极驱动电路和显示装置
WO2021237537A1 (zh) * 2020-05-27 2021-12-02 华为技术有限公司 反相器、逻辑电路、字线电路、存储器及集成系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900742A (en) * 1974-06-24 1975-08-19 Us Navy Threshold logic using complementary mos device
CN103546145A (zh) * 2013-09-24 2014-01-29 中国科学院微电子研究所 抗单粒子瞬态脉冲cmos电路
US20140043060A1 (en) * 2012-08-09 2014-02-13 Ecole Polytechnique Federale De Lausanne (Epfl) Controllable polarity fet based arithmetic and differential logic

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900742A (en) * 1974-06-24 1975-08-19 Us Navy Threshold logic using complementary mos device
US20140043060A1 (en) * 2012-08-09 2014-02-13 Ecole Polytechnique Federale De Lausanne (Epfl) Controllable polarity fet based arithmetic and differential logic
CN103546145A (zh) * 2013-09-24 2014-01-29 中国科学院微电子研究所 抗单粒子瞬态脉冲cmos电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SUBODH WAIRYA等: ""NEW DESIGN METHODOLOGIES FOR HIGH-SPEED MIXED-MODE CMOS FULL ADDER CIRCUITS"", 《INTERNATIONAL JOURNAL OF VLSI DESIGN & COMMUNICATION SYSTEMS (VLSICS)》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019227950A1 (zh) * 2018-05-30 2019-12-05 京东方科技集团股份有限公司 或逻辑运算电路及驱动方法、移位寄存器单元、栅极驱动电路和显示装置
US11393402B2 (en) 2018-05-30 2022-07-19 Hefei Xinsheng Optoelectronics Technology Co., Ltd. OR logic operation circuit and driving method, shift register unit, gate drive circuit, and display device
WO2021237537A1 (zh) * 2020-05-27 2021-12-02 华为技术有限公司 反相器、逻辑电路、字线电路、存储器及集成系统

Similar Documents

Publication Publication Date Title
US8610462B1 (en) Input-output circuit and method of improving input-output signals
WO2016061994A1 (zh) 移位寄存器、驱动方法、栅极驱动电路和显示装置
US8255748B2 (en) Soft error and transient error detection device and methods therefor
CN108540121B (zh) 一种无静态功耗的栅驱动电路
US8766663B2 (en) Implementing linearly weighted thermal coded I/O driver output stage calibration
CN102437836B (zh) 一种低功耗脉冲型d触发器
CN107634755A (zh) 大数逻辑门构造电路
US20160028398A1 (en) Nand gate circuit, display back plate, display device and electronic device
US20150061741A1 (en) Multiplexer flop
KR20230051712A (ko) 개선된 전력 성능 면적 및 테스트 용이화 설계를 갖는 3중 모듈러 리던던시 플립-플롭
US7932762B2 (en) Latch and DFF design with improved soft error rate and a method of operating a DFF
US10742203B2 (en) Delay line circuit with calibration function and calibration method thereof
CN102082568B (zh) 一种抗单粒子瞬态电路
WO2020057138A1 (zh) 全摆幅电压转换电路及应用其的运算单元、芯片、算力板和计算设备
CN203911880U (zh) 一种由衬底控制的d触发器
CN103871348B (zh) 一种行集成电路
Guan et al. Performance analysis of low power null convention logic units with power cutoff
US20150207508A1 (en) Level conversion circuit
CN104079289A (zh) 一种抗地弹效应的输出电路
CN104716940B (zh) 一种晶体管级低功耗cmos and/xor门电路
CN107767917A (zh) 移位暂存器及其控制方法
Haulmark et al. Comprehensive comparison of null convention logic threshold gate implementations
US10910042B2 (en) Circuit structure for obtaining critical word line voltage
US20120166899A1 (en) Fault tolerant scannable glitch latch
CN102571071B (zh) 基于阈值逻辑的set/mos混合结构乘法器单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180126

WD01 Invention patent application deemed withdrawn after publication