CN107634752A - 驱动装置和驱动方法 - Google Patents
驱动装置和驱动方法 Download PDFInfo
- Publication number
- CN107634752A CN107634752A CN201710857627.2A CN201710857627A CN107634752A CN 107634752 A CN107634752 A CN 107634752A CN 201710857627 A CN201710857627 A CN 201710857627A CN 107634752 A CN107634752 A CN 107634752A
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- current
- drive device
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000003111 delayed effect Effects 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 4
- 239000002699 waste material Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000003750 conditioning effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Abstract
本发明公开了驱动装置和驱动方法，驱动装置包括：第一驱动模块，根据数据信号产生第一驱动电流；第二驱动模块，用于根据数据信号产生第二驱动电流；模式控制模块，与第二驱动模块相连，用于在数据信号包含第一模式信息时禁用第二驱动模块，在数据信号包含第二模式信息时启用第二驱动模块，第一驱动模块的输出端和第二驱动模块的输出端相连以作为驱动装置的输出端。本发明提供的驱动装置和驱动方法通过在数据信号变化时减少输出阻抗，从而在该状态下达到更高的电压转换速率，避免功耗的浪费、减小芯片面积，进而降低成本。
Description
技术领域
本发明涉及电子电路领域，更具体地，涉及一种驱动装置和驱动方法。
背景技术
移动产业处理器接口(Mobile Industry Processor Interface,MIPI)协议是由MIPI联盟发起的为移动应用处理器制定的开放标准和规范。随着移动产业的发展，MIPI协议也得到了广泛的普及和应用。
D-PHY规范是MIPI协议中的一项，它在源同步、高速、低功耗的物理层上提供了对串行显示接口(Drive Serial Interface,DSI)和串行摄像头接口(COMS SensorInterface,CSI)的定义，尤其是对低功耗发送器进行了严格的电气规定：D-PHY规范规定了低功耗发送器的输出阻抗大于110Ω，同时要求在负载电容为0～70pF的前提下，低功耗发送器的输出电压转换速率(Slew Rate)要大于30mV/ns。在110Ω的输出阻抗和70pF的负载电容的条件下，电压转换速率的上限已经被限定。而在负载的外部环境中，由于外部电容和阻抗变化范围较大，因此D-PHY规范中对电压转换速率的要求很难满足，在实际设计中只能花费更多的功耗，并且芯片面积也会相应增大，这无疑提升了低功耗发送器的成本。
图1示出了一种现有技术的驱动装置的等效电路示意图。
如图1所示的现有技术的驱动装置100是一种常见的驱动器结构，需要满足针对低功耗发送器的D-PHY规范。该驱动装置100等效为驱动模块110、电阻R0以及负载电容C_load0。其中，驱动模块110的输出端与电阻R0的一端相连，电阻R0的另一端与负载电容C_load0的一端相连以作为驱动装置100的输出端DOUT，负载电容C_load0的另一端接地；驱动模块110根据数据信号data_in0和使能信号en0产生驱动信号drv。
由于电阻R0和负载电容C_load0的存在，驱动装置100的电压转换速率通常只能达到40mV/ns，但这不能满足驱动装置的高性能要求。然而由于在现有技术的驱动装置中，负载电容C_load0是由外部负载决定，设计人员很难控制，并且为了满足驱动装置的输出阻抗的要求，也很难通过减小R0实现电压转换速率的提升。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种驱动装置和驱动方法，其能够在数据信号的切换状态下减少输出阻抗，从而在该状态下达到更高的电压转换速率，既满足对驱动装置的输出阻抗的要求，又能避免功耗的浪费、减小芯片面积，进而降低成本。
根据本发明的一方面，提供了一种驱动装置包括：第一驱动模块，根据数据信号产生第一驱动电流，所述第一驱动模块的输出端提供所述第一驱动电流；第二驱动模块，用于根据所述数据信号产生第二驱动电流，所述第二驱动模块的输出端提供所述第二驱动电流；模式控制模块，与所述第二驱动模块相连，用于在所述数据信号包含第一模式信息时禁用所述第二驱动模块，而在所述数据信号包含第二模式信息时启用所述第二驱动模块，其中，所述第一驱动模块的输出端和所述第二驱动模块的输出端相连以作为所述驱动装置的输出端。
优选地，所述第一模式信息表征当前数据周期的所述数据信号与前一周期的所述数据信号相同，所述第二模式信息表征当前数据周期的所述数据信号与前一周期的所述数据信号的相位相反。
优选地，所述模式控制模块根据当前数据周期的所述数据信号和前一数据周期的所述数据信号产生所述使能信号，当所述使能信号有效时，所述第二驱动模块被启用，当所述使能信号无效时，所述第二驱动模块被禁用。
优选地，所述模式控制模块包括：延时单元，用于将当前数据周期的所述数据信号延迟一个数据周期以作为延迟数据信号输出；逻辑单元，用于对当前周期的所述延迟数据信号和当前周期的所述数据信号进行逻辑运算以得到所述使能信号。
优选地，所述逻辑单元包括异或门电路或异或非门电路。
优选地，所述驱动装置还包括输出电阻，所述第一驱动模块的输出端通过所述输出电阻与所述驱动装置的输出端相连。
优选地，所述驱动装置满足MIPI协议中的D-PHY规范。
本发明实施例的驱动装置在第一驱动模块的基础上增设一个第二驱动模块，能够在数据信号稳定时仅让第一驱动模块工作以提供一个正常的输出电流，并在此时禁用第二驱动模块，而当数据信号变化时，第一驱动模块和第二驱动模块同时工作以提供一个较大的输出电流，从而能够在数据信号变化时自动减少输出阻抗，从而在该状态下达到更高的电压转换速率，既满足对驱动装置的输出阻抗的要求，又能避免功耗的浪费、减小芯片面积，进而降低成本。
根据本发明的另一方面，还提供了一种驱动方法，包括：提供数据信号；根据所述数据信号产生第一驱动电流；判断所述数据信号是否包含第一模式信息或第二模式信息；当所述数据信号包含第一模式信息时，将所述第一驱动电流作为输出电流输出；当所述数据信号包含第二模式信息时，根据所述数据信号产生第二驱动电流，并将所述第一驱动电流和所述第二驱动电流的叠加作为所述输出电流输出。
优选地，所述第一模式信息表征当前数据周期的所述数据信号与等于前一周期的所述数据信号相同，所述第二模式信息表征当前数据周期的所述数据信号与前一周期的所述数据信号的相位相反。
优选地，所述驱动方法还包括：将当前数据周期的所述数据信号延迟一个数据周期以得到延迟数据信号；对当前周期的所述延迟数据信号和当前周期的所述数据信号进行异或运算以得到使能信号，所述第二驱动电流在所述使能信号有效时产生。
本发明实施例的驱动方法在第一驱动电流的基础上根据数据信号产生第二驱动电流，并在数据信号包含第一模式信息时将第一驱动电流作为输出电流输出、在数据信号包含第二模式信息时将第二驱动电流和第一驱动电流的叠加作为输出电流输出，从而能够在数据信号变化时增大输出电流、自动减小输出阻抗，并提高了电压转换速率。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出了一种现有技术的驱动装置的等效电路示意图。
图2示出本发明第一实施例的驱动装置的电路示意图。
图3示出图2中数据信号的时序示意图。
图4示出图2中的模式控制模块的一种电路示意图。
图5示出图4中各信号的时序示意图。
图6示出本发明第二实施例的驱动方法的流程示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
下面，参照附图对本发明进行详细说明。
图2示出本发明第一实施例的驱动装置的电路示意图。图3示出图2中数据信号的时序示意图。
如图2所示，本发明实施例的驱动装置200包括第一驱动模块210、第二驱动模块220、模式控制模块230、输出电阻R1以及负载电容C_load1。该驱动装置200满足MIPI协议中的D-PHY规范。
其中，第一驱动模块210接收第一使能信号en1和数据信号data_in1，第一驱动模块210的输出端与输出电阻R1的一端相连，输出电阻R1的另一端与驱动装置200的输出端DOUT相连；模式控制模块230根据数据信号data_in1产生第二使能信号en2；第二驱动模块220接收第二使能信号en2和数据信号data_in1，第二驱动模块220的输出端与驱动装置200的输出端DOUT相连。驱动装置200的输出端DOUT与负载电容C_load1的一端相连以通过传输线W1驱动后续电路，负载电容C_load1的另一端接地。
在本实施例中，第一使能信号en1恒有效，因此第一驱动模块210一直工作以向驱动装置200的输出端DOUT提供第一驱动电流I1。
如图3所示，数据信号data_in1可以包含第一模式信息或第二模式信息，数据信号data_in1在各个数据周期T1中为高电平状态或低电平状态。其中，第一模式信息表征当前数据周期的数据信号data_in1等于前一周期的数据信号data_in1，第二模式信息表征当前数据周期的数据信号data_in1与前一周期的数据信号data_in1的相位相反。
当数据信号data_in1包含第二模式信息时，即当前一数据周期的数据信号与当前数据周期的数据信号的电平状态不相同时，模式控制模块230输出有效的第二使能信号en2，从而第二驱动模块220被打开以向驱动装置200的输出端DOUT提供第二驱动电流I2。此时，驱动装置200的输出端DOUT能够对负载电容C_load1和后续电路提供的输出电流等于第一驱动电流I1和第二驱动电流I2之和，达到了提高电压转换速率的目的。
当数据信号data_in1包含第一模式信息时，即当前一数据周期的数据信号与当前数据周期的数据信号的电平状态相同时，模式控制模块230输出无效的第二使能信号en2，从而第二使能信号en2将第二驱动模块220关闭，驱动装置200的输出端DOUT直接将第一驱动模块210提供的第一驱动电流I1输出。由于输出电阻R1的值满足MIPI协议中的D-PHY规范，即出输出电阻R1的值大于等于110Ω以保证驱动装置200的输出阻抗Rout大于110Ω。
图4示出图2中的模式控制模块的一种电路示意图。图5示出图4中各信号的时序示意图。
如图4所示，模式控制模块230用于根据当前数据周期的数据信号data_in1和前一数据周期的数据信号data_in1产生第二使能信号en2。模式控制模块230包括延时单元231和逻辑单元232。
其中，延时单元231用于将数据信号data_in1延迟一个数据周期T1的时间以得到延时数据信号data_dly1，当前周期的延时数据信号data_dly1等于前一数据周期的数据信号data_in1。逻辑单元232用于对当前数据周期的延时数据信号data_dly1和当前数据周期的数据信号data_in1进行逻辑运算以得到第二使能信号en2。逻辑单元232例如为异或门电路，或者异或非门电路等。
如图5所示，在数据周期T1_A中，数据信号data_in1为高电平状态，因此在数据周期T1_A之后的数据周期T1_B中，延时数据信号data_dly1为高电平状态。而在数据周期T1_B中，数据信号data_in1同样为高电平状态，因此对数据周期T1_B对应的数据信号data_in1和延时数据信号data_dly1进行异或运算得到的第二使能信号en2为无效状态(例如为低电平)。从而实现了在数据信号data_in1包含第一模式信息的状态下关闭第二驱动模块220的目的。
同样地，如图5所示，在数据周期T1_B中，数据信号data_in1为高电平状态，因此在数据周期T1_B之后的数据周期T1_C中，延时数据信号data_dly1为高电平状态。而在数据周期T1_C中，数据信号data_in1变为低电平状态，因此对数据周期T1_C对应的数据信号data_in1和延时数据信号data_dly1进行异或运算得到的第二使能信号en2为有效状态(例如为高电平)。从而实现了在数据信号data_in1包含第二模式信息时打开第二驱动模块220以增大输出电流、提高电压转换速率的目的。
本发明实施例的驱动装置在第一驱动模块的基础上增设一个第二驱动模块，能够在数据信号稳定时仅让第一驱动模块工作以提供一个正常的输出电流，并在此时禁用第二驱动模块，而当数据信号变化时，第一驱动模块和第二驱动模块同时工作以提供一个较大的输出电流，从而能够在数据信号变化时自动减少输出阻抗，从而在该状态下达到更高的电压转换速率，既满足对驱动装置的输出阻抗的要求，又能避免功耗的浪费、减小芯片面积，进而降低成本。
图6示出本发明第二实施例的驱动方法的流程示意图。包括步骤S310至S350。
在步骤S310中，提供数据信号。其中，数据信号包含第一模式信息或第二模式信息，第一模式信息表征当前数据周期的数据信号与等于前一周期的数据信号相同，第二模式信息表征当前数据周期的数据信号与前一周期的数据信号的相位相反。
在步骤S320中，根据数据信号产生第一驱动电流。
在步骤S330中，判断数据信号是否包含第一模式信息或第二模式信息，即判断数据信号是否变化。当数据信号包含第一模式信息时，执行步骤S340；当数据信号包含第二模式信息时，执行步骤S350。
在步骤S340中，将第一驱动电流作为输出电流输出。
在步骤S350中，根据数据信号产生第二驱动电流，并将第一驱动电流和第二驱动电流的叠加作为输出电流输出，从而能够在数据信号变化时增大输出电流、自动减小输出阻抗，并提高电压转换速率。
优选地，步骤S350还包括：将当前数据周期的数据信号延迟一个数据周期以得到延迟数据信号；对当前周期的延迟数据信号和当前周期的数据信号进行异或运算以得到使能信号，第二驱动电流在使能信号有效时产生。
本发明实施例的驱动方法在第一驱动电流的基础上根据数据信号产生第二驱动电流，并在数据信号包含第一模式信息时将第一驱动电流作为输出电流输出、在数据信号包含第二模式信息时将第二驱动电流和第一驱动电流的叠加作为输出电流输出，从而能够在数据信号变化时增大输出电流、自动减小输出阻抗，并提高了电压转换速率。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种驱动装置，其中，包括：
第一驱动模块，根据数据信号产生第一驱动电流，所述第一驱动模块的输出端提供所述第一驱动电流；
第二驱动模块，用于根据所述数据信号产生第二驱动电流，所述第二驱动模块的输出端提供所述第二驱动电流；
模式控制模块，与所述第二驱动模块相连，用于在所述数据信号包含第一模式信息时禁用所述第二驱动模块，而在所述数据信号包含第二模式信息时启用所述第二驱动模块，
其中，所述第一驱动模块的输出端和所述第二驱动模块的输出端相连以作为所述驱动装置的输出端。
2.根据权利要求1所述的驱动装置，其中，
所述第一模式信息表征当前数据周期的所述数据信号与前一周期的所述数据信号相同，
所述第二模式信息表征当前数据周期的所述数据信号与前一周期的所述数据信号的相位相反。
3.根据权利要求2所述的驱动装置，其中，所述模式控制模块根据当前数据周期的所述数据信号和前一数据周期的所述数据信号产生所述使能信号，
当所述使能信号有效时，所述第二驱动模块被启用，当所述使能信号无效时，所述第二驱动模块被禁用。
4.根据权利要求3所述的驱动装置，其中，所述模式控制模块包括：
延时单元，用于将当前数据周期的所述数据信号延迟一个数据周期以作为延迟数据信号输出；
逻辑单元，用于对当前周期的所述延迟数据信号和当前周期的所述数据信号进行逻辑运算以得到所述使能信号。
5.根据权利要求4所述的驱动装置，其中，所述逻辑单元包括异或门电路或异或非门电路。
6.根据权利要求1所述的驱动装置，其中，所述驱动装置还包括输出电阻，所述第一驱动模块的输出端通过所述输出电阻与所述驱动装置的输出端相连。
7.根据权利要求5所述的驱动装置，其中，所述驱动装置满足MIPI协议中的D-PHY规范。
8.一种驱动方法，其特征在于，包括：
提供数据信号；
根据所述数据信号产生第一驱动电流；
判断所述数据信号是否包含第一模式信息或第二模式信息；
当所述数据信号包含第一模式信息时，将所述第一驱动电流作为输出电流输出；
当所述数据信号包含第二模式信息时，根据所述数据信号产生第二驱动电流，并将所述第一驱动电流和所述第二驱动电流的叠加作为所述输出电流输出。
9.根据权利要求8所述的驱动方法，其特征在于，
所述第一模式信息表征当前数据周期的所述数据信号与等于前一周期的所述数据信号相同，
所述第二模式信息表征当前数据周期的所述数据信号与前一周期的所述数据信号的相位相反。
10.根据权利要求9所述的驱动装置，其特征在于，所述驱动方法还包括：
将当前数据周期的所述数据信号延迟一个数据周期以得到延迟数据信号；
对当前周期的所述延迟数据信号和当前周期的所述数据信号进行异或运算以得到使能信号，所述第二驱动电流在所述使能信号有效时产生。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710857627.2A CN107634752A (zh) | 2017-09-20 | 2017-09-20 | 驱动装置和驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710857627.2A CN107634752A (zh) | 2017-09-20 | 2017-09-20 | 驱动装置和驱动方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107634752A true CN107634752A (zh) | 2018-01-26 |
Family
ID=61101336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710857627.2A Pending CN107634752A (zh) | 2017-09-20 | 2017-09-20 | 驱动装置和驱动方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107634752A (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08235629A (ja) * | 1995-02-28 | 1996-09-13 | Matsushita Electric Ind Co Ltd | 半導体レーザ制御装置 |
| CN101751891A (zh) * | 2008-12-15 | 2010-06-23 | 乐金显示有限公司 | 液晶显示器及其驱动方法 |
| CN101849839A (zh) * | 2009-03-30 | 2010-10-06 | 深圳迈瑞生物医疗电子股份有限公司 | 超声探头驱动装置和驱动方法 |
| CN101937642A (zh) * | 2010-09-10 | 2011-01-05 | 深圳市明微电子股份有限公司 | 输出驱动电流的方法及电路装置 |
| US20110050291A1 (en) * | 2008-05-15 | 2011-03-03 | Fujitsu Limited | Method and apparatus for adjusting driver output current and electronic apparatus |
| CN102740571A (zh) * | 2012-07-18 | 2012-10-17 | 矽力杰半导体技术(杭州)有限公司 | 一种可调光的led驱动电路及驱动方法 |
| CN102821505A (zh) * | 2011-06-07 | 2012-12-12 | 英飞特电子（杭州）股份有限公司 | 一种负载驱动电路及负载驱动方法 |
| CN104424875A (zh) * | 2013-08-20 | 2015-03-18 | 联咏科技股份有限公司 | 源极驱动器及其操作方法 |
| CN104505017A (zh) * | 2015-01-26 | 2015-04-08 | 京东方科技集团股份有限公司 | 一种驱动电路及其驱动方法、显示装置 |
| CN105191133A (zh) * | 2013-04-26 | 2015-12-23 | 丰田自动车株式会社 | 驱动装置及开关电路的控制方法 |
| US20170004799A1 (en) * | 2015-07-02 | 2017-01-05 | Samsung Electronics Co., Ltd. | Output buffer circuit controlling slew slope and source driver comprising the same and method of generating the source drive signal thereof |
| CN106341116A (zh) * | 2015-07-08 | 2017-01-18 | 恩智浦有限公司 | 电平移位器及其对应方法 |
| CN207529641U (zh) * | 2017-09-20 | 2018-06-22 | 北京集创北方科技股份有限公司 | 驱动装置 |
-
2017
- 2017-09-20 CN CN201710857627.2A patent/CN107634752A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08235629A (ja) * | 1995-02-28 | 1996-09-13 | Matsushita Electric Ind Co Ltd | 半導体レーザ制御装置 |
| US20110050291A1 (en) * | 2008-05-15 | 2011-03-03 | Fujitsu Limited | Method and apparatus for adjusting driver output current and electronic apparatus |
| CN101751891A (zh) * | 2008-12-15 | 2010-06-23 | 乐金显示有限公司 | 液晶显示器及其驱动方法 |
| CN101849839A (zh) * | 2009-03-30 | 2010-10-06 | 深圳迈瑞生物医疗电子股份有限公司 | 超声探头驱动装置和驱动方法 |
| CN101937642A (zh) * | 2010-09-10 | 2011-01-05 | 深圳市明微电子股份有限公司 | 输出驱动电流的方法及电路装置 |
| CN102821505A (zh) * | 2011-06-07 | 2012-12-12 | 英飞特电子（杭州）股份有限公司 | 一种负载驱动电路及负载驱动方法 |
| CN102740571A (zh) * | 2012-07-18 | 2012-10-17 | 矽力杰半导体技术(杭州)有限公司 | 一种可调光的led驱动电路及驱动方法 |
| CN105191133A (zh) * | 2013-04-26 | 2015-12-23 | 丰田自动车株式会社 | 驱动装置及开关电路的控制方法 |
| CN104424875A (zh) * | 2013-08-20 | 2015-03-18 | 联咏科技股份有限公司 | 源极驱动器及其操作方法 |
| CN104505017A (zh) * | 2015-01-26 | 2015-04-08 | 京东方科技集团股份有限公司 | 一种驱动电路及其驱动方法、显示装置 |
| US20170004799A1 (en) * | 2015-07-02 | 2017-01-05 | Samsung Electronics Co., Ltd. | Output buffer circuit controlling slew slope and source driver comprising the same and method of generating the source drive signal thereof |
| CN106330168A (zh) * | 2015-07-02 | 2017-01-11 | 三星电子株式会社 | 输出缓冲器电路、源极驱动器和生成源极驱动信号的方法 |
| CN106341116A (zh) * | 2015-07-08 | 2017-01-18 | 恩智浦有限公司 | 电平移位器及其对应方法 |
| CN207529641U (zh) * | 2017-09-20 | 2018-06-22 | 北京集创北方科技股份有限公司 | 驱动装置 |
Non-Patent Citations (2)
| Title |
|---|
| 朱维杰;于湘珍;: "MC9S12HZ微控制器电机驱动模块及其应用", 仪表技术, no. 02 * |
| 王程;张维;牛文成;岳钊;刘国华;: "用于SPR检测的自消噪光电二极管阵列驱动电路", 传感技术学报, no. 04 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104049713B (zh) | 使用时钟级联互补开关逻辑的集成时钟选通器(icg) | |
| CN103631360B (zh) | 一种支持睡眠模式的芯片及方法 | |
| CN103645794B (zh) | 一种通过边沿检测电路实现睡眠模式唤醒的芯片及方法 | |
| CN102998982B (zh) | 电源控制电路、包括其的半导体器件 | |
| CN106548761B (zh) | 一种显示面板的显示控制电路、显示控制方法及相关装置 | |
| CN104281465B (zh) | 计算机及其唤醒方法 | |
| US8578224B2 (en) | High density flip-flop with asynchronous reset | |
| CN103336704A (zh) | 一种可调式计算机低温启动的方法 | |
| Kim et al. | Low power FPGA-SoC design techniques for CNN-based object detection accelerator | |
| CN102237869B (zh) | 集成电路以及消除负偏温度不稳定性的方法 | |
| CN207529641U (zh) | 驱动装置 | |
| Kumar et al. | Design of a low power high speed ALU in 45nm using GDI technique and its performance comparison | |
| CN105183509A (zh) | 一种实现软关机后关闭系统电源的装置和方法 | |
| CN107634752A (zh) | 驱动装置和驱动方法 | |
| US9209808B2 (en) | Asymmetrical bus keeper | |
| CN106066684B (zh) | 主从式soc芯片低功耗控制电路 | |
| US10187045B2 (en) | Balancing delay associated with dual-edge trigger clock gaters | |
| CN105760558A (zh) | Fpga芯片中多输入查找表的布局方法 | |
| CN108628793A (zh) | Spi通信电路及方法 | |
| CN104217747A (zh) | 快闪存储器及快闪存储器基准源电路开关方法 | |
| CN102611431B (zh) | 带组合逻辑通路的寄存器 | |
| CN206314010U (zh) | 一种电子设备及其单片机加热电路 | |
| CN206727983U (zh) | 一种fpga上电io口输出延时电路 | |
| TW482954B (en) | Internal operation method of chip set to reduce the power consumption | |
| CN101039155B (zh) | 控制通信接口的同步时钟的方法、装置及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |