CN206727983U - 一种fpga上电io口输出延时电路 - Google Patents
一种fpga上电io口输出延时电路 Download PDFInfo
- Publication number
- CN206727983U CN206727983U CN201720626798.XU CN201720626798U CN206727983U CN 206727983 U CN206727983 U CN 206727983U CN 201720626798 U CN201720626798 U CN 201720626798U CN 206727983 U CN206727983 U CN 206727983U
- Authority
- CN
- China
- Prior art keywords
- pin
- circuit
- delay
- fpga
- delay chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Power Sources (AREA)
Abstract
本实用新型公开了一种FPGA上电IO口输出延时电路，包括延时芯片U29和RC电路U2，所述延时芯片U29的管脚与RC电路U2的引脚2连接；延时芯片U29的VBATT管脚串联电阻R1接到供电电压接口P5上；所述延时芯片U29的VCC管脚串联电阻R2接到供电电压接口P5上以及串联电容C1接地；所述延时芯片U29的GND管脚接地；所述RC电路U2的引脚1连接控制信号MCU_CTR。本FPGA上电IO口输出延时电路，采用MAX704ESA作为延时器件，供电管脚加入RC电路，用作延时时间调整；可以避免FPGA电路在上电过程中，由于FPGA IO管脚输出状态的不确定，所导致的误触发。提高产品的可靠性与稳定性，避免误触发导致不可估量的损失。
Description
技术领域
本实用新型涉及FPGA电路技术领域，尤其是一种FPGA上电IO口输出延时电路。
背景技术
FPGA在上电的初始化阶段，IO管脚的状态为不定态(可能是高、低或高阻)，不定态会导致FPGA控制的外围电路出现误触发。在工程上，当一些关键信号出现误触发时，造成的损失不可估量。
实用新型内容
本实用新型的目的在于提供一种FPGA上电IO口输出延时电路，实现延时功能；初始化完成后，保证FPGA的IO管脚状态不受影响，以解决上述背景技术中提出的问题。
为实现上述目的，本实用新型提供如下技术方案：
一种FPGA上电IO口输出延时电路，包括延时芯片U29和RC电路U2，所述延时芯片U29的管脚与RC电路U2的引脚2连接；延时芯片U29的VBATT管脚串联电阻R1接到供电电压接口P5上；所述延时芯片U29的VCC管脚串联电阻R2接到供电电压接口P5上以及串联电容C1接地；所述延时芯片U29的GND管脚接地；所述RC电路U2的引脚1连接控制信号MCU_CTR；RC电路U2的引脚3接地，RC电路U2的引脚5接到供电电压接口P5上以及串联电容C2接地；RC电路U2的引脚4接OUT信号。
作为本实用新型进一步的方案：所述延时芯片U29的型号为MAX704ESA。
与现有技术相比，本实用新型有益效果：
本FPGA上电IO口输出延时电路，采用MAX704ESA作为延时器件，供电管脚加入RC电路，用作延时时间调整；为初始化完成后，FPGA的IO管脚状态不受影响，电路中加入与门，可以避免FPGA电路在上电过程中，由于FPGA IO管脚输出状态的不确定，所导致的误触发。提高产品的可靠性与稳定性，避免误触发导致不可估量的损失。
附图说明
图1为本实用新型的延时电路原理框图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1，本实用新型实施例中，一种FPGA上电IO口输出延时电路，包括延时芯片U29和RC电路U2，延时芯片U29的型号为MAX704ESA，采用型号为MAX704ESA的延时芯片U29作为延时器件，供电管脚加入RC电路U2，用作延时时间调整，延时芯片U29的管脚与RC电路U2的引脚2连接；延时芯片U29的VBATT管脚串联电阻R1接到供电电压接口P5上；延时芯片U29的VCC管脚串联电阻R2接到供电电压接口P5上以及串联电容C1接地；延时芯片U29的GND管脚接地；RC电路U2的引脚1连接控制信号MCU_CTR；RC电路U2的引脚3接地，RC电路U2的引脚5接到供电电压接口P5上以及串联电容C2接地；RC电路U2的引脚4接OUT信号。
采用型号为MAX704ESA的延时芯片U29作为延时器件，当供电电压(P5)小于阈值电压，管脚(7脚)输出低电平，当供电电压(P5)大于阈值电压，该芯片的内部定时器将保持管脚输出低电平，当保持时间达到复位脉宽时，管脚输出高电平，通过调节R1与C1的值，可以调节延时时时间。
MCU_CTR为FPGA输出的控制信号，为初始化完成后，FPGA的IO管脚状态不受影响，电路中加入与门，在上电阶段，FPGA未完成初始化时，控制信号MCU_CTR为不定态，管脚输出低电平，两个信号经过RC电路U2(与门)，此时OUT信号为低电平，不会引起误触发。当FPGA初始化完成后(延时结束)，此时控制信号MCU_CTR输出状态由程序决定，输出高电平，两个信号进行与操作，得到OUT信号，根据与门逻辑，OUT信号状态跟随控制信号MCU_CTR状态，从而对外围电路进行准确控制。
对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (2)
1.一种FPGA上电IO口输出延时电路，包括延时芯片U29和RC电路U2，其特征在于：所述延时芯片U29的管脚与RC电路U2的引脚2连接；延时芯片U29的VBATT管脚串联电阻R1接到供电电压接口P5上；所述延时芯片U29的VCC管脚串联电阻R2接到供电电压接口P5上以及串联电容C1接地；所述延时芯片U29的GND管脚接地；所述RC电路U2的引脚1连接控制信号MCU_CTR；RC电路U2的引脚3接地，RC电路U2的引脚5接到供电电压接口P5上以及串联电容C2接地；RC电路U2的引脚4接OUT信号。
2.根据权利要求1所述的一种FPGA上电IO口输出延时电路，其特征在于：所述延时芯片U29的型号为MAX704ESA。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720626798.XU CN206727983U (zh) | 2017-06-01 | 2017-06-01 | 一种fpga上电io口输出延时电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720626798.XU CN206727983U (zh) | 2017-06-01 | 2017-06-01 | 一种fpga上电io口输出延时电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206727983U true CN206727983U (zh) | 2017-12-08 |
Family
ID=60511716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720626798.XU Active CN206727983U (zh) | 2017-06-01 | 2017-06-01 | 一种fpga上电io口输出延时电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206727983U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110389552A (zh) * | 2019-07-25 | 2019-10-29 | 中国科学院西安光学精密机械研究所 | 一种能够消除上电风险的定标与电源控制电路 |
-
2017
- 2017-06-01 CN CN201720626798.XU patent/CN206727983U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110389552A (zh) * | 2019-07-25 | 2019-10-29 | 中国科学院西安光学精密机械研究所 | 一种能够消除上电风险的定标与电源控制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103716023B (zh) | 一种超低功耗的上电复位电路 | |
| CN106445057A (zh) | 一种监控电源掉电自动快速放电电路及方法 | |
| CN206727983U (zh) | 一种fpga上电io口输出延时电路 | |
| CN206672033U (zh) | 一种复位电路 | |
| CN207147640U (zh) | 一种用于单光子探测的窄脉冲生成电路 | |
| AU2009242842A1 (en) | An electronic detonator control chip | |
| CN103051325B (zh) | 可防止反灌电的上拉电阻电路 | |
| CN204258758U (zh) | 一种掉电不产生复位信号的复位电路 | |
| CN202998032U (zh) | 一种双复位电路 | |
| CN103986320B (zh) | 一种开关电源遥控电路 | |
| CN206117621U (zh) | 上电复位电路及集成电路 | |
| CN206313977U (zh) | 爆破音消除装置和功放电路 | |
| CN206077349U (zh) | 一种USB Type‑C EMCA线缆中Ra电阻的实现装置 | |
| CN207541585U (zh) | 具有usb供电保护的计算机 | |
| CN203965559U (zh) | 一种用于防止电子设备的usb接口连接状态误判的装置 | |
| CN207215948U (zh) | 一种usb负载检测电路 | |
| CN106571815A (zh) | 电平式高阻型数字鉴相器 | |
| CN206099921U (zh) | 可调占空比脉冲发生电路 | |
| CN206611397U (zh) | 一种延迟复位电路 | |
| CN103077420B (zh) | 一种用于数据卡输入限流的集成电路芯片 | |
| CN205959199U (zh) | 一种otg usb选择电路 | |
| CN206195729U (zh) | 一种高功放芯片保护电路 | |
| CN204945681U (zh) | 一种具有时序控制的soc模块 | |
| CN206211960U (zh) | 一种电器复位电路 | |
| CN206523871U (zh) | 一种支持热插拔的rs485的总线保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |