一种用于数据卡输入限流的集成电路芯片
技术领域
本发明涉及集成电路领域,尤其涉及一种用于数据卡输入限流的集成电路芯片。
背景技术
现有3G数据卡中的部分电路可如图1所示,其包括限流集成电路芯片11、DC-DC输入电容12、DC-DC降压集成电路芯片13和功率发射模块14,其中,限流集成电路芯片11的输入端与外围计算机的USB接口10连接,即以作为电源,该限流集成电路芯片11内部设有一级限流模块(图中未示),用于提供一个限流点的电流;DC-DC降压集成电路芯片13用于电压转化,例如将5V电压降为3.3V,从而为功率发射模块14提供其所需的电流波形;当3G数据卡在对外发射功率时,功率发射模块14需要在DC-DC降压集成电路芯片13的输出端抽取3A左右的电流,抽取时间分单时序(680us)和双时序(1.36ms)两种模式。但是由于限流集成电路芯片11的作用,其输出电流被限流(限制为500-900mA),发射功率时所需要的能量需要存储在DC-DC输入电容12上,一般电容值为750uF,由于考虑到DC-DC输入电容12所占的面积要小,容值要大,所以要采用钽电容,但如此大容量的钽电容会增加很大的成本,有些甚至被限制使用。因此,如何能节省此电容或减小其容值成为了降低成本的关键。
现有的技术方案中是采用去除限流集成电路芯片11的方式来达到节省DC-DC输入电容12的目的的。具体来说,如果去掉限流集成电路芯片11后,DC-DC输入电容12并联到电脑的USB接口10本身的输出电容,则一方面,由于USB接口10内部的输出电容使DC-DC降压集成电路芯片13的输入电容增加,在输入电容的总值不变的情况下,可以减小DC-DC输入电容12的容值,另一方面,由于去掉限流集成电路芯片11后,USB接口10的输出电流就不会被限流,这样提供给DC-DC降压集成电路芯片13的电流就会增大,从而也可以减小DC-DC输入电容12的容值。
然而,这种方案虽然节省了DC-DC输入电容12,但是去除了限流集成电路芯片11后,有可能产生USB报错的问题。具体来说,在双时序1.36ms下,有些电脑USB内部的限流器(例如,型号为国半LM3526的产品)的限流时间(即指USB工作在它所能出的最大电流的时间)为1ms,即,当USB的输出的负载电流很大,超过它的限流点时,USB就只能提供它所设定的限流点的电流,并且只能保持1ms,因此,当功率发射模块14的抽取时间超过1ms时,也就意味着USB提供限流点电流的时间会超过1ms,此时,USB就会报错,认为USB短路从而切断USB供电,从而使3G数据卡无法正常工作。
发明内容
为了解决上述现有技术存在的问题,本发明旨在提供一种用于数据卡输入限流的集成电路芯片,以实现既可以解决电脑USB报错的问题,又可以减小3G数据卡内部DC-DC输入电容的目的,从而有效节省制造成本。
本发明所述的一种用于数据卡输入限流的集成电路芯片,它包括:
MOS开关管;
连接在外围的USB接口与所述MOS开关管之间的电流检测模块,检测流过该MOS开关管的负载电流;
与所述电流检测模块连接的逻辑模块,其根据电流检测模块输出的检测信号控制所述芯片进入一级限流状态或二级限流状态,并控制所述芯片处于一级限流状态的时间最长为T;
分别连接在所述逻辑模块与MOS开关管之间的一级限流模块和二级限流模块,其中,
所述一级限流模块在芯片进入一级限流状态时控制MOS开关管输出的电流值最大为预设的一级限流点所限电流值;
所述二级限流模块在所述芯片进入二级限流状态时控制MOS开关管输出的电流值最大为预设的二级限流点所限电流值。
在上述的一种用于数据卡输入限流的集成电路芯片中,所述电流检测模块将所述负载电流与二级限流点所限电流值比较,当所述负载电流大于二级限流点所限电流值时,所述逻辑模块控制芯片进入一级限流状态,否则,所述逻辑模块控制芯片进入二级限流状态。
在上述的一种用于数据卡输入限流的集成电路芯片中,所述逻辑模块包括:
串联的电流源和电容;
并联在所述电容两端的第一NMOS管;
比较器,其正相输入端连接至所述电流源和电容之间,其反相输入端接收一参考电压信号;
或门,其一个输入端与所述比较器的输出端连接,其另一个输入端接收所述检测信号的反向信号;以及
D触发器,其R端与所述或门的输出端连接,其CLK端接收所述检测信号,其Q端向所述一级限流模块输出第一控制信号,其QB端分别向所述二级限流模块和第一NMOS管的栅极输出第二控制信号。
在上述的一种用于数据卡输入限流的集成电路芯片中,当所述负载电流大于二级限流点所限电流值时,所述检测信号为高电平,否则,所述检测信号为低电平。
在上述的一种用于数据卡输入限流的集成电路芯片中,所述二级限流点所限电流值不超过所述USB接口的内部限流值。
在上述的一种用于数据卡输入限流的集成电路芯片中,所述MOS开关管为PMOS管或NMOS管。
在上述的一种用于数据卡输入限流的集成电路芯片中,所述一级限流模块和二级限流模块的输出端相连至所述MOS开关管的栅极。
由于采用了上述的技术解决方案,本发明通过采用电流检测模块和逻辑模块控制芯片工作在一级或二级限流状态,从而控制MOS开关管的导通电流,达到两级限流的功能;由于当本发明芯片接收的输入负载电流增大时(如功率模块抽取电流时),芯片输出大于二级限流点所限电流的一级限流点所限电流,因此,芯片提供给后续模块(如DC-DC降压集成电路芯片)的输入负载电流也增大,从而有效减小数据卡中的DC-DC输入电容,节省成本;同时,通过设置一级限流状态的维持时间T,可以避免发生电脑USB报错的情况,从而保证数据卡正常工作。
附图说明
图1是现有技术的3G数据卡的内部结构框图;
图2是本发明一种用于数据卡输入限流的集成电路芯片的内部结构框图;
图3是本发明中逻辑模块的内部结构框图;
图4是本发明的输出电流的波形示意图。
具体实施方式
下面结合附图,给出本发明的较佳实施例,并予以详细描述。
如图2所示,本发明,即一种用于数据卡输入限流的集成电路芯片,包括电流检测模块21、MOS开关管22、一级限流模块23、二级限流模块24和逻辑模块25,其中:
电流检测模块21与外围的计算机USB接口(图中未示)连接,用于检测流过MOS开关管22的负载电流是否超过预设的二级限流点所限电流值(以下简称为二级限流值);
MOS开关管22用于输出限流后的负载电流(该负载电流即为图1中DC-DC降压集成电路芯片13所要求的输入电流,其值由功率发射模块14决定),MOS开关管22的栅极与一级限流模块23和二级限流模块24的输出端相连,在本发明中,MOS开关管22可以是PMOS管,也可以是NMOS管;
一级限流模块23维持芯片输出的最大电流为预设的一级限流点所限电流值(以下简称为一级限流值);
二级限流模块24维持芯片输出的最大电流为预设的二级限流值;
逻辑模块25根据电流检测模块21的检测结果来设定进入一级限流状态或二级限流状态,并设定工作在一级限流状态的最长时间为T(时间T的最大值根据USB内部限流器的参数而定),当负载电流大于二级限值时,逻辑模块25控制芯片进入一级限流状态,否则,逻辑模块25控制芯片进入二级限流状态;具体来说,逻辑模块25的内部结构可如图3所示,逻辑模块25包括:
串联的电流源32和电容33;
并联在电容33两端的第一NMOS管31;
比较器34,其正相输入端连接至电流源32和电容33之间,其反相输入端接收参考电压信号VREF;
或门36,其一个输入端与比较器34的输出端连接,其另一个输入端接收电流检测模块21输出的检测信号IN1的反向信号IN2;以及
D触发器35,其R端与或门36的输出端连接,其CLK端接收检测信号IN1,其Q端向一级限流模块23输出第一控制信号ON1,其QB端分别向二级限流模块24和第一NMOS管31的栅极输出第二控制信号ON2。
当流过MOS开关管22的负载电流大于二级限流值时,电流检测模块21输出的检测信号IN1为高电平,反之为低电平;当流过MOS开关管22的负载电流小于二级限流值时,反向信号IN2为高电平,反之为低电平;当第一控制信号ON1和第二控制信号ON2为高电平时,分别控制一级限流模块23和二级限流模块24工作,反之则停止它们工作。
逻辑模块25的工作原理如下:
当电流检测模块21检测到流过MOS开关管22的电流超过预设的二级限流值时,电流检测模块21输出的检测信号IN1转变成为逻辑高电平,该检测信号IN1的上升沿触发D触发器35,使D触发器35数据输入端的高电平传输给输出端,即,使第一控制信号ON1为逻辑高电平,第二控制信号ON2为逻辑低电平,从而使本发明芯片从二级限流状态转变到一级限流状态。同时,电流源32开始在电容33上积累电荷,第一NMOS管31、电流源32、电容33和比较器34构成的延迟电路开始计时,当达到时间T后,电容33上的电压超过参考电压信号VREF的值,则比较器34输出逻辑高电平,从而重置D触发器35,使第一控制信号ON1变为逻辑低电平,第二控制信号ON2变为逻辑高电平,进而使本集成电路芯片从一级限流状态转变到二级限流状态,同时使第一NMOS管31导通,重置电容33上的电压。如果在时间T还没到达时,负载电流突然变小,小于二级限流值,则反向信号IN2为逻辑高电平,同样重置D触发器35,从而也使本发明芯片从二级限流状态转变到一级限流状态。
下面结合图1-图4对本发明的工作原理进行详细介绍。
从时间A到时间B之间,本发明芯片处于二级限流状态,此时负载未把电流拉到需要小于二级限流值的负载电流;
从时间B到时间C之间,设定本发明芯片的输出电流,即流过MOS开关管22的负载电流小于二级限流值,(该二级限流值与传统限流集成电路芯片11中一级限流模块设定的限流值一致,一般为500-900mA),此时电流检测模块21的输出反向信号IN2为逻辑高电平,逻辑模块25输出的第一控制信号ON1一直为逻辑低电平,第二控制信号ON2一直为逻辑高电平,因此,在这段时间内,二级限流模块24一直在持续工作,从而控制MOS开关管22来提供输出电流,此时,本发明芯片处于二级限流状态,在此状态下,本发明芯片只能持续输出最大为二级限流值的电流。
假设功率发射模块14在到达时间C后切换至发射状态,此时,DC-DC降压集成电路芯片13的负载发生变化,流过MOS开关管22的负载电流突然增大超过二级限流值,则电流检测模块21的输出检测信号IN1为逻辑高电平,从而使逻辑模块25输出的第一控制信号ON1转变为逻辑高电平,第二控制信号ON2转变为逻辑低电平,进而使二级限流模块24停止工作,一级限流模块23开始工作,并控制MOS开关管22来提供输出电流,在此状态下,本发明芯片只能持续输出最长时间为T(即在时间C到时间D之间),并且输出最大为一级限流值的电流;输出时间T由逻辑模块25中的延迟电路(由第一NMOS管31、电流源32、电容33和比较器34构成)产生,由于一级限流值超过USB内部的限流器的限流电流值,因此,输出时间T必须控制在合理的范围内,以防止USB内部限流器报错,一般,对于USB内部限流器超过1ms就报错的情况,时间T可以设为0.6-1ms(时间太短会达不到增加USB输入电流的要求,即达不到有效减少DC-DC输入电容12容值的目的);另外,根据实际应用,一般可以将一级限流值设为二级限流值的1.5倍(在理论上,一级限流值可以设为MOS开关管22内阻允许的最大电流值,即只要不使MOS开关管22烧坏即可)。
当一级限流模块24控制MOS开关管22的时间超过设定的时间T后,即在时间D到时间E之间,或电流检测模块21检测到负载电流小于二级限流值时,此时电流检测模块21输出的反向信号IN2为逻辑高电平,从而重置D触发器35,进而使一级限流模块23停止工作,使二级限流模块24开始工作,从而控制MOS开关管22流过的电流最大为二级限流值,并使芯片持续工作在二级限流状态,直到电流检测电路21再次检测到负载电流大于二级限流模块所设定的电流时(如在时间F时),使本芯片再次工作在一级限流状态,如此反复工作。
例如,假设时间T为0.8ms,则当功率发射模块14的发射时间,即电流抽取时间为单时序(0.68ms)时,本芯片会在一级限流状态下工作0.68ms,然而回到二级限流状态;当电流抽取时间为双时序(1.36ms)时,本芯片会在一级限流状态下工作0.8ms,然后回到二级限流状态,配合DC-DC输入电容12继续向功率发射模块14提供所需要的能量。
综上所述,本发明具有以下优点:
1、由于采用两级限流的方法,使得本芯片所能提供的输出电流相比传统的只有一级限流模块的限流芯片增大许多,从而可以减小DC-DC输入电容,节省成本;
2、在减小DC-DC输入电容的同时,保证电脑USB不会报错,并保证USB不会切断供电,从而可以确保使3G数据卡正常工作。
以上所述的,仅为本发明的较佳实施例,并非用以限定本发明的范围,本发明的上述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰,皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。