CN202998032U - 一种双复位电路 - Google Patents
一种双复位电路 Download PDFInfo
- Publication number
- CN202998032U CN202998032U CN 201220691175 CN201220691175U CN202998032U CN 202998032 U CN202998032 U CN 202998032U CN 201220691175 CN201220691175 CN 201220691175 CN 201220691175 U CN201220691175 U CN 201220691175U CN 202998032 U CN202998032 U CN 202998032U
- Authority
- CN
- China
- Prior art keywords
- reset
- circuit
- flip chip
- chip
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型公开了一种双复位电路，其中，包括信号输入端和信号输出端，所述信号输入端包括一复位芯片，所述复位芯片的复位信号输出端和与门逻辑电路的第一输入端连接；所述信号输入端还包括单稳态电路，所述单位态电路输出端与所述与门逻辑电路的第二输入端连接，所述门逻辑电路的输出端与电源连接。本实用新型中的一种双复位电路，通过该双复位电路的设计，可以在上电后因为内部错误数据等原因影响到锁相环电路时进行自动复位，从而保证芯片内部时钟能正常工作。
Description
技术领域
本实用新型涉及芯片制造领域，尤其是一种双复位电路。
背景技术
随着网络通信技术的发展，数据越来越大，网络产品需求量也日益增加，但是目前因为有部分的网络芯片在本身的设计上存在一定的不足之处，上电后因为内部错误数据影响到锁相环电路，使芯片内部时钟不能正常的工作，通常解决的办法是人为的对电路做一次复位，这样使用起来十分不方便而且很容易发生错误。
实用新型内容
针对现有存在的上述问题，现提供一种双复位电路，本实用新型针对芯片在锁相环上存在的不足，做双复位处理的产品电路。
具体技术方案如下：
一种双复位电路，其中，包括信号输入端和信号输出端，所述信号输入端包括一复位芯片，所述信号输出端包括与门逻辑电路，所述信号输出端包括与门逻辑电路，所述与门逻辑电路包括第一输入端、第二输入端以及一输出端，所述复位芯片的复位信号输出端和所述与门逻辑电路的第一输入端连接；所述信号输入端还包括单稳态电路，所述单稳态电路输出端与所述与门逻辑电路的第二输入端连接，所述门逻辑电路的输出端与电源连接。
上述的双复位电路，其中，所述单稳态电路包括第一触发芯片和第二触发芯片，所述第二触发芯片的输出端与所述与门逻辑电路的第二输入端连接，所述第一触发芯片的输出端与所述第二触发芯片的输入端连接，所述第一触发芯片的输入端与所述复位芯片的复位信号输出端连接。
上述的双复位电路，其中，还包括第一充放电电路，所述第一触发芯片与所述第一充放电电路连接，所述第一充放电电路主要由第一电阻和第一电容串联而成，所述第一电阻和所述第一电容分别与所述第一触发芯片的电阻连接端口和电容连接端口连接。
上述的双复位电路，其中，还包括第二充放电电路，所述第二触发芯片与第二充放电电路连接，所述第二充放电电路主要由第二电阻和第二电容串联而成，所述第二电阻和所述第二电容分别与所述第二触发芯片的电阻连接端口和电容连接端口连接。
上述的双复位电路，其中，还包括一检测电路，所述检测电路与所述复位芯片连接。
上述技术方案的有益效果是：
本实用新型中的一种双复位电路，通过该双复位电路的设计，可以因为上电后因为内部错误数据等原因影响到锁相环电路时进行自动复位，从而保证芯片内部时钟能正常的工作。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型的一种双复位电路的电路连接关系示意图。
图2为本实用新型的一种双复位电路的电路中的信号输出端产生的脉冲波形示意图。
具体实施方式
下面结合附图和具体实施例对本实用新型作进一步说明，但不作为本实用新型的限定。
如图1中所示，一种双复位电路，其中，包括信号输入端和信号输出端，该信号输入端包括一复位芯片1，该复位信号的电源端通过连接一电容C3接地，优选地，该电容为0.01μF，复位芯片1的复位信号输出端RST引脚和与门逻辑电路2的第一输入端RESET端口连接；并且，该信号输入端还包括单稳态电路3，单稳态电路3的输出端与与门逻辑电路2的第二输入端D1连接，该与门逻辑电路2的输出端DOUBLE RESET通过电阻R7与电源VCC连接，电阻R7的电阻值优选为4.7KΩ。
在本实用新型的一个实施例中，该单稳态电路3包括第一触发芯片4和第二触发芯片5，其中，复位芯片1的复位信号输出端RST引脚与第一触发芯片的4的输入端B1引脚连接，该输入端B1是该第一触发芯片4的正触发输入端，该第一触发芯片4的负触发输入端/A1通过一阻值为4.7KΩ电阻R5接地，此外，该第一触发芯片4的电源端VCC引脚与电源连接，该第一触发芯片4的/CLR端口连接有电阻R4并且与电源连接；进一步地，该第一触发芯片4的输出端Q1与第二触发芯片5的负触发输入端/A2连接，该第二触发芯片5的输出端/Q2与与门逻辑电路1的第二输入端D1连接，该第二触发芯片5的输出端/Q2为负脉冲输出端，另外，该第二触发芯片5的正触发输入端B2通过一电阻R6与电源连接，该第二触发芯片5的/CLR端口通过一电阻R3与电源VCC连接。
进一步地，第一触发芯片4外接一第一充放电电路，该第一充放电电路主要由第一电阻R1和第一电容C1串联而成，并且该第一电阻R1和第一电容C1分别与第一触发芯片4的电阻连接端口Rext1和电容连接端口Cext1连接，通过该电阻R1和电容C1的选择可以确定第一触发芯片4的Q1输出的高电平脉冲的时间长度。具体地，在本实用新型的一个实施例中，该电阻R1的阻值为470KΩ串接一电容值为0.1μF的电容C1。
于上述方案的基础上，第二触发芯片5外接第二充放电电路，第二充放电电路主要由第二电阻R2和第二电容C2串联而成，第二电阻R2和第二电容C2分别与第二触发芯片5的电阻连接端口Rext2和电容连接端口Cext2连接。通过该电阻R2和电容C2的选择可以确定第一触发芯片4的/Q2输出的低电平脉冲的时间长度。具体地，在本实用新型的一个实施例中，该电阻R1的阻值为470KΩ，串接一电容值为0.1μF的电容C1。
实施中，结合图1和图2中所示，图2为单稳态电路3中的输出端
和复位芯片1输出的复位信号通过与门逻辑电路产生的Double Reset信号引脚产生的脉冲波形图，其中VCC是指供电电源电压，RESET是指与门逻辑电路产生的Double Reset信号引脚产生的脉冲波形。
通过检测复位芯片1的供电电压VCC，当供电电压VCC达到复位芯片1的供电电压的90%时，该复位芯片1内部的比较电路开始工作，同时在复位芯片1的复位信号输出端RST引脚输出一个大约200mS（Reset）左右的低电平脉冲。复位芯片1输出的复位信号通过与门逻辑电路2，该与门逻辑电路2的输出引脚Double Reset信号产生一个一定时间长度t1的大约200mS的低电平脉冲，具体波形如图2中所示。此外，该复位芯片1输出的低电平脉冲在提供给与门逻辑电路2的同时输出至单稳态电路3，具体地，该低电平脉冲输出至第一触发芯片4的输入端B1，该输入端B1引脚是检测脉冲的上升沿触发引脚，当检测到有上升沿电平后，该第一触发芯片4的输出端Q1会产生一个时间t2长度的高电平脉冲，如图2中所示。该第一触发芯片4的输出端Q1的高电平持续t2时间后恢复为低电平状态，具体地，该高电平持续的时间t2的长度由电阻R1，C1组成的第一充放电电路决定。第一触发芯片4的输出端Q1电平输出至第二触发芯片5的输入端
，该输入端
的触发电平是下降沿电平触发，当第一触发芯片4经过t2时间后在恢复至低电平时产生的下降沿会触发第二触发芯片5的输入端引脚，使第二触发芯片5的输出端
会产生一个时间长度为t3的低电平脉冲，该第二触发芯片5的输出端
在其输入端
被触发后保持t3时间的低电平后恢复为高电平状态，其中，该时间长度t3由第二电阻R2和第二电容C2组成的第二充放电电路决定。
综上所述，本实用新型中的复位芯片1通过连接第一触发芯片4和第二触发芯片5，可以实现二次自动复位。
以上所述仅为本实用新型较佳的实施例，并非因此限制本实用新型的申请专利范围，所以凡运用本实用新型说明书及图示内容所作出的等效结构变化，均包含在本实用新型的保护范围内。
Claims (5)
1.一种双复位电路，其特征在于，包括信号输入端和信号输出端，所述信号输入端包括一复位芯片，所述信号输出端包括与门逻辑电路，所述与门逻辑电路包括第一输入端、第二输入端以及一输出端，所述复位芯片的复位信号输出端和所述与门逻辑电路的第一输入端连接；所述信号输入端还包括单稳态电路，所述单稳态电路输出端与所述与门逻辑电路的第二输入端连接，所述门逻辑电路的输出端与电源连接。
2.根据权利要求1所述的双复位电路，其特征在于，所述单稳态电路包括第一触发芯片和第二触发芯片，所述第二触发芯片的输出端与所述与门逻辑电路的第二输入端连接，所述第一触发芯片的输出端与所述第二触发芯片的输入端连接，所述第一触发芯片的输入端与所述复位芯片的复位信号输出端连接。
3.根据权利要求2所述的双复位电路，其特征在于，还包括第一充放电电路，所述第一触发芯片与所述第一充放电电路连接，所述第一充放电电路主要由第一电阻和第一电容串联而成，所述第一电阻和所述第一电容分别与所述第一触发芯片的电阻连接端口和电容连接端口连接。
4.根据权利要求2所述的双复位电路，其特征在于，还包括第二充放电电路，所述第二触发芯片与第二充放电电路连接，所述第二充放电电路主要由第二电阻和第二电容串联而成，所述第二电阻和所述第二电容分别与所述第二触发芯片的电阻连接端口和电容连接端口连接。
5.根据权利要求1所述的双复位电路，其特征在于，还包括一检测电路，所述检测电路与所述复位芯片连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220691175 CN202998032U (zh) | 2012-12-13 | 2012-12-13 | 一种双复位电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220691175 CN202998032U (zh) | 2012-12-13 | 2012-12-13 | 一种双复位电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202998032U true CN202998032U (zh) | 2013-06-12 |
Family
ID=48569157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220691175 Expired - Fee Related CN202998032U (zh) | 2012-12-13 | 2012-12-13 | 一种双复位电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202998032U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103605415A (zh) * | 2013-12-10 | 2014-02-26 | 上海斐讯数据通信技术有限公司 | 一种支持热插拔板卡的复位电路、复位系统及方法 |
| CN107634760A (zh) * | 2017-09-28 | 2018-01-26 | 中国人民解放军国防科技大学 | 用于锁相环的自适应数字复位装置 |
-
2012
- 2012-12-13 CN CN 201220691175 patent/CN202998032U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103605415A (zh) * | 2013-12-10 | 2014-02-26 | 上海斐讯数据通信技术有限公司 | 一种支持热插拔板卡的复位电路、复位系统及方法 |
| CN107634760A (zh) * | 2017-09-28 | 2018-01-26 | 中国人民解放军国防科技大学 | 用于锁相环的自适应数字复位装置 |
| CN107634760B (zh) * | 2017-09-28 | 2020-09-11 | 中国人民解放军国防科技大学 | 用于锁相环的自适应数字复位装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202159973U (zh) | 一种电压检测保护电路 | |
| CN103605017A (zh) | 一种汽车开关量信号的检测方法 | |
| CN207147640U (zh) | 一种用于单光子探测的窄脉冲生成电路 | |
| CN202998032U (zh) | 一种双复位电路 | |
| CN104199343A (zh) | 一种基于串行储存方式的微型数据采集系统 | |
| CN103051322A (zh) | 一种芯片管脚复用电路 | |
| CN201590659U (zh) | 一种电磁炉的浪涌响应保护电路 | |
| CN204258758U (zh) | 一种掉电不产生复位信号的复位电路 | |
| CN204190733U (zh) | 一种可实现延时的高稳定性的复位电路 | |
| CN206727983U (zh) | 一种fpga上电io口输出延时电路 | |
| CN203688086U (zh) | 基于数字温度传感器的两线远距离温度测量电路 | |
| CN202976859U (zh) | Plc中的sd卡检测电路 | |
| CN202797862U (zh) | 一种新型智能控制器脱扣电路 | |
| CN201937561U (zh) | 低功耗延时可编程的上电复位电路 | |
| CN106571815A (zh) | 电平式高阻型数字鉴相器 | |
| CN202721658U (zh) | 一种集成上电复位功能的开关电源芯片 | |
| CN203732605U (zh) | 电池电压检测电路 | |
| CN204168135U (zh) | 一种过零检测模块 | |
| CN201926699U (zh) | 一种用于掉电检测的低压电路 | |
| CN209560523U (zh) | 一种看门狗电路 | |
| CN207215948U (zh) | 一种usb负载检测电路 | |
| WO2012061799A3 (en) | Latch circuits with synchronous data loading and self-timed asynchronous data capture | |
| CN207352402U (zh) | 用于控制轨道交通信号的主控单元结构 | |
| CN104460933B (zh) | 一种用于数字电源控制的保护电路 | |
| CN203149828U (zh) | 遥控接收信号的处理电路以及具有该电路的家用电器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130612 Termination date: 20201213 |