CN107634079A - 光电传感器及其制造方法 - Google Patents

光电传感器及其制造方法 Download PDF

Info

Publication number
CN107634079A
CN107634079A CN201710848379.5A CN201710848379A CN107634079A CN 107634079 A CN107634079 A CN 107634079A CN 201710848379 A CN201710848379 A CN 201710848379A CN 107634079 A CN107634079 A CN 107634079A
Authority
CN
China
Prior art keywords
layer
grid
semiconductor
gate dielectric
photoelectric sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710848379.5A
Other languages
English (en)
Other versions
CN107634079B (zh
Inventor
王凯
周贤达
郭海成
王文
张猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongshan Shengxin Information Technology Co Ltd
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201710848379.5A priority Critical patent/CN107634079B/zh
Publication of CN107634079A publication Critical patent/CN107634079A/zh
Application granted granted Critical
Publication of CN107634079B publication Critical patent/CN107634079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种光电传感器及其制造方法。该光电传感器传感器包括衬底,设在衬底上方的第一栅极,覆盖于第一栅极表面的第一栅介质层,设在第一栅介质层上表面的沟道区、源区及漏区,覆盖于沟道区、源区及漏区表面的第二栅介质层,与源区相接触的源极,与漏区相接触的漏极,设在第二栅介质层上表面且位于沟道区上方的第二栅极,覆盖于第二栅极表面并与其形成欧姆接触的导电层,位于导电层上表面并与其形成欧姆接触的半导体感光层,位于半导体感光层上表面并与其形成载流子势垒的势垒层、位于势垒层之上的第三栅极。该光电传感器能够用于大面积成像,并具有高空间分辨率,高灵敏度,且响应速度快。

Description

光电传感器及其制造方法
技术领域
本发明涉及半导体器件领域,特别是涉及一种光电传感器及其制造方法。
背景技术
光电传感器是数字成像技术的基础,广泛应用于数码相机、手机和医疗设备等领域。传统技术中用于数字成像技术的光电传感器主要包括基于单晶硅的CMOS传感器、CCD传感器以及基于氢化非晶硅的光电传感器。其中,基于单晶硅的CMOS传感器和CCD传感器具有良好的空间分辨率、灵敏度及响应速度,但是其成像面积较小,难以用于大面积成像,例如医疗领域的X光成像。而基于氢化非晶硅的光电传感器可以用于大面积成像,但是其空间分辨率低,灵敏度差,且响应速度慢。
发明内容
基于此,有必要提供一种能够用于大面积成像,并具有高空间分辨率,高灵敏度,且响应速度快的光电传感器及其制造方法。
一种光电传感器,包括:
衬底;
第一栅极,所述第一栅极设于所述衬底之上;
第一栅介质层,所述第一栅介质层覆盖于所述第一栅极的外表面;
半导体有源区,所述半导体有源区设于所述第一栅介质层之上,所述半导体有源区包括沟道区及分别位于所述沟道区两侧的源区和漏区;
第二栅介质层,所述第二栅介质层覆盖于所述半导体有源区外表面;
第二栅极,所述第二栅极设于所述第二栅介质层之上,且所述第二栅极位于所述沟道区的上方;
导电层,所述导电层设于所述第二栅介质层之上,且所述导电层覆盖于所述第二栅极的外表面,所述导电层与所述第二栅极形成欧姆接触;
半导体感光层,所述半导体感光层设于所述导电层之上,所述半导体感光层与所述导电层形成欧姆接触;
势垒层,所述势垒层位于所述半导体感光层之上,所述势垒层与所述半导体感光层接触并形成载流子势垒;
第三栅极,所述第三栅极设于所述势垒层之上;
可选地,所述第三栅极与所述势垒层形成欧姆接触;
钝化层,所述钝化层设于所述第二栅介质层之上,所述钝化层覆盖于所述导电层的边缘部、所述半导体感光层的边缘部以及所述势垒层的边缘部,且所述第三栅极位于所述钝化层的上表面;
源极,所述源极依次贯穿通过所述钝化层及所述第二栅介质层,以与所述源区相接触;以及
漏极,所述漏极依次贯穿通过所述钝化层及所述第二栅介质层,以与所述漏区相接触。
在其中一个实施例中,所述势垒层的材料与所述第三栅极的材料相同,所述势垒层与所述半导体感光层形成肖特基势垒。
在其中一个实施例中,所述势垒层的材料为第一导电类型半导体,所述势垒层与所述半导体感光层形成PN结势垒。
在其中一个实施例中,所述势垒层的材料为绝缘材料,所述第三栅极、所述势垒层以及所述半导体感光层形成MIS势垒。
在其中一个实施例中,所述源区与所述漏区的导电类型相同。
在其中一个实施例中,所述源区、所述漏区和/或所述沟道区的材料为多晶硅、非晶硅、非晶铟镓锌氧化物或有机半导体。
在其中一个实施例中,所述导电层的材料为金属或第二导电类型半导体。可选地,所述第一导电类型与所述第二导电类型互为相反的导电类型。
在其中一个实施例中,所述半导体感光层的导电类型为本征类型或轻掺杂类型,所述半导体感光层的材料为氢化非晶硅或有机物半导体。
在其中一个实施例中,所述第三栅极的材料为氧化铟锡。
在其中一个实施例中,所述衬底的材料为玻璃或陶瓷。
在其中一个实施例中,所述第一栅极和/或第二栅极的材料为金属、金属硅化物和多晶硅的一种或多种。
在其中一个实施例中,所述第一栅介质层和/或所述第二栅介质层的材料为氮化硅和二氧化硅的一种或两种。
在其中一个实施例中,所述钝化层的材料为绝缘材料。
本发明的光电传感器包括衬底,设在衬底上方的第一栅极,覆盖于第一栅极表面的第一栅介质层,设在第一栅介质层上表面的沟道区、源区及漏区,覆盖于沟道区、源区及漏区表面的第二栅介质层,与源区相接触的源极,与漏区相接触的漏极,设在第二栅介质层上表面且位于沟道区上方的第二栅极,覆盖于第二栅极表面并与其形成欧姆接触的导电层,位于导电层上表面并与其形成欧姆接触的半导体感光层,位于半导体感光层上表面并与其形成载流子势垒的势垒层、位于势垒层之上的第三栅极以及设于所述第二栅介质层的上表面、覆盖于导电层的两端部及半导体感光层的端部的钝化层。
该光电传感器包括依次形成的并垂直堆叠的光电二极管和双栅薄膜晶体管(TFT)。该光电二极管用于将光信号转化为电压信号,该双栅TFT用于将电压信号通过其亚阈区电流读出。其中,该光电传感器中的第三栅极用于与外围电路的复位(Reset)信号相连接。当Reset信号由高电压变为低电压时,第三栅极、势垒层以及半导体感光层之间的载流子势垒反偏。该半导体感光层内部形成耗尽区,该耗尽区即是该光电二极管的感光部。由于感光部与底部的双栅TFT在垂直方向上堆叠,进而该感光部能够铺满几乎整个像素,而不必专门留出空间来放置双栅TFT。因此,该光电传感器相对于传统的光电器件具备更高的填充因子,进而具有更高的空间分辨率及更大的成像面积。
此外,该光电传感器相对于传统的光电器件,由于双栅TFT位于光电二极管的下方,双栅TFT的可选择性更强,具备更好地灵敏度和响应速度。尤其是,当双栅TFT中半导体有源区的材料为迁移率更高、阻断状态下漏电流更低的多晶硅、非晶硅、非晶铟镓锌氧化物或有机半导体时,该双栅TFT的灵敏度和响应速度都较好。
因此,该光电传感器能够用于大面积成像,并具有高空间分辨率,高灵敏度,且响应速度快,该光电传感器的工作性能较好。
此外,还有必要提供一种光电传感器的制造方法。
一种光电传感器的制造方法,包括如下步骤:
在衬底的上表面形成第一栅极;
在所述第一栅极的外表面形成第一栅介质层;
在所述第一栅介质层的上表面形成半导体材料层;
在所述半导体材料层的外表面形成第二栅介质层;
在所述第二栅介质层的上表面形成第二栅极;
以所述第二栅极为掩膜,将所述半导体材料层进行离子注入掺杂处理,分别形成源区、漏区及沟道区,即得半导体有源区;
在所述第二栅极的外表面形成导电层,所述导电层与所述第二栅极形成欧姆接触;
在所述导电层的上表面形成半导体感光层,所述半导体感光层与所述导电层形成欧姆接触;
在所述第二栅介质层的上表面、所述导电层的两端部、所述半导体感光层外表面分别形成钝化层;
将所述钝化层进行刻蚀处理,并在所述半导体感光层的上表面形成势垒层和第三栅极,所述势垒层与所述半导体感光层接触并形成载流子势垒;
将所述钝化层及所述导电层分别进行刻蚀处理,所述源极依次贯穿通过所述钝化层及所述第二栅介质层,以接触所述源区的表面;所述漏极依次贯穿通过所述钝化层及所述第二栅介质层,以接触所述漏区的表面,即得所述光电传感器。
通过该方法制造的光电传感器,能够用于大面积成像,并具有高空间分辨率,高灵敏度,且响应速度快。该制造方法可以提高光电传感器的工作性能,制造效率较高,适于产业化生产。
附图说明
图1为一实施方式的具有肖特基势垒的光电传感器的截面结构示意图;
图2是图1实施方式的光电传感器的等效电路图;
图3是图1实施方式的光电传感器的感光原理示意图;
图4是图1实施方式的光电传感器的操作时序示意图;
图5是一实施方式的具有PN结势垒的光电传感器的截面结构示意图;
图6是一实施方式的具有MIS势垒的光电传感器的截面结构示意图。
附图标记说明如下:
10.光电传感器;100.衬底;110.第一栅极;120.第一栅介质层;130.半导体有源区,131.源区,132.漏区,133.沟道区;140.第二栅介质层;150.第二栅极;160.导电层;170.半导体感光层;180.势垒层;190.第三栅极;200.钝化层;211.源极;212.漏极。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明的光电传感器及其制造方法进行更全面的描述。附图中给出了本发明的较佳实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在一个实施方式中,该光电传感器10包括衬底110,设在衬底110上方的第一栅极110,覆盖于第一栅极110表面的第一栅介质层120,设在第一栅介质层120上表面的沟道区133、源区131及漏区132,覆盖于沟道区133、源区131及漏区132表面的第二栅介质层140,与源区131相接触的源极211,与漏区132相接触的漏极212,设在第二栅介质层140上表面且位于沟道区133上方的第二栅极150,覆盖于第二栅极150表面并与其形成欧姆接触的导电层160,位于导电层160上表面并与其形成欧姆接触的半导体感光层170,位于半导体感光层170上表面并与其形成载流子势垒的势垒层180、位于势垒层180之上的第三栅极190以及设于所述第二栅介质层140的上表面、覆盖于导电层160的两端部及半导体感光层170的端部的钝化层200。
其中,该导电层160、半导体感光层170、势垒层180以及第三栅极190组成光电二极管。该衬底100、第一栅极110、第一栅介质层120、半导体有源区130、第二栅介质层140以及第二栅极150组成双栅薄膜晶体管(TFT)。该光电二极管和双栅薄膜晶体管(TFT)在垂直方向上依次堆叠形成光电传感器10。该光电二极管利用半导体感光层170进行光吸收,并将光信号转化为电压信号。可选地,该光电二极管为肖特基二极管、PIN二极管或MIS结构。该双栅TFT用于将电压信号通过其亚阈区电流读出。
该光电二极管的第三栅极190用于与外围电路的复位(Reset)信号相连接。当Reset信号由高电压变为低电压时,第三栅极190、势垒层180以及半导体感光层170之间的载流子势垒反偏。该半导体感光层170内部形成耗尽区,该耗尽区即是该光电二极管的感光部。由于感光部与底部的双栅TFT在垂直方向上堆叠,进而该感光部能够铺满几乎整个像素,而不必专门留出空间来放置双栅TFT。因此,该光电传感器10相对于传统的光电器件具备更高的填充因子,进而具有更高的空间分辨率及更大的成像面积。
在一个实施例中,该源区131与该漏区132的导电类型相同。
在一个实施例中,该源区131、该漏区132和/或该沟道区133的材料为多晶硅、非晶硅、非晶铟镓锌氧化物或有机半导体。
在一个实施例中,该导电层160的材料为金属或第二导电类型半导体。当该导电层160的材料为第二导电类型半导体时,该势垒层180的材料为第一导电类型半导体,第一导电类型与第二导电类型互为相异的导电类型。如该势垒层180的材料为P型半导体,则该导电层160的材料为N型半导体;该势垒层180的材料为N型半导体,则该导电层160的材料为P型半导体。
在一个实施例中,该半导体感光层170的导电类型为本征类型或轻掺杂类型,该半导体感光层170的材料为氢化非晶硅或有机物半导体。当该半导体感光层170的导电类型为轻掺杂类型时,以使该半导体感光层170具有高电阻率。
在一个实施例中,该第三栅极190的材料为氧化铟锡。
此外,还有必要提供该光电传感器10的制造方法。
1)在衬底100的上表面形成第一栅极110。
2)在该第一栅极110的外表面形成第一栅介质层120。
3)在该第一栅介质层120的上表面形成半导体材料层。
4)在该半导体材料层的外表面形成第二栅介质层140。
5)在该第二栅介质层140的上表面形成第二栅极150。
6)以该第二栅极150为掩膜,将该半导体材料层进行离子注入掺杂处理,分别形成源区131、漏区132及沟道区133,即得半导体有源区130。
7)在该第二栅极150的外表面形成导电层160,该导电层160与该第二栅极150形成欧姆接触。在该导电层160的上表面形成半导体感光层170,该半导体感光层170与该导电层160形成欧姆接触。
8)在该第二栅介质层140的上表面、该导电层160的两端部、该半导体感光层170外表面分别形成钝化层200。
9)将该钝化层200进行刻蚀处理,以在该半导体感光层170的上表面形成势垒层180和第三栅极190,该第三栅极190与该半导体感光层170接触并形成载流子势垒。可选地,该第三栅极190与所述势垒层180形成欧姆接触。
10)将该钝化层200及该导电层160分别进行刻蚀处理,该源极211依次贯穿通过该钝化层200及该第二栅介质层140,以接触该源区131的表面;该漏极212依次贯穿通过该钝化层200及该第二栅介质层140,以接触该漏区132的表面,即得该光电传感器10。
通过该方法制造的光电传感器10能够用于大面积成像,并具有高空间分辨率,高灵敏度,且响应速度快。该制造方法可以提高光电传感器10的工作性能,制造效率较高,适于产业化生产。
如图1所示的实施方式中,该光电二极管为肖特基二极管,该势垒层180与第三栅极190的材料相同。实际上,该第三栅极190的功能包括势垒层180的功能。该第三栅极190的上部用于与外围电路的复位(Reset)信号相连接,该第三栅极190的下部与半导体感光层170形成肖特基势垒。因此,该第三栅极190的可以用来替代该势垒层180。
具体地,该光电传感器10传感器包括衬底100,设在衬底100上方的第一栅极110,覆盖于第一栅极110表面的第一栅介质层120,设在第一栅介质层120上表面的沟道区133、源区131及漏区132,覆盖于沟道区133、源区131及漏区132表面的第二栅介质层140,与源区131相接触的源极211、与漏区132相接触的漏极212,设在第二栅介质层140上表面且位于沟道区133上方的第二栅极150,覆盖于第二栅极150表面并与其形成欧姆接触的导电层160,位于导电层160上表面并与其形成欧姆接触的半导体感光层170,位于半导体感光层170上表面并与其形成肖特基接触的第三栅极190以及设于该第二栅介质层140的上表面、并覆盖于导电层160的两端部及半导体感光层170的端部的钝化层200。
该衬底100为大面积的绝缘衬底100。可选地,该衬底100的材料为玻璃或陶瓷。
该第一栅极110设于该衬底100之上。可选地,该第一栅极110的方块电阻较小。为了便于后续半导体有源区130的制备,该第一栅极110的熔点需要大于等于500℃。进一步可选地,该第一栅极110的材料为金属、金属硅化物和多晶硅的一种或多种。具体地,该第一栅极110可以是钼、钛、钨等金属,可以是硅化镍、硅化钛等金属硅化物,也可以是重掺杂的多晶硅。
该第一栅介质层120覆盖于该第一栅极110的外表面。可选地,该第一栅介质层120的材料为氮化硅和二氧化硅的一种或两种。该氮化硅和二氧化硅都是常用的绝缘薄膜材料,且能够通过离子增强化学气相淀积(PECVD)形成绝缘薄膜。
该半导体有源区130设于该第一栅介质层120之上,该半导体有源区130包括沟道区133及分别位于该沟道区133两侧的源区131和漏区132。当第二栅极150的偏压适当时,该沟道区133的表面可以形成导电沟道,能够将位于沟道区133两侧的源区131和漏区132进行连接。为实现阻断状态下的低漏电流,沟道区133一般是非掺杂/轻掺杂的本征区/高电阻率区。为减少电流路径上的寄生电阻,源区131和漏区132一般是重掺杂的低电阻率区。该源区131和该漏区132的导电类型相同,如该源区131和该漏区132可以均为P型;或该源区131和漏区132也可以均为N型,这两种情况下均能实现第二栅极150对沟道电流的控制。
该源区131、沟道区133和漏区132构成双栅薄膜晶体管(TFT)的半导体有源区130。该半导体有源区130的材料是半导体材料,如多晶硅、氢化非晶硅、非晶铟镓锌氧化物(IGZO)或有机半导体材料。有机半导体材料的导电类型与无机半导体材料的导电类型类似,可以分为电子传输层、空穴传输层和本征层。该沟道区133还能够通过第一栅介质层120与第一栅极110形成电容耦合。
该第二栅介质层140覆盖于该半导体有源区130外表面。该第二栅介质层140即是双栅TFT的栅介质层。可选地,该第二栅介质层140的材料为氮化硅和二氧化硅的一种或两种。该氮化硅和二氧化硅都是常用的绝缘薄膜材料,且能够通过离子增强化学气相淀积(PECVD)形成绝缘薄膜。
该第二栅极150设于该第二栅介质层140之上,且该第二栅极150位于该沟道区133的上方。可选地,该第二栅极150的方块电阻较小。此外,该第二栅极150需要作为源区131和漏区132的掩膜,该第一栅极110的熔点需要大于等于500℃。进一步可选地,该第二栅极150的材料为金属、金属硅化物和多晶硅的一种或多种。具体地,该第二栅极150可以是钼、钛、钨等金属,可以是硅化镍、硅化钛等金属硅化物,也可以是重掺杂的多晶硅。
该导电层160设于该第二栅介质层140之上,且该导电层160覆盖于该第二栅极150的外表面,该导电层160与该第二栅极150形成欧姆接触。通过采用欧姆接触,能够使电压顺利传导。可选地,该导电层160具有较小的方块电阻。进一步可选地,该导电层160的材料具有较低的电阻率,可以为金属、N型半导体、重掺杂无机半导体或电子/空穴输运有机化合物半导体。其中,重掺杂是指材料中的载流子浓度等于或接近其在材料中的饱和浓度。该导电层160覆盖于第二栅极150的外表面,能够保证光电压顺利传导到第二栅极150。
该半导体感光层170设于该导电层160之上,该半导体感光层170与该导电层160形成欧姆接触。该半导体感光层170位于导电层160之上。该半导体具有一定的厚度,可以为500nm,其能够吸收入射光并将其转化为电子-空穴对。通过采用欧姆接触,能够使电压顺利传导到第二栅极150。可选地,该半导体感光层170为非掺杂或n型轻掺杂,能够保证该半导体感光层170与第三栅极190形成的肖特基接触产生的耗尽区足够宽。其中,非掺杂的氢化非晶硅材料由于其内部的硅悬挂键的影响,电学性能上可等效于n型轻掺杂的。n型轻掺杂是指材料中的载流子以电子为主,并且n型杂质的浓度远小于其在材料中的饱和浓度。半导体感光层170也可用有机化合物半导体材料代替,以实现相对更低的制造成本。
该第三栅极190设于该半导体感光层170之上,该第三栅极190与该半导体感光层170形成肖特基接触。即该第三栅极190既是电极,也是势垒材料。该第三栅极190与该半导体感光层170通过肖特基接触使半导体感光层170具有一定的耗尽区,形成光电二极管的感光部分。该第三栅极190的材料为透明导电材料。可选地,该第三栅极190的材料为氧化铟锡。该第三栅极190连接至外围电路的复位(Reset)信号。
光线从第三栅极190的上表面入射至半导体感光层170的耗尽区,产生的电子-空穴对被耗尽区电场分开,从而改变光电二极管的反向偏压。该导电层160、半导体感光层170以及该第二栅极150之间的接触均是欧姆接触,且导电层160的方块电阻相对较小,电压能够顺利传导,进而改变后的反向偏压经过导电层160传导至第二栅极150。
该钝化层200设于该第二栅介质层140之上,该钝化层200覆盖于该导电层160的两端部及该半导体感光层170的两端部,该钝化层200部分覆盖于该半导体感光层170的上表面,且该第三栅极190部分覆盖于该钝化层200的上表面。该钝化层200的材料可以为氮化硅、二氧化硅、磷硅玻璃、硼硅玻璃、硼磷硅玻璃和聚酰亚胺等绝缘材料。
在一个实施例中,该光电传感器10的表面覆盖有钝化层200,该钝化层200可以在半导体感光层170、源区131和漏区132的上表面形成窗口,分别用于引出第三栅极190、源极211和漏极212。其中,该源极211依次贯穿通过该钝化层200及该第二栅介质层140,以与该源区131相接触;该漏极212依次贯穿通过该钝化层200及该第二栅介质层140,以与漏区132相接触。该钝化层200用于防止环境中的可移动电荷、水汽等污染物进入光电传感器10内部。
该光电传感器10包括衬底100,设在衬底100上方的第一栅极110,覆盖于第一栅极110表面的第一栅介质层120,设在第一栅介质层120上表面的沟道区133、源区131及漏区132,覆盖于沟道区133、源区131及漏区132表面的第二栅介质层140,与源区131相接触的源极211,与漏区132相接触的漏极212,设在第二栅介质层140上表面且位于沟道区133上方的第二栅极150,覆盖于第二栅极150表面并与其形成欧姆接触的导电层160,位于导电层160上表面并与其形成欧姆接触的半导体感光层170,位于半导体感光层170上表面并与其形成肖特基接触的第三栅极190,设于该第二栅介质层140的上表面、覆盖于导电层160的两端部及半导体感光层170的端部的钝化层200。
该光电传感器10包括光电二极管和双栅薄膜晶体管(TFT),该氢化非晶硅光电二极管和双栅TFT在垂直方向上堆叠。该光电传感器10能够用于大面积成像,并具有高空间分辨率,高灵敏度,且响应速度快,该光电传感器10的工作性能较好。
该光电传感器10的制造方法,包括如下步骤:
1)在衬底100的上表面形成第一栅极110。
可选地,通过蒸发、溅射或电镀等工艺在衬底100上形成一层导电薄膜,然后通过光刻刻蚀形成第一栅极110。
具体地,通过溅射在衬底100上形成一层多晶硅导电薄膜,图形化之后可以通过淀积金属、退火、化学腐蚀金属的方法将全部或部分的多晶硅转化为金属硅化物。
2)在该第一栅极110的外表面形成第一栅介质层120。
可选地,通过低压化学气相淀积(LPCVD)或等离子增强化学气相淀积(PECVD)等工艺淀积一层绝缘层,形成第一栅介质层120。
3)在该第一栅介质层120的上表面形成半导体材料层。
可选地,通过LPCVD、PECVD或溅射的工艺在第一栅介质层120上淀积一层半导体材料,形成半导体材料层。再通过光刻刻蚀形成非掺杂的半导体有源区130。
4)在该半导体材料层的外表面形成第二栅介质层140。
可选地,通过LPCVD或PECVD等工艺在半导体材料层的表面淀积一层绝缘层,形成第二栅介质层140。
5)在该第二栅介质层140的上表面形成第二栅极150。
可选地,通过蒸发、溅射或电镀等工艺在第二栅介质层140的表面形成一层导电薄膜,然后通过光刻、刻蚀形成第二栅极150。
具体地,通过电镀在第二栅介质层140上形成一层多晶硅导电薄膜,图形化之后可以通过淀积金属、退火、化学腐蚀金属的方法将全部或部分的多晶硅转化为金属硅化物。
6)以该第二栅极150为掩膜,将该半导体材料层进行离子注入掺杂处理,分别形成源区131、漏区132及沟道区133,即得半导体有源区130。
可选地,将第二栅极150作为掩膜,进行p型或n型离子注入掺杂处理。
具体地,将硼离子注入到第二栅极150未遮挡的区域,形成掺杂源区131和掺杂漏区132,而硼离子无法注入到被第二栅极150遮挡的区域,进而该区域保持非掺杂的状态,形成沟道区133。注入到源区131以及漏区132硼离子再通过600摄氏度左右的高温进行退火处理,进而得到被激活的p型掺杂半导体有源区130。
7)在该第二栅极150的外表面形成导电层160,该导电层160与该第二栅极150形成欧姆接触。在该导电层160的上表面形成半导体感光层170,该半导体感光层170与该导电层160形成欧姆接触。
可选地,通过PECVD淀积一层导电薄膜和一层氢化非晶硅薄膜,然后通过光刻刻蚀形成半导体感光层170和位于其下方的导电层160。进一步可选地,该导电层160的材料为n型重掺杂的氢化非晶硅,能够与感光的轻掺杂/非掺杂氢化非晶硅在同一台设备中淀积。
8)在该第二栅介质层140的上表面、该导电层160的两端部、该半导体感光层170外表面分别形成钝化层200。
可选地,通过旋涂、PECVD或LPCVD的工艺淀积钝化层200,以使该光电传感器10的表面覆盖有钝化层200。
具体地,该钝化层200的材料为聚酰亚胺时,可以通过旋涂的方式淀积。该钝化层200的材料为氮化硅时,可以通过PECVD的方式淀积。
9)将该钝化层200进行刻蚀处理,以在该半导体感光层170的上表面形成第三栅极190,该第三栅极190与该半导体感光层170形成肖特基接触。
10)将该钝化层200及该导电层160分别进行刻蚀处理,该源极211依次贯穿通过该钝化层200及该第二栅介质层140,以接触该源区131的表面;该漏极212依次贯穿通过该钝化层200及该第二栅介质层140,以接触该漏区132的表面,即得该光电传感器10。
可选地,钝化层200淀积完成后,通过光刻刻蚀将半导体感光层170、源区131和漏区132的上表面暴露出来,通过溅射或蒸发等工艺形成透明的导电薄膜。再通过光刻刻蚀分别形成第三栅极190、源极211和漏极212。
通过该方法制造的光电传感器10,能够用于大面积成像,并具有高空间分辨率,高灵敏度,且响应速度快。该制造方法可以提高光电传感器10的工作性能,制造效率较高,适于产业化生产。
如图2所示,该光电传感器10中光电二极管的第三栅极190与外围电路的复位(Reset)信号相连接。当Reset信号由高电压变为低电压时,第三栅极190与半导体感光层170之间的肖特基结反偏。该半导体感光层170内部形成耗尽区,该耗尽区即是该光电传感器10的感光部。由于感光部与底部的双栅TFT在垂直方向上堆叠,进而该感光部能够铺满几乎整个像素,而不必专门留出空间来放置双栅TFT。因此,该光电传感器10相对于传统的光电器件具备更高的填充因子,进而具有更高的空间分辨率及更大的成像面积。
当光线从第三栅极190的上方入射到耗尽区中时,产生的电子-空穴对被耗尽区中的内建电场分开,电子通过半导体感光层170和导电层160流向第二栅极150,空穴则流向第三栅极190。因此,第二栅极150与第三栅极190之间的电压相对无光照的情况降低。由于双栅TFT的源极211始终与电源(VDD)相连,电位固定,第二栅极150的电压降低相当于双栅TFT的栅-源电压(VGS)的绝对值升高。因此,漏极212的输出电流(IDS)增加。以使该光电传感器10为高灵敏状态,连接到第一栅极110的寻址(Select)信号用于控制双栅TFT的工作点。
如图3所示,当Select信号的电压水平适当时,双栅TFT工作于亚阈区,此时漏极212的输出电流IDS对VGS最为敏感。该光电传感器10相对于传统的光电器件,由于双栅TFT位于光电二极管的下方,双栅TFT的可选择性更强,具备更好地灵敏度和响应速度。尤其是,当双栅TFT的材料为迁移率更高、阻断状态下漏电流更低的多晶硅或铟镓锌氧化物(IGZO)时,该双栅TFT的灵敏度和响应速度都较好。
如图4所示,该光电传感器10的工作过程如下:
1)Reset信号由高电压转变为低电压,此时肖特基结由平衡态转变为反偏状态,半导体感光层170内部的耗尽区宽度增加。
2)光线开始照射光电传感器10的表面,透过第三栅极190入射到半导体感光层170中。该半导体感光层170内部形成耗尽区,在耗尽区中产生的电子-空穴对被肖特基结的内建电场分开。随着入射光的剂量不断增加,第二栅极150的电位不断下降。
3)光照结束后,存储于反偏的肖特基结上的电荷量基本保持不变,进而第二栅极150的电位不再变化。
4)第一栅极110的Select信号由高电压变为低电压,使双栅TFT的工作区由阻断区变为亚阈区,经第二栅极150调制的沟道电流IDS作为数据由漏极212输出到外部电路中。
5)Select信号恢复至高电压,电流输出结束。在此期间输出的电流经过积分器转化为电压,而该电压通过模拟信号-数字信号转换电路转化为数字信号输出。
6)Reset信号恢复至高电压,肖特基结正偏直至耗尽区恢复到平衡态,该光电传感器10恢复到初始状态,准备进行下一个工作周期。
如图5所示的实施方式中,与图1所示的实施方式的具有肖特基势垒的光电传感器10区别是该光电二极管为PIN二极管,该势垒层180的材料为P型半导体,该势垒层180与该半导体感光层170形成PN结势垒,该导电层160的材料为N型半导体。可选地,该势垒层180的材料为N型半导体时,该势垒层180与该半导体感光层170形成PN结势垒,该导电层160的材料为P型半导体。该光电传感器10的结构与图1所示的实施方式的具有肖特基势垒的光电传感器10区别在于半导体感光层170与该第三栅极190的之间设有势垒层180,该势垒层180与该半导体感光层170形成PN结势垒,其工作原理及工作过程与该具有肖特基势垒的光电传感器10均相同。
如图6所示的实施方式中,与图1所示的实施方式的具有肖特基势垒的光电传感器10区别是该光电二极管为MIS结构,该势垒层180的材料为绝缘材料,该第三栅极190、该势垒层180以及所述半导体感光层170形成金属-绝缘体-半导体(MIS)势垒。该光电传感器10的结构与图1所示的实施方式的具有肖特基势垒的光电传感器10区别在于半导体感光层170与该第三栅极190的之间设有势垒层180,该势垒层180与该半导体感光层170及第三栅极形成MIS势垒。可选地,钝化层200可以用来替代该势垒层180,该钝化层200可以直接覆盖设于该半导体感光层170的上表面,该钝化层200与该第三栅极190及半导体感光层170形成MIS势垒。该第三栅极190加负电压信号时,感光区发生耗尽,在其中产生的电子-空穴对被耗尽区中的电场所分离,产生光电压。光电压通过导电层160传导到第二栅极150。实际上,其工作原理及工作过程与该具有肖特基势垒的光电传感器10均相同。
本发明的光电传感器10包括衬底100,设在衬底100上方的第一栅极110,覆盖于第一栅极110表面的第一栅介质层120,设在第一栅介质层120上表面的沟道区133、源区131及漏区132,覆盖于沟道区133、源区131及漏区132表面的第二栅介质层140,与源区131相接触的源极211,与漏区132相接触的漏极212,设在第二栅介质层140上表面且位于沟道区133上方的第二栅极150,覆盖于第二栅极150表面并与其形成欧姆接触的导电层160,位于导电层160上表面并与其形成欧姆接触的半导体感光层170,位于半导体感光层170上表面并与其形成载流子势垒的势垒层180、位于势垒层180之上的第三栅极190以及设于所述第二栅介质层140的上表面、覆盖于导电层160的两端部及半导体感光层170的端部的钝化层200。
该光电传感器10包括依次形成并垂直堆叠的光电二极管和双栅薄膜晶体管(TFT)。该光电二极管用于将光信号转化为电压信号,该双栅TFT用于将电压信号通过其亚阈区电流读出。其中,该光电传感器中的第三栅极用于与外围电路的复位(Reset)信号相连接。当Reset信号由高电压变为低电压时,第三栅极190、势垒层180以及半导体感光层170之间的载流子势垒反偏。该半导体感光层170内部形成耗尽区,该耗尽区即是该光电二极管的感光部。由于感光部与底部的双栅TFT在垂直方向上堆叠,进而该感光部能够铺满几乎整个像素,而不必专门留出空间来放置双栅TFT。因此,本发明的光电传感器10相对于传统的光电器件具备更高的填充因子,进而具有更高的空间分辨率及更大的成像面积。
此外,该光电传感器10相对于传统的光电器件,由于双栅TFT位于光电二极管的下方,双栅TFT的可选择性更强,具备更好地灵敏度和响应速度。尤其是,当双栅TFT中半导体有源区的材料为迁移率更高、阻断状态下漏电流更低的多晶硅、非晶硅、非晶铟镓锌氧化物或有机半导体时,该双栅TFT的灵敏度和响应速度都较好。
因此,该光电传感器10能够用于大面积成像,并具有高空间分辨率,高灵敏度,且响应速度快,该光电传感器的工作性能较好。
该光电传感器10可以应用于数码相机、手机和医疗设备等领域,但也不限于上述技术领域。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种光电传感器,其特征在于,包括:
衬底;
第一栅极,所述第一栅极设于所述衬底之上;
第一栅介质层,所述第一栅介质层覆盖于所述第一栅极的外表面;
半导体有源区,所述半导体有源区设于所述第一栅介质层之上,所述半导体有源区包括沟道区及分别位于所述沟道区两侧的源区和漏区;
第二栅介质层,所述第二栅介质层覆盖于所述半导体有源区外表面;
第二栅极,所述第二栅极设于所述第二栅介质层之上,且所述第二栅极位于所述沟道区的上方;
导电层,所述导电层设于所述第二栅介质层之上,且所述导电层覆盖于所述第二栅极的外表面,所述导电层与所述第二栅极形成欧姆接触;
半导体感光层,所述半导体感光层设于所述导电层之上,所述半导体感光层与所述导电层形成欧姆接触;
势垒层,所述势垒层位于所述半导体感光层之上,所述势垒层与所述半导体感光层接触并形成载流子势垒;
第三栅极,所述第三栅极设于所述势垒层之上;
钝化层,所述钝化层设于所述第二栅介质层之上,所述钝化层覆盖于所述导电层的边缘部、所述半导体感光层的边缘部以及所述势垒层的边缘部,且所述第三栅极位于所述钝化层的上表面;
源极,所述源极依次贯穿通过所述钝化层及所述第二栅介质层,以与所述源区相接触;以及
漏极,所述漏极依次贯穿通过所述钝化层及所述第二栅介质层,以与所述漏区相接触。
2.根据权利要求1所述的光电传感器,其特征在于,所述势垒层的材料与所述第三栅极的材料相同,所述势垒层与所述半导体感光层形成肖特基势垒。
3.根据权利要求1所述的光电传感器,其特征在于,所述势垒层的材料为第一导电类型半导体,所述势垒层与所述半导体感光层形成PN结势垒。
4.根据权利要求1所述的光电传感器,其特征在于,所述势垒层的材料为绝缘材料,所述第三栅极、所述势垒层以及所述半导体感光层形成MIS势垒。
5.根据权利要求1-4任一项所述的光电传感器,其特征在于,所述源区与所述漏区的导电类型相同。
6.根据权利要求1-4任一项所述的光电传感器,其特征在于,所述源区、所述漏区和/或所述沟道区的材料为多晶硅、非晶硅、非晶铟镓锌氧化物或有机半导体。
7.根据权利要求1-4任一项所述的光电传感器,其特征在于,所述导电层的材料为金属或第二导电类型半导体。
8.根据权利要求1-4任一项所述的光电传感器,其特征在于,所述半导体感光层的导电类型为本征类型或轻掺杂类型,所述半导体感光层的材料为氢化非晶硅或有机物半导体。
9.根据权利要求1-4任一项所述的光电传感器,其特征在于,所述第三栅极的材料为氧化铟锡。
10.一种光电传感器的制造方法,其特征在于,包括如下步骤:
在衬底的上表面形成第一栅极;
在所述第一栅极的外表面形成第一栅介质层;
在所述第一栅介质层的上表面形成半导体材料层;
在所述半导体材料层的外表面形成第二栅介质层;
在所述第二栅介质层的上表面形成第二栅极;
以所述第二栅极为掩膜,将所述半导体材料层进行离子注入掺杂处理,分别形成源区、漏区及沟道区,即得半导体有源区;
在所述第二栅极的外表面形成导电层,所述导电层与所述第二栅极形成欧姆接触;
在所述导电层的上表面形成半导体感光层,所述半导体感光层与所述导电层形成欧姆接触;
在所述第二栅介质层的上表面、所述导电层的两端部、所述半导体感光层外表面分别形成钝化层;
将所述钝化层进行刻蚀处理,并在所述半导体感光层的上表面形成势垒层和第三栅极,所述势垒层与所述半导体感光层接触并形成载流子势垒;
将所述钝化层及所述导电层分别进行刻蚀处理,所述源极依次贯穿通过所述钝化层及所述第二栅介质层,以接触所述源区的表面;所述漏极依次贯穿通过所述钝化层及所述第二栅介质层,以接触所述漏区的表面,即得所述光电传感器。
CN201710848379.5A 2017-09-19 2017-09-19 光电传感器及其制造方法 Active CN107634079B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710848379.5A CN107634079B (zh) 2017-09-19 2017-09-19 光电传感器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710848379.5A CN107634079B (zh) 2017-09-19 2017-09-19 光电传感器及其制造方法

Publications (2)

Publication Number Publication Date
CN107634079A true CN107634079A (zh) 2018-01-26
CN107634079B CN107634079B (zh) 2020-05-08

Family

ID=61102023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710848379.5A Active CN107634079B (zh) 2017-09-19 2017-09-19 光电传感器及其制造方法

Country Status (1)

Country Link
CN (1) CN107634079B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735782A (zh) * 2018-04-19 2018-11-02 佛山市顺德区中山大学研究院 一种基于oled的光电传感器的垂直集成结构
CN108735769A (zh) * 2018-08-25 2018-11-02 Oppo广东移动通信有限公司 显示屏组件及电子装置
CN109580736A (zh) * 2018-11-09 2019-04-05 中山大学 基于双栅结构氧化物薄膜晶体管的传感器件及其制备方法
CN110993663A (zh) * 2019-12-04 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN112382692A (zh) * 2020-10-16 2021-02-19 复旦大学 基于双光电栅极结构的半导体波长探测器及其制备方法
CN114335235A (zh) * 2021-12-30 2022-04-12 中国科学院半导体研究所 一种智能光探测器及其使用方法和制备方法
WO2022233203A1 (zh) * 2021-05-07 2022-11-10 Oppo广东移动通信有限公司 驱动基板及其制备方法、显示面板及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0913860A2 (en) * 1997-10-29 1999-05-06 Xerox Corporation Method of manufacturing a thin film transistor
US20070122948A1 (en) * 2005-11-30 2007-05-31 Ching-Yeu Wei Thin-film transistor and diode array for an imager panel or the like
WO2008157553A2 (en) * 2007-06-20 2008-12-24 Aptina Imaging Corporation Imager pixel structure and circuit
CN102332457A (zh) * 2011-01-21 2012-01-25 香港应用科技研究院有限公司 高光效cmos图像传感器
CN105428384A (zh) * 2015-12-28 2016-03-23 上海集成电路研发中心有限公司 一种图形传感器及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0913860A2 (en) * 1997-10-29 1999-05-06 Xerox Corporation Method of manufacturing a thin film transistor
US20070122948A1 (en) * 2005-11-30 2007-05-31 Ching-Yeu Wei Thin-film transistor and diode array for an imager panel or the like
WO2008157553A2 (en) * 2007-06-20 2008-12-24 Aptina Imaging Corporation Imager pixel structure and circuit
CN102332457A (zh) * 2011-01-21 2012-01-25 香港应用科技研究院有限公司 高光效cmos图像传感器
CN105428384A (zh) * 2015-12-28 2016-03-23 上海集成电路研发中心有限公司 一种图形传感器及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735782A (zh) * 2018-04-19 2018-11-02 佛山市顺德区中山大学研究院 一种基于oled的光电传感器的垂直集成结构
CN108735782B (zh) * 2018-04-19 2021-10-19 佛山市顺德区中山大学研究院 一种基于oled的光电传感器的垂直集成结构
CN108735769A (zh) * 2018-08-25 2018-11-02 Oppo广东移动通信有限公司 显示屏组件及电子装置
CN109580736A (zh) * 2018-11-09 2019-04-05 中山大学 基于双栅结构氧化物薄膜晶体管的传感器件及其制备方法
CN110993663A (zh) * 2019-12-04 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN112382692A (zh) * 2020-10-16 2021-02-19 复旦大学 基于双光电栅极结构的半导体波长探测器及其制备方法
CN112382692B (zh) * 2020-10-16 2022-08-19 复旦大学 基于双光电栅极结构的半导体波长探测器及其制备方法
WO2022233203A1 (zh) * 2021-05-07 2022-11-10 Oppo广东移动通信有限公司 驱动基板及其制备方法、显示面板及电子设备
CN114335235A (zh) * 2021-12-30 2022-04-12 中国科学院半导体研究所 一种智能光探测器及其使用方法和制备方法

Also Published As

Publication number Publication date
CN107634079B (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
CN107634079A (zh) 光电传感器及其制造方法
CN209389038U (zh) 图像传感器
US8513761B2 (en) Backside illumination semiconductor image sensor
WO2015141777A1 (ja) 光検出装置
CN105308749A (zh) 固态图像拾取元件、其制造方法和电子设备
WO2016195000A1 (ja) フォトセンサ基板
US11056608B2 (en) Infrared detection film, infrared detection sensor and infrared detection display apparatus including the infrared detection film, and method of making the infrared detection film
CN104854710B (zh) 具有motft的像素化成像器和工艺
WO2016195001A1 (ja) アクティブマトリクス基板
US12089424B2 (en) Photodetectors with semiconductor active layers for under-display fingerprint and gesture sensors
KR100850289B1 (ko) 적층 구조의 이미지센서 및 그 제조방법
CN112909116B (zh) 一种基于介电层响应的场效应管光电探测器
CN106449861A (zh) 光传感器元件和光电转换装置
CN113948594B (zh) 可编程光电探测器及其制备方法
Nathan et al. Oxide electronics: Translating materials science from lab-to-fab
KR20110109066A (ko) 산화물 반도체 트랜지스터를 구비한 엑스선 검출기
CN109273555B (zh) 一种光电子注入型x射线探测器件及其制备方法
US20150034944A1 (en) X-ray detecting panel and manufacturing method thereof
CN103855177A (zh) 图像传感器
US20200343283A1 (en) Image sensor structure and manufacturing method thereof
CN103579262B (zh) 一种cmos图像传感器及其制备方法
CN103855178B (zh) 图像传感器
CN112928137A (zh) 有机光电平板探测器
CN110137203A (zh) 像素传感结构、传感装置及像素传感结构的形成方法
Imenabadi et al. Importance of separating contacts from the photosensitive layer in heterojunction phototransistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200117

Address after: 528400 zone a, second floor, building C, Linhai factory building, Cuicheng Road, Linhai Industrial Park, Cuiheng New District, Zhongshan City, Guangdong Province

Applicant after: Zhongshan Shengxin Information Technology Co., Ltd.

Address before: 510275 Xingang West Road, Guangdong, Guangzhou, No. 135, No.

Applicant before: Sun Yat-sen University

GR01 Patent grant
GR01 Patent grant