CN107615896B - 用于在基底上生产导电图案的方法和装置 - Google Patents

用于在基底上生产导电图案的方法和装置 Download PDF

Info

Publication number
CN107615896B
CN107615896B CN201680030832.5A CN201680030832A CN107615896B CN 107615896 B CN107615896 B CN 107615896B CN 201680030832 A CN201680030832 A CN 201680030832A CN 107615896 B CN107615896 B CN 107615896B
Authority
CN
China
Prior art keywords
substrate
conductive
particles
pattern
conductive structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680030832.5A
Other languages
English (en)
Other versions
CN107615896A (zh
Inventor
J.迈贾拉
P.西尔维奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Finnish Digital Label Co
Original Assignee
Stora Enso Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stora Enso Oyj filed Critical Stora Enso Oyj
Publication of CN107615896A publication Critical patent/CN107615896A/zh
Application granted granted Critical
Publication of CN107615896B publication Critical patent/CN107615896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1266—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by electrographic or magnetographic printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

在基底上生产导电图案(202，402)的方法(200，300，500)，包括：在基底的区域上以预定的图案提供导电固体粒子(508)，其中图案(403)包括用于与电子部件连接的接触区域(404B)和具有至少一个与所述接触区域相邻的部分(414)的导电结构(404A)；将导电粒子加热至高于所述粒子的特征熔点的温度以形成熔体(510)；和在辊隙中将熔体对着所述基底挤压，所述辊隙的接触部分的温度低于前述特征熔点以使得所述粒子在接触区域中和在导电结构中根据图案(512)固化成基本电连续的层，其中将接触区域和导电结构的至少相邻部分的热质量配置为基本相等。

Description

用于在基底上生产导电图案的方法和装置
技术领域
总体地，本发明涉及制造导电图案。本发明涉及用于由根据图案附着至目标基底的导电粒子建立图案的方法和装置。
背景技术
印刷电子品使得能够成本有效的方式将电子功能整合到多种消费品。此处应注意的是即便传统的基于环氧或聚酯的电路板通常被称为印刷电路板(PCB)，其并不符合印刷电子品的真正定义。在PCB中，(丝绢网印花法)印刷的使用被限制到在蚀刻不期望的铜之前生产耐蚀刻的油墨图案，以及在另外完整的板的表面上生产可视的标记。真正的印刷电子品指构成电子电路的真正功能元件的导电的、半导电的、和/或可能的其他图案附加地在印刷过程(比如除其他选项外的丝网印刷、凹版印刷或喷墨印刷)中形成在基底上。
虽然不是必须的，如果用于生产印刷电子品的方法是所谓的卷对卷(roll-to-roll)的类型，其典型地为有利的，这意味着基底可以长的、卷起的幅材(web)的形式进入，其对于印刷步骤是未卷绕的(unwound)并且随后可被再次卷绕成卷。另一种广泛使用的进料机制是片材进料，其中基底以进料通过印刷工艺的大量的片材的形式进入。
生产印刷电子品的一个关键问题是如何确保导电材料仅分布并且附着至基底的所期望的部分且所述材料在附着阶段之后还表现出必要的导电性。具有WO2013113995的公开号的公开的PCT申请公开了在表面上生产导电图案的方法，其中在基底表面上的预定形式的区域上提供导电固体粒子、对其加热并对其挤压以结合和使得实际上熔化的粒子固化以形成连续的导电层。
尽管许多近期的方案(比如‘995)相对于在表面上生产导电图案的更传统方法具有许多优点，改进的空间仍然是巨大的。例如，在涉及多个更精细分辨率、紧密排布的导电结构的制造的应用情形中，由于导电材料在融化、结合和固化时部分地不可控和不可预期的扩散，以及其他问题比如导电材料层的开裂削弱或完全被阻止期望的电连接，目前的技术常常结果是较差的。相应地，所得固化的结构内含的缺陷，比如变形和相邻导体的短路，和另一方面，在导电迹线(traces)中的电接触弱化或破坏性裂纹，这常常导致相关的产品毫无用处。
图1展示了一个现有技术的情形，其中通过在基底上提供导电粒子制造矩形的导电接触区域104和邻近的导电元件102使得形成接触区域104和元件102，其包括对所述粒子加热和挤压以通过熔化和固化将它们结合在一起。在所述过程中，粒子的大体布局已经与所设想的原始布局有了轻微的变化(注意例如表明期望的接触区域形状的矩形106与实际所得的接触区域形状104的对比)，其中在圆圈位置108，接触区域104和导电元件102已经相互之间直接接触。所属领域技术人员会很容易意识到本应保持分离的发生短路的导电区域完全破坏了产品的可用性且破坏了对于讨论中的制造方法的产率。
发明内容
目标在于提供用于在基底上形成导电图案的改进的方案，其至少减轻了现有方案的一个或多个前述挑战。
根据本发明的方法和相关的装置的实施方式可满足该目标。
相应地，在一方面，用于在可为基本不导电的或具有至少基本不导电的表面的基底上生产导电图案的方法，其包括：
在基底的区域上以预定的图案提供导电固体粒子，其中所述图案包括用于与电子部件(component)连接的接触区域和具有与接触区域相邻的至少部分的导电结构，比如另一接触区域、导体和/或天线(触须，antenna)元件；
将导电粒子加热至大于粒子的特征熔点的温度以形成熔体，和
在辊隙(nip)中将熔体对着基底挤压，所述辊隙的接触部分的温度低于前述特征熔点以使得所述粒子在所述接触区域中和在所述导电结构中根据图案固化成基本电连续的层，其中
将所述接触区域和所述导电结构的至少相邻部分的热质量配置为基本相等。
在一个实施方式中，所述配置包括向接触区域和向导电结构的所述至少部分在基底上以基本相似的(相同的，similar)体积提供导电粒子。
因此，对于接触区域和导电结构的所述至少部分这两者，表面积和相关的层厚度的尺寸优选是基本相似的(相同的，similar)。
任选地，除了表面积的尺寸，接触区域和导电结构的所述至少部分的形状和尺寸也基本匹配。
此外，优选将相同类型的粒子(例如基本上相同的导电粒子的粉末)用于建立所述接触区域和所述导电结构的该至少相邻部分这两者，任选地用于建立整个图案。
替代地，可将相互不同的导电固体粒子的相互不同的体积用于建立所述接触区域和导电表面的该至少相邻部分。然而，仍应构造由相关的表面积和材料层厚度的尺寸定义的体积和选择所使用的材料使得所述接触区域和导电表面的该至少相邻部分的热质量大致相同。
在另一方面，用于在基底上生产导电图案的设备(arrangement)包括：
粒子处理器，其被配置为将导电固体粒子转移到基底的区域上以形成预定的图案，其中所述图案包括用于与电子部件连接的接触区域和具有与所述接触区域相邻的至少部分的导电结构，比如另一接触区域、导体和/或天线元件，将所述粒子放置在基底上使得所述接触区域和所述导电结构的该至少相邻部分的热质量基本相等，
加热器，其被配置为将导电粒子加热至大于所述粒子的特征熔点的温度以形成熔体，和
温度受控的辊隙(夹区，nip)，其被配置为将熔体对着基底挤压，所述辊隙的接触部分的温度低于所述特征熔点以使得所述粒子在所述接触区域中和在所述导电结构中根据图案固化成基本电连续的层。
关于方法的多种实施方式的多种考虑可灵活地比照适用到设备的实施方式，且反之亦然，如所属领域技术人员所理解的。
本发明的应用基于取决于实施方式的多个因素。所提出的方案使得能够响应引入的热质量匹配，在所提供的导电图案和一般的电子设备(比如无线标签)的制造方法的加热、熔融、和固化活动期间实施受控的热转移和热管理。可使用卷对卷方法和印刷电子品的不仅方便且有效的技术。
考虑到包括导电材料的加热温度的施加的热管理方案，和当对于所有涉及的体积使用相同的材料和层厚度时可经由相关的表面积估算的相关的体积，可使所述接触区域和邻近的导电结构的温度相等且最优化使得它们中没有一个加热过多或过少，或加热或冷却过快或过慢。
事实上，可可靠地获得建立的电路布局(layout)的期望部分中的导电路径，而可在导电元件中避免不期望的现象，比如连接劣化性裂纹。进一步地，可减少熔融的导电材料的不受控的铺展和涂抹(smearing)以及相关的短路。还有，可最终获得更接近目标外观的改进的美观的设计，因为起因于材料变动和其他性质的在最终得到的电路图案中不可预期的不规则性得到减少。
因此，一般地，可以较好的准确度、分辨率且没有主要的伪迹(artefacts)的方式在目标基底上得到期望类型的导电图案，这提供了改进的工业产率。
表述“一定数量的(a number of)”在本文可指任何从一(1)开始的正整数。
表述“多个”可分别地指任何从二(2)开始的正整数。
术语“一个”和“一种”不表示数量的限制，而表示存在至少一个所指的项目。
术语“第一”和“第二”不表示任何顺序、数量或重要性，而被用来将一个元件与另一个相区分。
术语“热质量”在本文指关于材料的块(piece)、层或体积的热吸收、存储和释放性质，且例如，可经由该块、层或体积中材料的质量和该材料的比热容通过这两者相乘而指示。
附图说明
将参照附图而更详细地描述本发明，其中：
图1描绘了根据现有技术方法的提供在基底上的导电图案的实例。
图2展示了根据本发明的实施方式的方法和设备。
图3展示了根据一种可行的选择在基底上转移导电固体粒子。
图4展示了根据本发明的实施方式的提供在基底上的导电图案的实例。
图5是公开了根据本发明的方法的实施方式的流程图。
具体实施方式
已经在前文结合现有技术的描述回顾了图1。
图2在200处展示了本发明关于方法和装置这两者的一个实施方式。基底处理器机构包括基底进料器201，其可为例如展开台(unwingding station)(其中将纤维质幅材由卷展开)，或叠层处理器(其中从叠层中提取片材或对应的平面基底)。总体上，将基底标为附图编号202，和其可以是多种多样的材料、形状和厚度的任意。已经认为纸、板和聚合物膜(塑料)是良好的基底，但也可使用其他类似的非导电表面。就这一点而言，纸、板或其他基底可为涂覆的、未涂覆的、不含木材(wood-free)的或含木材的。也可使用多层基底，在此情况中基底不需要是彻底不导电的；如果将要将导电图案印刷在其上的表面是不导电的就是足够的。其他可能的基底包括例如纺织品、无纺材料、电子工业的电路板、模塑制品和玻璃。进一步的可能性涉及建筑材料，比如壁纸和地面涂料(涂层)、未烧制的和烧制的陶瓷、(生物)聚合物基体(base)和复合物。每一种所列出的基底都有其自身的应用领域和优点。
替代可任选地之后被切割成较小的产品块的能够连续(例如卷对卷)处理的基底，可将一次(at a time)型块或片材型制造以分步(step-like)的方式施用，省略所示出方案的连续方面或连续移动的方面。
进一步地，所述基底进料器201可包括用于在基底202的表面上产生粘合(adhesive)区域203的工具。本发明的目的本质上不是产生粘合区域，但其可有助于方法中的下个步骤。粘合区域的特征在于导电固体粒子(其在下个步骤中将被转移至基底的表面上)在粘合区域内对基底的粘合比在粘合区域外更强。出于本发明的目的，取决于实施方式，可使用用于得到必要的粘附的不同的机理。例如，分散粘合(即胶合)或静电粘合是适用的选项。
作为前者的实例，所述基底进料器201可包括粘合剂印刷或上漆区段(未单独示出)，其被构造为将粘合剂或漆(lacquer)铺展(spread)在基底上以产生预定形式的粘合区域，比如待在其上建立的导电图案的形式。如果依靠静电粘合，基底进料器201可包括充电区段，其被构造为在基底中(或在基底表面上)产生静电电荷的空间分布以产生预定形式的粘合区域。在一些情况中，使得粘合区域203覆盖基底的整个表面可为理想的，因为整个表面都将被导电图案覆盖或因为导电图案的形式和大小将通过选将导电固体粒子择性地转移至粘合区域的仅一部分而确定。因此，我们可得出结论，“预定的形式”的概念的限制情形为实际上是整个基底的形式。
作为发生在区段204中而示出的工艺步骤涉及将导电固体粒子转移至基底202上。因此，负责(responsive for)区段204中的运行的设备的该部分可被称为粒子处理器。可选择性地将导电固体粒子仅施加至在基底进料器201内产生的粘合区域。
以预定的导电图案将导电固体粒子排布在基底202上。所述粘合区域可与图案形状相符合使得所述粒子仅附着至期望的图案的区域。
所述图案可包括一定数量的、或多个在基底202上物理上彼此分离的元件和相关的体积(具有厚度的区域)。优选地，所述图案包括一定数量的有利地界定一定数量的导电接触区域或‘接触垫’的第一元件，用于与待被放置在其上的电子部件连接。进一步优选地，所俗话图案包括一定数量的有利地界定了一定数量的导电结构(比如一个或多个天线或其他功能结构)的第二元件。
应当设计图案的在基底上保持物理上彼此分离但仍彼此相邻的多个元件使得在相关的导电粒子和元件的潜在的其他组成材料的提供、熔融和凝固期间，流向元件之间的不期望的区域的所述材料实际上保持为不存在的或至少是极少的以避免产生近路(short-cut)、裂纹、或由于熔融的材料的涂抹或滴落而降低产品的视觉效果。正确的设计涵盖了多个方面，比如包括导电粒子的使用的材料，以及元件的形状、尺寸和相互定位。许多这样等方面都汇集于制造工艺期间的热管理的上位概念。可最优化相邻的元件的热质量使得在它们中以最优的方式分布热量。在大多数情况中，应将质量设计为基本相似的，如果不是实际相同。热质量取决于讨论中的元件的热容量和实际质量且和因此强烈地受到相关的材料层的表面积和厚度的影响。然而，通常可认为元件的形状和尺寸的相互的相似性是有益的，相应地，使得元件的热质量在空间上相等。参照图4更详细地讨论这些问题。
前述的电子部件可为或包括集成电路或其他的有源部件(主动部件，activecomponent)，比如晶体管、二极管、LED(发光二极管)等，或无源部件，比如电阻器、电容器、或线圈。所述部件可为可表面安装的和包括预定类型的包装，任选地倒装芯片型。
回到图2，还可用涉及基本同时地产生必要的粘合的方法将导电固体粒子转至基底的表面上。例如，所述导电固体粒子可作为除了导电固体粒子外还含有具有粘合性质的胶状物质或流体的复合物的部分进入。这可使得粘合区域203的预备性形成在先于区段204的任意步骤处是非必要的；另一方面，省去粘合区域的预备性形成可对粒子处理器的运行准确度施加更严格的要求，如果其应该单独地确保只有基底的表面的所需的、预定的区域会覆盖有导电固体粒子。
以205示意性示出的区段包括将导电固体粒子加热至高于导电固体粒子的特征熔点的温度。使用被构造为施加非接触加热方法的加热器涉及如下有利的特性：加热不会容易地造成基底的表面上导电材料的空间分布的不期望的宏观变化或涂抹。换句话说，导电物质停留在其应该所在的位置。然而，本发明并不特别地排除接触加热的方法。特别是如果接触加热方法涉及使用非常低的接触压力，其可具有相同地有利的不涂抹的特性。作为加热的结果，产生了熔体。
以206示出的区段是所谓的冷辊隙，其中指示词“冷”必须被理解为是指与先于它的加热工段相比是“相对冷”。在所述冷辊隙中，将通过在工段205中加热产生的熔体对着基底202挤压。因为本发明允许(但不需要)在基底的表面上使用粘合试剂以产生粘合区域203，将熔体对着基底挤压在概念上涵盖了将熔体直接对着基底挤压和将熔体对着位于熔体和基底之间的基底表面上的粘合剂层挤压这两者。
冷辊隙迎着(comes against)熔体的部分的表面温度低于上述特征熔点。因此冷辊隙会造成原本为固体导电粒子的之前熔化了的材料再次固化，但这次不是以分开的粒子的形式而是以基本上连续的、覆盖基底的表面上的该区域(其上在粒子处理器204中转移有导电固体粒子)的导电层的形式。
已发现将冷辊隙中的有效温度(即冷辊隙迎着熔体的该部分的表面温度)保持在仅略低于所述特征熔点是有利的。这确保了例如在其将变得被对着基底挤压之前，熔体不会过早地固化。这还确保了凝固会足够缓慢地发生，使得在辊隙的压力下所述熔体仍会有一些时间流动和形成基本上连续的目标导电层，以及流进基底表面中的最终的孔或空隙，这增强了粘合。
另一方面，使用冷辊隙(且不是目标在于保持熔体的熔融状态的热的辊隙)涉及这样的优点：尽管有辊隙的压力，期望的导电图案的边缘会大致上保持它们的位置和尺寸。换句话说，熔融的导电材料不会涌过(gush across)基底的表面以填充、污染、或滴至意图保持为不导电的表面区域。
根据本发明的实施方式，冷辊隙温度和特征熔点的差值不超过约50-60摄氏度，即辊隙迎着熔体的部分的表面温度不低于特征熔点以下60摄氏度。在许多情况中，甚至可使用更小得多的温度差别。已发现冷辊隙温度和特征熔点之间的最佳差值(至少在一定程度上)是驱动基底通过所述工艺的速度的函数。在一个测试设备中，以每分钟6米驱动基底，且特征熔点温度为175-177摄氏度，包括端点，且冷辊隙温度为142摄氏度。当其他条件保持相同但将驱动速度提高到每分钟10米时，发现最佳冷辊隙温度为151摄氏度。在所述测试设备中，一般的结论是在每分钟5-10米之间的驱动速度下，应在135-155摄氏度的范围选择冷辊隙温度，包括端点，其中较快的驱动速度对应较高的冷辊隙温度。
应注意当加热在所述测试装置中使用的金属合金时，其在135摄氏度下已经开始软化，但仅在177摄氏度下完全熔化(因此，上述实例中使用的特征熔点为有一定灵活性的值)。对于非共晶金属合金典型的是它们具有所谓的固相线和液相线温度，在这之间它们以低熔点相的熔体中的固体粒子的糊状物存在。对于一些非共晶合金，将液相线温度当作特征熔点可能是更好的，因为在液相线温度之上，可确定的是所讨论的物质主要表现为流体。然而对于其他一些非共晶合金，在其固相线和液相线温度之间的物质的行为是流体状的(例如当两种金属的合金仅含有相对少量的高熔点(hotter-melting)金属)使得将固相线温度(或例如固相线和液相线温度之间的其他一些温度)当作特征熔点可为合理的。
已普遍发现非共晶合金非常适合本发明的目的，甚至比共晶合金或具有明确单一的温度作为它们的熔点的纯金属更好。这对于在它们的液相线温度之下就已经开始表现为流体状的上述类型的非共晶合金是特别正确的。部分熔融的合金可表现为糊状物(porridge)或相对粘稠的流体，这使其在基底的表面上的移动是可预知的和容易控制。另外地，固相线和液相线之间的温度范围在控制设备的多个部件的温度中允许一定的公差(tolerance)。与此相反，共晶合金或纯金属可展现出在完全的固态和粘度非常低的液态之间的非常尖锐的转变，这使其在保持正确的温度和在加热时和加热后控制导电材料的流动的方面易于存在困难。称所制备的导电图案为基本上连续的意味着它们只需要在这样的程度上为连续的：贯穿每个图案，它们提供所期望的导电物质的横截面，使得电阻不变得过份地高。另一个界定了所需的连续性(和位置上的准确度)的因素是将附着至打印的导电图案的部件中的接触垫的尺寸，以及进行所述附着的准确度。容易理解的是，如果接触垫的典型尺寸在平方毫米的数量级，如果在相应的打印的导电图案中的单独的孔比其要小，例如在几百微米或更小的量级，所述在相应的打印的导电图案中的单独的孔可是相当可接受的。
在本发明的一些实施方式中，使所谓的冷辊隙温度保持为等于或几乎等于所使用的导电材料的特征熔点可甚至是有利的。即便这可意味着材料的实际固化仅在冷辊隙之后立即发生而不是在冷辊隙自身之中，以冷辊隙的辊所施加的压力在例如粘合性和表面平整度方面仍具有非常有利的效果。
在图2中示意性示出的基底处理器机构包括基底收集器207，其中收集在其表面上具有完整的导电图案的基底。基底收集器207可包括例如卷绕台(winder station)或叠层机，其中，分别地，连续的-幅材状(网状)基底被卷绕成卷或片材状的基底的块被叠层。基底收集器207还可包括后处理工具，所述后处理工具被构造为在形成导电图案之后对基底后处理，例如通过冷却、去除静电电荷、涂覆、蒸发基底中或基底上存在的物质的挥发组分等。
替代地或另外地，可在元件207内向基底提供一定数量的电子部件比如IC、其他有源器件、或无源器件。
图3展示了本发明的实施方式，其中通过用粘合剂施加器301在基底202上铺展粘合剂以产生粘合区域203。长久以来已知多种方法用于向平的、片材状的或幅材状的基底的表面上施加粘合剂，并且出于本发明的目的，使用何种方法是不重要的。在图2的示意性图示中，在基底进料器201中包括粘合剂的施加。
因此施加的粘合剂的小块(patch)构成了粘合区域。为了将导电固体粒子转移至这些区域上，使基底通过转移辊302，其在本发明的实施方式中被构造为具有轻微粘性的表面并且旋转通过导电固体粒子的流化粉床303。它们临时地变为附着至转移辊302的表面，且同时地获得特定极性的电荷。相反极性的对电极304位于通过的基底的后面，使得当带电的导电粒子经历所产生的电场时，它们倾向于朝着对电极304迁移。那些碰到粘合剂的导电粒子留在那里，而其他的回到流化粉床303。
在本发明的此实施方式中使用电场仅是附加的特征。如果尺寸合适，可通过仅依靠一方面转移辊的粘性表面的以及另一方面粘合区域的粘合性质，使导电固体粒子从转移辊302迁跃至粘合区域。临时地附着至转移辊的轻微粘性的表面的粒子更强烈地粘附到粘合区域，如果所述粒子与粘合区域接触，并且因此所述粒子从转移辊的表面剥离，而仅遇到基底202裸露的(bare)表面的粒子保持附着至转移辊。转移辊的表面为“粘性的”的并不限制其与导电固体粒子之间产生粘合的方式；特别地，转移辊表面和导电固体粒子之间的粘合不限于在胶带中粘合剂化学复合物产生的分散粘合的类型。如果导电固体粒子具有磁性性质，可以磁性产生粘合性。如果材料及其性质允许，也可考虑静电粘合。
本发明的设备可为基本上集成的集合体(integral aggregate)或一起形成具有本发明特征的功能体的特征和元件的全体(ensemble)。其可以例如，包括用于多个元件的共同的外壳和/或使全部或至少大部分部件至少间接地(如果不是直接地)在物理上连接在一起。总之，装置，或‘设备’，如结合本发明理解的那样，可替代地包括多个物理上相分离但仍在功能上连接的元件，在向目标基底提供正确地定位的部件中每一个元件都服务于其自身的目的。
图4展示了根据本发明的实施方式的提供在基底上的导电图案的一个实例。连续的基底402可按箭头401的方向延伸并且容纳多个相继的导电、任选地基本相同的图案，每个图案都以在单独的产品中使用为目标，因此基底402上可含有在相互独立的图案之间的截断点、线或至少无结构区域405使得在安装电子部件(比如在其上的芯片)之前或之后，可使基底402随后方便地被切割或被加工成块。作为连续的基底膜和例如相关的卷对卷的方法的替代，可在方法的早期阶段形成分开的基底块(piece)用于从一开始就更加相互独立地制造产品块。
因此使用导电粒子向每个分开的或待被分开的基底部分提供导电图案403，所述导电粒子已经有利地通过热和压力连接以在基底402上形成一定数量的较大的、电连续的导电元件404A、404B(和例如上文设想过的其上的粘合剂)。同时，这些元件404A、404B以图案403的形状在基底402上形成导电层。
通过通过元件404A界定的导电结构可例如功能性地形成天线的至少部分或两个或多个天线的天线结构。元件404B可指的是用于电子品(比如电子部件)的接触区域或‘接触垫’。在图案403中可存在多个这样的元件。事实上，在一个实施方式中，所示的方案被用来形成无线标签，比如RFID(射频识别)标签，其中图案403界定了包括天线结构404A和用于电和物理连接电子部件(比如RFID芯片至基底，例如其上的天线404A)的一定数量的接触区域404B的至少两个元件。元件可具有若干功能。例如，元件404A可充当天线并且还界定了用于电子品(electronics)的接触区域。
图案403可例如如图所示那样为对称的，并且元件404A、404B可相对于对称轴409具有例如镜面对称部分或的对应物(counterparts)，所述对称轴409是在所示的实例中平行于其延伸方向401的基底402的纵向中心轴。另外地或替代地，元件404A和元件404B的至少相邻部分414可对于共同的参照点、轴或面为相互对称的，比如如图4的实施方式的情形中的横向(水平)轴，或前述的轴409(未示出)。
其中元件404A、404B最接近的且几乎相互接触的区域408已经在图4的下半部中放大。元件404A、404B的大小在实施方式之间可自然地有较大变化，但一个潜在的然而仅是示例性的比例已经示于右侧，因此对所属领域技术人员非常明显的是所讨论的、可获得的距离和大小可以是相当小的，在低于毫米的数量级，例如毫米的十分之一或几，或甚至更低。
之后可在区域408上提供电子部件，比如芯片(IC，集成电路)，在图中以虚线的矩形410所示。部件410可经由所述部件410的匹配接触点形成与元件404A、404B的电接触。如从图可见的，得到的元件404A、404B的形状呈现出高度对称的、基本直边的形式，它们之间仍有较小的距离以阻止图1的方案中由于缺乏热(质量)优化而存在的短路。同一的元件404A、404B的相邻部分以及相邻的元件404A、404B的部分均没有意外地相互接触而是保持分开，这是实现的目标之一。
从本发明的多个实施方式和相关的热质量优化的角度来看，当它们的相互距离等于或小于预定的阈值时，元件404A、404B或至少它们的一部分可被称为彼此相邻的。可视具体情况基于使用的材料(例如它们的流动性质，温度响应或热膨胀特性、粒径等)、形状、体积、和使用的制造技术(可实现的分辨率等)确定阈值，但在一些实施方式中，比如示出的情形，例如约1毫米或毫米的十分之几(例如约10分之2，3，4，5，6或7)的举例情形可被认为是该阈值。替代地，作为举例绝对定义的替代，可相对地界定距离阈值。例如，当所分析的两个元件的距离相等或小于所选大小(比如元件的长度或宽度，任选地在最低的相互距离的方向上)的预定的分数(例如一半、三分之一、四分之一、五分之一、或十分之一)时，可认为是相邻的。
如上文所述，可优化接近的元件(比如元件404B，404A)的热质量使得以最佳的方式分配热量，比如在它们之间平均的分配，至少对于彼此相邻的部分。
对于其相邻的部分，相邻的元件404A、404B的热质量可被设计为基本相等的，其中一个元件404A在表面积上显著地大于另一个元件404B。所述质量不必须是完全相同的，但足够相似以阻止短路等。在这些情况中，例如，被认为与较小的元件404B相邻且因此待根据较小元件404B而被热优化的较大的元件404A的部分表面积大小可与较小的元件404B的表面积基本匹配。这是有用的方法，特别是当元件404A、404B中使用的材料基本是相同时。例如在所示的情形中，元件404A的部分414可因此被认为是待与与较小的元件404B热匹配的相邻部分。然而，在匹配中或一般地在热优化中，除了表面积外，还优选考虑相关的材料层的厚度。因此如果材料厚度有变化，可优化实际的体积。通常可简化涉及和制造方法以在相邻的导电元件404A、404B中使用大致相同的材料和层厚度。
仍然，形状和大小的相似性可通常被认为是有益的，如此相应地，相关的元件的热质量可在空间上还有局部上为更准确地相等的。在空间上不均匀的加热任何结构可在材料流动、涂抹、滴落等方面造成不期望的效果。进一步地，如所示情形中描述的，除了使用类似的大小、形状、区域/或材料厚度，元件404A，404B的相邻部分可相对于对称轴对称地定位。
在放大图408中特别可见的是，图4展示了一种更优选的设计规则和所提供的导电元件404A、404B的性质。即便元件404A、404B在相邻的区域含有角形边缘，如它们清楚地在潜在的芯片410之下的中心部分那样，相关的角412应保持为适中的(moderate)使得在加热(或冷却)期间元件404A、404B的边缘区域基本上跟随着元件404A、404B的相连接的剩余的(在面积和体积上)较大部分的一般温度，即当加热过程已经根据总体面积或平均面积调整时，边缘区域不过热或过快冷却。
在元件404A、404B中与快速膨胀(扩展)/逐渐减小的(convergent)形状，比如三角形边缘区域形状关联的边缘锋利的锐角边缘、特别是尖角(例如50度，45度，30度或更小)的使用应被省略，并且应作为替代使用角度更柔和的(钝的)形状，比如大于约50、60、65、或70度的斜角，或例如直角或甚至更大的角。理论上仍可在如图中所示的元件形状404A、404B中使用锐角，但不能用极端的(下限)数值。
上述关于角形边缘和相关的锐角的设想在例如这样的情形中可为非常相关的，其中容纳用于在其上形成导电图案/层的导电粒子的基底和加热和/或挤压设备(例如图2中的区段205和206)处于相对运动中。当在运动的方向上存在快速膨胀/逐渐减小的形状时，设备205、206可一次(at a time)在基底及其元件的小部分上施加热和/或压力，即不均匀的局部热负载，其可在铺展、涂抹、开裂等方面造成问题。因此除了一般使用上述的更加柔和且钝的角和形状之外，还可鉴于不同的加工阶段205、206优化形状的取向(alignment)。例如，可使得更突然的或快速的膨胀/收敛(convergence)的面积/体积更横地位于相对于基底的总体延伸方向的(即快速的膨胀/收敛的方向可更横向地定位)。
最后，圆形的或更钝的形状可一般比具有更突然的变化的较尖锐的选择是更有选的。
图5是公开了根据本发明的方法的实施方式的典型的流程图。
在起始阶段502，可执行必要的准备工作比如获得和构造工艺设备和参数。可获得部件、基底、导电粒子(例如粉末、粘合剂、载体比如含有所述粒子的流体状或胶状载体等)。应选择用于执行所述方法的控制一个或多个设备的装置的工艺参数以致于所使用的基底、粒子、组件和其他元件承受它们。
在504，为基底设计含有待由相互连接的导电粒子使用热和压力形成的导电图案的电路图或布局。该设计应在两个或多个相邻的但不直接连接的图案的元件之间(比如前述的天线结构(其一部分)和用于芯片或其他电子部件的接触区域)提供优化的热分布。应相应地设计元件的热质量。优选地，将质量设置为基本相等的。
在506，可制备基底，这可指的是根据期望的图案将例如粘合放置其上剂。
在508，如上文所述的那样在基底上提供导电粒子。可使用粘合剂和/或静电转移。
在510，将导电粒子加热至高于粒子的特征熔点的温度以形成熔体。
在512，将熔体在辊隙中对着基底挤压，所述辊隙的接触部分的温度低于前述特征熔点以使得所述粒子在接触区域中和在导电结构中根据图案固化成基本电连续的层。
在514，方法的执行被终止。可进行任选的后处理和加工任务。可将至少一种电子器件比如IC安装在或一般地附着至基底上以致于形成了与形成的接触区域和优选的其他结构比如天线的电气连接。可用额外的材料对基底重叠注塑(over-molded)或进行增补。材料可例如具有保护性的和/或美观的/装饰性的功能。可向目标基底层压额外的层或结构，或基底可自身附着至母体结构或母体装置，任选为产品封装。除其他选项外，层压科技与温度、压力或粘合剂。
获得的结构可形成装置的至少一部分，所述装置比如标签、无线标签、RFID(射频识别)标签、RFID电路、NFC(近场通讯)标签、NFC电路、天线、天线电路、智能(电子)标签、传感器装置、存储设备、通讯设备、和/或加工设备。
可提供包含在例如非暂时性载体中的且包括代码方法的计算机程序或计算机程序产品，其中当在计算机上运行时，所述代码方法适应于执行控制本发明的期望的方法项目的制造装置。包括所述计算机程序的载体介质比如光盘、软盘或存储卡，可被认为是其他可行的选择。所述程序可替代地通过通讯网络和通讯频道作为信号传递。通讯途径可以是无线的或有限的，或含有两种类型的路径。
因此，所属领域技术人员可基于本公开和一般知识应用所提供的教导来在每个特定的实际应用情况中以必要的变化、删除和添加(如果有的话)来实施如所附权利要求界定的本发明的范围。例如，在一些情况中，可使用优选的烧结方法来将导电粒子融合(fuse)成一个或多个连续的具有期望的团的导电区域。取决于所用的特定烧结技术，没有必要达到导电粒子的实际熔点，然而粒子之间的原子扩散由于升高的温度(代表实际熔化温度的一部分)和/或步骤期间施加的压力被提高以将粒子融合。

Claims (15)

1.在基底(202，402)上生产导电图案的方法(200，300，500)，包括：
在基底的区域上以预定的图案提供导电固体粒子(508)，其中图案(403)包括用于与电子部件连接的接触区域(404B)和与接触区域(404B)相邻的导电结构(404A)，
将导电粒子加热至高于所述粒子的特征熔点的温度以形成熔体(510)，和
在辊隙中将熔体对着基底挤压，所述辊隙的接触部分的温度低于前述特征熔点以使得所述粒子在接触区域中和在导电结构中根据图案固化成基本上电连续的层(512)，其中
所述接触区域(404B)和所述导电结构(404A)具有构造为基本相等的热质量。
2.根据权利要求1所述的方法，其中将所述热质量构造为基本相等包括对于接触区域和导电结构以基本相同的体积提供相同的导电粒子。
3.根据任一前述权利要求所述的方法，其中将热质量构造为基本相等包括对于接触区域和导电结构的至少部分这两者使用基本相同尺寸的表面积和相关的层厚度。
4.根据权利要求1或2所述的方法，其中所述接触区域和所述导电结构的至少部分的形状和大小基本匹配。
5.根据权利要求1或2所述的方法，其中提供所述图案以呈现相对于参照轴或参照面的至少局部对称性(400，408)。
6.根据权利要求5所述的方法，其中所述参照轴或参照面在所述方法期间根据加热或挤压动作平行于(409)或垂直于所述基底的加工方向。
7.根据权利要求1或2所述的方法，其中提供所述接触区域和所述导电结构的至少相邻部分以呈现角形边缘区域，所述角形边缘区域具有在加热或挤压期间基本横向地对准基底的加工方向的膨胀或收敛的方向。
8.根据权利要求1或2所述的方法，其中所述接触区域和所述导电结构的至少相邻部分仅仅含有具有超过50度的角(412)的角形边缘。
9.根据权利要求1或2所述的方法，包括将电子部件(410)放置在图案上使得其电连接至至少所述接触区域。
10.根据权利要求9所述的方法，其中电子部件(410)还连接至所述导电结构。
11.根据权利要求1或2所述的方法，其中所述接触区域和导电结构以小于1毫米的距离定位。
12.根据权利要求1或2所述的方法，包括向所述基底提供粘合试剂(203，301)以将导电粒子附着其上。
13.根据权利要求12所述的方法，其中根据所述图案将导电粒子附着在所述基底上。
14.根据权利要求1或2所述的方法，其中施加电场以促进导电粒子向基底的转移或附着(302，303，304)。
15.用于在基底(202，402)上生产导电图案(403)的设备(400)，包括：
粒子处理器(204)，其被构造为向所述基底的区域上转移导电固体粒子以形成预定的图案(403)，其中所述图案包括用于与电子部件(410)连接的接触区域(404B)和具有与接触区域相邻的至少部分(414)的导电结构(404A)，所述导电结构(404A)任选地为天线的至少部分，将所述粒子放置在所述基底上使得接触区域和所述导电结构的该至少相邻部分的热质量基本相等，
加热器(205)，其被构造为将导电粒子加热至高于粒子的特征熔点的温度以形成熔体，和
温度受控的辊隙(206)，其被构造为将熔体对着所述基底挤压，所述辊隙的接触部分的温度低于所述特征熔点以使得所述粒子在所述接触区域中和在所述导电结构中根据所述图案固化成基本上电连续的层。
CN201680030832.5A 2015-05-26 2016-05-23 用于在基底上生产导电图案的方法和装置 Active CN107615896B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE1550675A SE539800C2 (en) 2015-05-26 2015-05-26 Method and arrangement for producing electrically conductive patterns on substrates
SE1550675-1 2015-05-26
PCT/IB2016/053004 WO2016189446A1 (en) 2015-05-26 2016-05-23 Method and an arrangement for producing electrically conductive patterns on substrates

Publications (2)

Publication Number Publication Date
CN107615896A CN107615896A (zh) 2018-01-19
CN107615896B true CN107615896B (zh) 2020-08-04

Family

ID=57392962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680030832.5A Active CN107615896B (zh) 2015-05-26 2016-05-23 用于在基底上生产导电图案的方法和装置

Country Status (9)

Country Link
US (1) US10887998B2 (zh)
EP (1) EP3305043A4 (zh)
JP (2) JP2018523295A (zh)
KR (1) KR20180010199A (zh)
CN (1) CN107615896B (zh)
MY (1) MY192559A (zh)
RU (1) RU2721003C2 (zh)
SE (1) SE539800C2 (zh)
WO (1) WO2016189446A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE541026C2 (en) 2017-10-13 2019-03-12 Stora Enso Oyj Method and arrangement for producing a label with integrated electrically conductive pattern
SE542007C2 (en) 2017-10-13 2020-02-11 Stora Enso Oyj A method and an apparatus for producing a radio-frequency identification transponder
SE541540C2 (en) * 2017-12-21 2019-10-29 Stora Enso Oyj Method for manufacturing a collar piece comprising an RFID tag
SE543748C2 (en) * 2019-11-08 2021-07-13 Stora Enso Oyj Rfid label
SE545042C2 (en) * 2019-12-20 2023-03-07 Digital Tags Finland Oy Method for producing a conductive pattern on a substrate
SE544313C2 (en) 2020-07-02 2022-04-05 Digital Tags Finland Oy Liquid detection rfid tag arrangement
SE544901C2 (en) 2021-03-26 2022-12-27 Digital Tags Finland Oy Baggage tag

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104206030A (zh) * 2012-01-30 2014-12-10 斯塔诺阿埃索澳吉有限公司 用于在表面上产生导电图案的方法和装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5114744A (en) 1989-08-21 1992-05-19 Hewlett-Packard Company Method for applying a conductive trace pattern to a substrate
EA008748B1 (ru) 2003-03-05 2007-08-31 Интьюн Сёркуитс Ой Способ изготовления электропроводящего рисунка
FI20060673A0 (fi) * 2006-07-11 2006-07-11 Keskuslaboratorio Painomenetelmä ja -laitteet ja painettu tuote
DE102007022336A1 (de) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitersubstrat mit Metallkontaktschicht sowie Herstellungsverfahren hierzu
JP2011520279A (ja) * 2008-05-09 2011-07-14 ストラ エンソ オーワイジェイ 絶縁性平面基板上に導電性パターンを形成する装置、方法、絶縁性平面基板、及びそのチップセット
EP2298047B1 (en) * 2008-05-20 2020-02-05 3M Innovative Properties Company Method for continuous sintering on indefinite length webs
US8741387B2 (en) * 2008-10-24 2014-06-03 United Technologies Corporation Process and system for distributing particles for incorporation within a composite structure
US8512933B2 (en) * 2008-12-22 2013-08-20 Eastman Kodak Company Method of producing electronic circuit boards using electrophotography
JP5240155B2 (ja) * 2009-10-06 2013-07-17 三菱電機株式会社 実装回路基板
RU2468550C1 (ru) 2011-03-11 2012-11-27 Леонид Викторович Воронцов Способ изготовления электропроводящих дорожек на подложке
JP2014013830A (ja) * 2012-07-04 2014-01-23 Panasonic Corp Ｉｃカードの製造システム、および製造方法
JP2014113830A (ja) 2012-12-06 2014-06-26 Denso Corp 車両用駆動力制御装置
US9806422B2 (en) * 2013-09-11 2017-10-31 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104206030A (zh) * 2012-01-30 2014-12-10 斯塔诺阿埃索澳吉有限公司 用于在表面上产生导电图案的方法和装置

Also Published As

Publication number Publication date
JP3234457U (ja) 2021-10-14
CN107615896A (zh) 2018-01-19
US10887998B2 (en) 2021-01-05
SE539800C2 (en) 2017-12-05
RU2721003C2 (ru) 2020-05-15
RU2017144794A (ru) 2019-06-26
WO2016189446A1 (en) 2016-12-01
KR20180010199A (ko) 2018-01-30
US20180168048A1 (en) 2018-06-14
JP2018523295A (ja) 2018-08-16
EP3305043A1 (en) 2018-04-11
RU2017144794A3 (zh) 2019-12-04
MY192559A (en) 2022-08-28
SE1550675A1 (en) 2016-11-27
EP3305043A4 (en) 2019-02-20

Similar Documents

Publication Publication Date Title
CN107615896B (zh) 用于在基底上生产导电图案的方法和装置
RU2563971C2 (ru) Способ и устройство для присоединения чипа к печатной проводящей поверхности
CN104206030B (zh) 用于在表面上产生导电图案的方法和装置
US20020020491A1 (en) High speed flip chip assembly process
EP2050319A1 (en) Method for manufacturing conductors and semiconductors
EP3695346B1 (en) A method and an apparatus for producing a radio-frequency identification transponder
CN111491790B (zh) 生产具有集成导电图案的标签的方法和装置
EP3729336B1 (en) Method for manufacturing a collar piece comprising an rfid tag
FI121562B (fi) Menetelmä johteiden ja puolijohteiden valmistamiseksi
SE545307C2 (en) Method and apparatus for producing a radio-frequency identification (rfid) transponder
JP2007180342A (ja) 電気回路基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220830

Address after: Tampere

Patentee after: Finnish digital label Co.

Address before: Helsinki, Finland

Patentee before: STORA ENSO OY