CN107615662A - 信号发生电路、电压转换装置以及计算机程序 - Google Patents

信号发生电路、电压转换装置以及计算机程序 Download PDF

Info

Publication number
CN107615662A
CN107615662A CN201680028032.XA CN201680028032A CN107615662A CN 107615662 A CN107615662 A CN 107615662A CN 201680028032 A CN201680028032 A CN 201680028032A CN 107615662 A CN107615662 A CN 107615662A
Authority
CN
China
Prior art keywords
value
signal
setting value
setting
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680028032.XA
Other languages
English (en)
Inventor
东诚
阿部武德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Publication of CN107615662A publication Critical patent/CN107615662A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)
  • Inverter Devices (AREA)

Abstract

提供一种信号发生电路、电压转换装置以及计算机程序，能够以比较小的处理负荷使针对周期性地产生具有与所设定的值相应的接通时间的第一信号以及接通期间与该第一信号不重叠的第二信号的发生部进行设定的值的最小的增量实质上小于实际的增量。CPU(11)在发生部(16)产生的第一信号的每N个周期，确定与目标值X最接近的设定值Y以及第二接近的设定值Z，基于对所确定的Y以及Z的大小与X的大小进行比较而得到的结果，将Y以及Z组合，从而决定第一信号的N个设定值，在第一信号的每个周期，逐个地针对发生部(16)进行设定，将用于设定N个周期的第一周期中的第二信号的断开时间的值计算为关于相同的N个周期决定的可设定值中的较小的可设定值以及预定值的合计值，并针对发生部(16)设定所计算出的值。

Description

信号发生电路、电压转换装置以及计算机程序
技术领域
本发明涉及一种具备周期性地产生具有与所设定的值相应的接通时间的第一信号以及接通期间与该第一信号不重叠的第二信号的发生部以及根据目标值设定能够针对发生部设定的值的控制部在内的信号发生电路、电压转换装置以及计算机程序。
背景技术
以往，广泛利用通过以PWM信号驱动开关元件来对电压进行转换的电压转换装置。在该PWM控制方式的电压转换装置中，根据例如电压的目标值来计算电压指令值，针对PWM信号的发生部设定与计算出的电压指令值相应的值，从而产生与所设定的值相应的占空比的PWM信号。这样一来，通过使驱动开关元件的PWM信号的占空比与电压的目标值相应地变化，得到与电压的目标值相应的输出电压。
在对利用PWM信号驱动的开关元件进行电桥连接的情况下，或在对伴随着开关动作而回流到具有电感的电路的电流进行同步整流的情况下，为了不产生串联连接的2个开关元件同时接通的定时，在从一个开关元件断开起直至另一个开关元件接通为止的期间设置所谓死区时间。
在此，在能够针对PWM信号的发生部设定的值(以下称为可设定值)的最小的增量(即最小单位)比较大的情况下，相对于目标值的变化，无法使PWM信号的占空比平滑地变化，输出电压呈台阶状地变化。另外，例如在作为PWM控制的操作量而计算应该针对PWM信号的发生部设定的目标值的情况下，在可设定值的最小的增量大于目标值的最小的增量时，相对于目标值的变化以及负荷变动，无法使PWM信号的占空比平滑地变化，输出电压产生误差。
与此相对地，在专利文献1中公开了一种PWM反相器，该PWM反相器当在PWM控制的每个周期对PWM信号的接通/断开时间进行运算时，通过将以电压指令值作为被除数的除法运算的余数舍去而进行运算，从而计算接通/断开时间，根据计算结果来输出PWM脉冲。在上述运算中产生的余数相当于不反映到接通/断开时间而被舍去的电压指令值。
在该PWM反相器中，重复进行如下操作：通过将舍去的余数依次加到下一周期以后的运算中的电压指令值，在上次运算中未反映到接通/断开时间的余数在下次运算时被反映到新的接通/断开时间，将此时的余数再反映到接下来的运算。因此，能够使针对PWM信号的发生部设定的接通/断开时间的平均值接近于本来应该设定的目标接通/断开时间。即，能够使针对发生部设定的值的最小的增量平均小于实际的增量。
现有技术文献
专利文献
专利文献1：日本特开平3-98470号公报
发明内容
发明要解决的课题
然而，在专利文献1公开的技术中，在PWM控制的每个周期执行包括除法运算的运算，决定PWM信号的接通/断开时间，因此在每个周期产生大量的处理负荷。另外，在专利文献1中未考虑上述死区时间，因此，为了确保一定的死区时间，需要分别计算针对反相器转换器部所包括的至少2个开关元件的PWM信号的接通时间。因此，对于处理能力低且廉价的微型计算机，即使在目标值的变化比较少的情况下，也有可能无法并行且稳定地执行上述运算处理和通信等其他处理。
本发明是鉴于上述情形而完成的，其目的在于，提供一种能够以比较小的处理负荷使针对周期性地产生具有与所设定的值相应的接通时间的第一信号以及接通期间与该第一信号不重叠的第二信号的发生部设定的值的最小的增量实质上小于实际的增量的信号发生电路、电压转换装置以及计算机程序。
用于解决课题的技术方案
本发明的一个方式涉及一种信号发生电路，包括：发生部，周期性地产生具有与所设定的值相应的接通时间的第一信号以及接通期间与该第一信号不重叠的第二信号；以及控制部，根据目标值，在所述第一信号的每个周期设定能够针对所述发生部进行设定的可设定值，所述发生部针对外部的电压转换电路产生所述第一信号以及所述第二信号，对所述电压转换电路进行PWM控制，从而使电压转换，所述信号发生电路的特征在于，所述发生部能够以与所述第一信号的接通时间相同的精度来设定所述第二信号的断开时间，所述控制部具有：确定部，在所述第一信号的每N个周期，确定与所述目标值最接近的可设定值以及第二接近的可设定值，其中N是2以上的自然数；决定部，基于由该确定部确定的2个可设定值以及所述目标值各自的大小，决定将所述2个可设定值组合而成的N个可设定值；以及设定部，根据由所述决定部决定的可设定值中的较小的可设定值以及预定值的合计值，针对所述发生部设定所述N个周期的第一周期中的所述第二信号的断开时间。
在本发明的一个方式的信号发生电路中，其特征在于，所述预定值是如下值：与用于将所述第二信号的断开时间设定为所述第一信号以及所述第二信号应该一起断开的时间的值相比，大了所述可设定值的最小单位的值。
在本发明的一个方式的信号发生电路中，其特征在于，所述决定部以使M个可设定值的平均值与所述目标值最接近的方式决定所述N个可设定值，其中M是满足2≤M≤N的自然数。
在本发明的一个方式的信号发生电路中，其特征在于，所述决定部以使各可设定值的平均值与所述目标值最接近的方式决定所述N个可设定值。
在本发明的一个方式的信号发生电路中，其特征在于，包括对目标值和N个可设定值的对应关系进行存储的存储部，该存储部以使各可设定值的平均值与对应的目标值最接近的方式预先决定并存储N个可设定值，所述控制部从所述存储部读取与所述目标值对应的N个可设定值，并针对所述发生部进行设定。
本发明的一个方式涉及一种电压转换装置，包括：上述信号发生电路；电压转换电路，通过与该信号发生电路产生的第一信号的占空比相应的开关动作而对电压进行转换；以及检测部，检测由该电压转换电路转换后的电压，所述电压转换装置的特征在于，所述信号发生电路所具备的控制部具备基于所述检测部检测到的电压来计算所述目标值的计算部。
本发明的一个方式涉及一种计算机程序，能够通过信号发生电路中的控制部来执行，所述信号发生电路包括：发生部，周期性地产生具有与所设定的值相应的接通时间的第一信号以及接通期间与该第一信号不重叠的第二信号；以及所述控制部，根据目标值，在所述第一信号的每个周期设定能够针对所述发生部进行设定的可设定值，所述发生部针对外部的电压转换电路产生所述第一信号以及所述第二信号，对所述电压转换电路进行PWM控制，从而使电压转换，所述计算机程序的特征在于，使所述控制部作为以下部分而发挥功能：确定部，在所述第一信号的每N个周期，确定与所述目标值最接近的可设定值以及第二接近的可设定值，其中N是2个以上的自然数；决定部，基于由该确定部确定的2个可设定值以及所述目标值各自的大小，决定将所述2个可设定值组合而成的N个可设定值；以及设定部，根据由所述决定部决定的可设定值中的较小的可设定值以及预定值的合计值，针对所述发生部设定所述N个周期的第一周期中的所述第二信号的断开时间。
在本方式中，控制部根据目标值来决定能够针对发生部进行设定的可设定值并进行设定，发生部周期性地产生具有与所设定的可设定值相应的接通时间的第一信号以及与该第一信号在接通期间上不重叠的第二信号。具体来说，控制部在发生部所产生的第一信号的每N个周期，确定与目标值最接近的可设定值以及第二接近的可设定值，基于对所确定的2个可设定值的大小与目标值的大小进行比较而得到的结果，将所确定的2个可设定值组合，从而决定N个可设定值，在第一信号的每个周期，逐个地针对发生部进行设定。控制部还将用于设定N个周期的第一周期中的第二信号的断开时间的值计算为相同的N个周期决定的可设定值中的较小的可设定值以及预定值的合计值，并针对发生部设定所计算出的值。
由此，对于控制部决定的N个可设定值，适当决定与目标值最接近的可设定值和第二接近的可设定值的比例，因此能够比可设定值的最小的增量更细微地调整N个可设定值的平均值。另外，第二信号的断开时间的设定每N个周期进行1次即可，因此降低控制部的处理负荷。
在本方式中，将与用于将第二信号的断开时间设定为第一以及第二信号应该一起断开的时间的值相比大了第一信号的可设定值的最小单位的值设为上述预定值。
由此，即使当在N个周期内第一信号的接通时间发生变动的情况下，也能够确保关于第一信号以及第二信号的死区时间。
在本方式中，控制部重复进行以下操作N-1次：将与目标值最接近的可设定值决定为第一个可设定值，以使第一个至第M个(2≤M≤N)可设定值的平均值与目标值最接近的方式，决定第M个可设定值。
由此，无论在信号的N个周期中的哪个周期，从第一周期直至该周期为止针对发生部设定的可设定值的平均值都与目标值最接近。
在本方式中，控制部以使全部N个可设定值的平均值与目标值最接近的方式决定N个可设定。
由此，信号的N个周期整体上针对发生部设定的N个可设定值的平均值与目标值最接近。
在本方式中，将以使其平均值与目标值最接近的方式预先决定的N个可设定值与目标值的对应关系存储于存储部中。控制部与目标值对应地从存储部读取应该针对发生部设定的N个可设定值。
由此，能够在由控制部执行控制时从存储部读取根据目标值应该决定的N个可设定值，在N个周期的范围内依次针对发生部进行设定。
在本方式中，通过与上述信号发生电路产生的第一信号的占空比相应的开关动作，电压转换电路对电压进行转换，根据转换后的电压，信号发生电路的控制部计算应该针对发生部设定的目标值。
由此，将能够以比较小的处理负荷使针对周期性地产生信号的发生部进行设定的值的最小的增量实质上小于实际的增量的信号发生电路应用于电压转换装置，提高输出电压的精度。
发明效果
根据上述内容，对于控制部决定的N个可设定值，适当决定与目标值最接近的可设定值和第二接近的可设定值的比例，因此能够比可设定值的最小的增量更细微地调整N个可设定值的平均值。并且，第二信号的断开时间的设定每N个周期进行1次即可，因此降低控制部的处理负荷。
因此，能够以比较小的处理负荷，使针对周期性地产生具有与所设定的值相应的接通时间的第一信号以及接通期间与该第一信号不重叠的第二信号的发生部进行设定的值的最小的增量实质上小于实际的增量。
附图说明
图1是示出本发明的实施方式1的电压转换装置的结构例的框图。
图2是示出本发明的实施方式1的信号发生电路的一部分的结构例的框图。
图3是用于说明发生部产生第一信号的动作的时序图。
图4是用于说明根据N个周期量的设定值来确定PWM信号的平均接通时间的动作的时序图。
图5是用于说明第一信号的接通时间、第二信号的断开时间以及死区时间的关系的时序图。
图6是用于说明通过本发明的实施方式1的信号发生电路来决定N个设定值的方法的说明图。
图7是示出通过本发明的实施方式1的信号发生电路来执行PWM中断处理的CPU的处理步骤的流程图。
图8是示出本发明的实施方式1中的与决定设定值的子例程相关的CPU的处理步骤的流程图。
图9是示出通过本发明的实施方式1的信号发生电路根据目标值来决定的N个设定值的一览的图表。
图10是用于说明通过本发明的实施方式2的信号发生电路来决定N个设定值的方法的说明图。
图11是示出本发明的实施方式2中的与决定设定值的子例程相关的CPU的处理步骤的流程图。
图12是示出通过本发明的实施方式2的信号发生电路根据目标值来决定的N个设定值的一览的图表。
图13是示出通过本发明的实施方式3的信号发生电路来执行PWM中断处理的CPU的处理步骤的流程图。
具体实施方式
以下，针对本发明，基于示出其实施方式的附图进行详细叙述。
(实施方式1)
图1是示出本发明的实施方式1的电压转换装置的结构例的框图，图2是示出本发明的实施方式1的信号发生电路的一部分的结构例的框图。图中1是信号发生电路，信号发生电路1产生周期恒定且接通时间以及断开时间分别变化的2个PWM信号，并提供给电压转换电路2。电压转换电路2对外部的蓄电池3的电压进行转换，并供给到外部的负载4。在此，电压转换电路2使蓄电池3的电压进行降压，但也可以使蓄电池3的电压进行升压或升降压。
信号发生电路1是具有CPU(Central Processing Unit，中央处理单元)11的微型计算机。CPU11与存储程序等信息的ROM(Read Only Memory，只读存储器)12、临时存储所产生的信息的RAM(Random Access Memory，随机存取存储器)13、将模拟的电压转换成数字值的A/D转换器14、调解多个中断请求的中断控制器15以及产生2个PWM信号的发生部16相互进行总线连接。信号发生电路1中的除去发生部16的部分是控制部10，但发生部16也可以包括在控制部10中。
中断控制器15构成为能够受理多个中断请求，在受理了某一个中断请求的情况下，对CPU11提供请求打断(interrupt)的信号(所谓INT信号)，在从CPU11提供了确认信号(所谓INTA信号)时，将对应于各中断请求的中断向量发送到总线。在发送到总线的中断向量由CPU11读入的情况下，CPU11执行对应于各中断请求的中断处理。
电压转换电路2具备漏极连接于蓄电池3的正极端子的N沟道型的MOSFET(MetalOxide Semiconductor Field Effect Transistor：金属绝缘体半导体场效应晶体管，以下简称为FET)21、漏极以及源极分别连接于该FET21的源极以及蓄电池3的负极端子的同步整流用的FET22以及根据从发生部16提供的PWM信号而将驱动信号提供到FET21以及FET22各自的栅极的驱动电路26。以下，还将FET21以及22分别称为Hi侧FET以及Lo侧FET。
在FET22的漏极和源极之间经由电感器23以及电阻器24的串联电路而连接有负载4。将电容器25并联连接于负载4。将电阻器24以及电容器25的连接点的电压提供给A/D转换器14。将电流检测器27连接于电阻器24的两端，并将电流检测器27的检测电压提供给A/D转换器14。
转移到图2，ROM12包括与后述的目标值建立对应地存储预先决定的多个设定值的设定值存储表格(相当于存储部)121。但是，在本实施方式1中，不使用设定值存储表格121。
RAM13包括对针对发生部16具有的寄存器缓冲器161应该设定的多个设定值进行存储的设定值存储区域131。在存储到设定值存储区域131中的设定值通过中断控制器15进行调解的后述的中断处理中，依次针对寄存器缓冲器161进行设定。
发生部16具有分别被设定后述的接通时间的设定值以及断开时间的设定值的寄存器缓冲器161以及162、周期性地被加载寄存器缓冲器161以及162各自的内容的接通时间寄存器163以及断开时间寄存器164、产生具有与接通时间寄存器163的内容相应的接通时间的第一信号的第一信号发生部165以及产生具有与断开时间寄存器164的内容相应的断开时间的第二信号的第二信号发生部166。以下，将信号接通的状态持续接通时间的期间称为接通期间。
发生部16还具有用于设定第一信号以及第二信号共同的周期的未图示的周期寄存器以及用于设定第一信号以及第二信号共同的断开时间(所谓死区时间)中的在第一信号的接通期间之前的死区时间的未图示的死区时间寄存器。在由CPU11实施的初始化时，对周期寄存器以及死区时间寄存器分别设定预定值。
第一信号发生部165以及第二信号发生部166分别对接通时间寄存器163以及断开时间寄存器164各自提供用于加载寄存器缓冲器161以及162的内容的加载信号。第一信号发生部165以及第二信号发生部166分别产生的第一信号以及第二信号是具有未图示的内部时钟的整数倍的接通时间以及断开时间且接通期间彼此不重叠的互补的PWM信号。将第一信号发生部165产生的PWM信号经由驱动电路26提供给FET21(Hi侧FET)，并且作为中断请求之一而提供给中断控制器15。将第二信号发生部166产生的PWM信号经由驱动电路26提供给FET22(Lo侧FET)。
在上述结构中，信号发生电路1的CPU11例如通过并行地执行电压循环控制以及电流循环控制的电流模式控制方式来控制向负载4供给的电压。在电压循环控制中，CPU11根据从目标电压值减去通过A/D转换器14对供给到负载4的输出电压进行转换所得的数字值而得到的偏差，对在后级的电流循环控制中作为目标电流值的操作量进行运算。在该电压循环控制中，电压转换电路2输出的电压是控制量。
在电流循环控制中，CPU11根据从来自前级的电压循环控制的目标电流值减去通过A/D转换器14对电流检测器27的检测电压进行转换所得的数字值而得到的偏差，运算针对发生部16的操作量。CPU11根据运算出的操作量(以下称为目标值)，决定能够针对发生部16的第一信号发生部165进行设定的接通时间的可设定值。CPU11还根据上述接通时间的可设定值以及针对上述死区时间寄存器设定的值，计算能够针对第二信号发生部166进行设定的断开时间的可设定值。关于详细情况，在后文中叙述。
上述可设定值是指在针对发生部16进行了设定时反映到输出的PWM信号的变化中的最小单位(最小的增量)的整数倍的值。第一信号发生部165以及第二信号发生部166的可设定值的最小单位相同，根据可设定值设定的接通时间以及断开时间的精度相同。以下，为了简化说明，将为了针对发生部16设定而决定或计算出的可设定值简称为设定值。发生部16被设定所决定的接通时间的设定值以及所计算出的断开时间的设定值，从而产生具有与所决定的设定值相应的接通时间的第一信号以及具有与所计算出的设定值相应的断开时间的第二信号。在该电流循环控制中，电压转换电路2输出的电流是控制量。
在此，在电压转换装置的输出电压以及输出电流在时间上较稳定地变动的情况下，即使以PWM周期的N倍(N是2以上的自然数)的周期来进行上述电压循环控制以及电流循环控制的控制周期，也可以说是足够的。因此，在本实施方式1中，在PWM周期的每N个周期，一并决定针对发生部16的N个周期量的接通时间的设定值，并存储到设定值存储区域131中，通过以PWM周期产生的中断处理，针对发生部16设定接通时间的设定值。
以下，为了简化说明，设为N＝4，但不限定于此，N也可以是2、3或5以上。另外，N个周期量的设定值不一定需要在每个周期针对发生部16进行设定，也可以仅当在某个周期和下一周期中第一信号的接通时间的设定值发生变化时进行设定。
接下来，说明第一信号发生部165产生具有与寄存器缓冲器161的内容相应的接通时间的第一信号的机制。关于第二信号发生部166产生具有与寄存器缓冲器162的内容相应的断开时间的第二信号的机制，通过将接通时间改记为断开时间而与以下的图3的情况相同，因此省略其说明。但是，关于第二信号，寄存器缓冲器162的内容在N个周期的期间内仅设定1次，这一点与第一信号的情况不同(关于详细情况，在后文中叙述)。
图3是用于说明发生部16产生第一信号的动作的时序图。图3所示的5个时序图均是将同一时间轴设为横轴，在纵轴上从图的上方起示出第一信号(PWM信号)的信号电平、根据PWM信号执行的中断处理的执行状态、发生部16的寄存器缓冲器161的内容、用于将寄存器缓冲器161的内容加载到接通时间寄存器163的加载信号的接通/断开状态以及接通时间寄存器163的内容。
关于PWM信号，时刻t21至t22、时刻t22至t23、时刻t23至t24以及时刻t24至t31分别是N个周期(N＝4)中的第一周期、第二周期、第三周期以及第四周期，时刻t14至t21是前一个的N个周期中的第四周期。PWM信号上升的定时与各周期的开始时刻一致。但是，为了简化说明，在图3中未图示出上述死区时间。将PWM信号的各周期中的信号电平从H变化为L时的下降沿作为针对中断控制器15的中断请求来受理，执行1次中断处理。
具体来说，在分别从时刻t14、t21、t22、t23以及t24起经过了各周期中的接通时间T14、T21、T22、T23以及T24时，执行中断处理。其中，第四周期中的中断处理与第一周期、第二周期以及第三周期中的中断处理相比，执行时间变长了用于一并决定用于接下来的N个周期的设定值的时间。将所决定的设定值分别作为第一设定值、第二设定值、第三设定值以及第四设定值存储到RAM13所包括的设定值存储区域131中的从第一地址至第四地址的连续的存储区域中。
通过在存储各设定值时的第四周期中的中断处理以及接下来的N个周期中的第一周期、第二周期以及第三周期各自中的中断处理，依次读取被存储于设定值存储区域131中的第一设定值、第二设定值、第三设定值以及第四设定值的各设定值，并设定到寄存器缓冲器161。由此，在第一周期、第二周期、第三周期以及第四周期各自中的中断处理中，将寄存器缓冲器161的内容改写成第二设定值、第三设定值、第四设定值以及用于接下来的N个周期的第一设定值。
另一方面，在PWM信号的信号电平从L变化为H时的上升沿即时刻t14、t21、t22、t23、t24以及t31下，从第一信号发生部165对接通时间寄存器163提供用于加载寄存器缓冲器161的内容的加载信号。由此，在第一周期、第二周期、第三周期以及第四周期各自的期间内，将接通时间寄存器163的内容保持为第一周期量、第二周期量、第三周期量以及第四周期量的设定值。根据这些设定值，确定第一周期、第二周期、第三周期以及第四周期各自中的PWM信号的接通时间。
此外，在图3所示的例子中，在前一个的N个周期中的第四周期内，决定用于接下来的N个周期的4个设定值，但在该决定在第四周期内未完成的情况下，将设定值存储区域131作为双缓冲器，使针对设定值存储区域131的写入和读取不发生竞争即可。具体来说，在连续的第四周期、第一周期、第二周期以及第三周期的期间内决定4个设定值并写入到一个设定值存储区域，在紧接于此的第四周期、第一周期、第二周期以及第三周期的期间内决定接下来的4个设定值并写入到另一个设定值存储区域，并且在各周期中的中断处理中，从一个设定值存储区域依次读取先前决定的4个设定值即可。
接下来，说明针对发生部16设定与目标值相应的接通时间的设定值的具体例。
图4是用于说明根据N个周期量的设定值来确定PWM信号的平均接通时间的动作的时序图。图的横轴表示时间，纵轴表示第一信号(PWM信号)的信号电平。在图4中，关于2个连续的N个周期，示出PWM周期的第一周期、第二周期、第三周期以及第四周期中的PWM信号变化为接通/断开的情形。各PWM周期中的PWM信号的前半部分接通，后半部分断开。在此，为了简化说明，也设为N＝4。
在本实施方式1中，发生部16产生的PWM信号的周期是10μs，能够针对发生部16设定的接通时间的设定值的最小单位(即最小的增量)是1，该作为最小单位的1对应于PWM信号的接通时间的0.01μs。换言之，发生部16产生的第一信号的接通时间能够以0.01μs的精度设定。另一方面，CPU11通过PID运算而计算出的目标值的最小单位为0.01。进行运算的定时以及将设定值设定到发生部16的定时的例子如图3所示。
在图4所示的定时下，作为先前的N个周期中的PID运算的结果，作为例子设想目标值是499.41的情况。针对该目标值，在将PWM信号的接通时间的设定值设定为499时，PWM信号的接通时间为4.99μs。另外，在将PWM信号的接通时间的设定值设定为500时，PWM信号的接通时间为5.00μs。在这样使接通时间的设定值以1逐次变更的情况下，PWM信号的接通时间以0.01μs为单位变化，相对于作为与目标值对应的目标接通时间的4.9940μs的误差(在此是0.004μs或0.006μs)较大。
因此，在本实施方式1中，决定获得与对应于目标值的目标接通时间接近的接通时间的接通时间的设定值。在此，优选决定获得与目标接通时间最接近的接通时间的接通时间的设定值。具体来说，由于对应于目标值(499.41)的目标接通时间是4.9941μs，因此将上述第一设定值、第二设定值、第三设定值以及第四设定值分别决定为例如499、500、499以及500。
在该情况下，根据各设定值在接下来的N个周期中产生的PWM信号的接通时间分别为4.99μs、5.00μs、4.99μs以及5.00μs，由于接通时间的合计值是19.98μs，因此平均接通时间为4.995μs。因此，将相对于作为目标接通时间的4.9941μs的误差抑制到0.0009μs。在如本实施方式1那样N＝4的情况下，能够以0.0025μs的精度设定平均接通时间。
接下来，说明根据第一信号的接通时间来决定第二信号的断开时间的方法。
图5是用于说明第一信号的接通时间、第二信号的断开时间以及死区时间的关系的时序图。图5所示的2个时序图均是将同一时间轴设为横轴，在纵轴示出与第一周期至第四周期的时间流相应的第一信号以及第二信号各自的信号电平。
如上所述，关于第一信号的接通时间以及第二信号的断开时间，设定值的最小单位是1，为了设定在第一信号的接通期间之前的死区时间dt1，针对死区时间寄存器设定的设定值的最小单位也设为1。另外，针对第一信号以及第二信号的各信号进行设定的接通时间以及断开时间的精度相同，死区时间dt1的精度也设为与接通时间以及断开时间的精度相同。
在图5中，关于第一信号，以第二周期以及第四周期中的接通时间比第一周期以及第三周期中的接通时间长的情况为例。另一方面，如使用图4说明的那样，N个周期内的第一信号的接通时间的设定值的变动最大是1。因此，可以说第一信号的第二周期以及第四周期中的接通时间与第一周期以及第三周期中的接通时间相比长了相当于接通时间的精度的量。
在此，将第一周期至第四周期的第一信号的分别接着接通期间的死区时间设为dt21、dt22、dt21、dt22。一般来说，死区时间dt1的长度可以是恒定的，死区时间dt21以及dt22的长度需要与死区时间dt1的长度等同或在它以上。在假设死区时间dt21以及dt22的长度相同的情况下，根据图5可以明确的是，与第一信号的接通时间的变动相应地，第二信号的断开时间在N个周期内变动，用于计算第二信号的断开时间的设定值的CPU11的负荷增大。
因此，在本实施方式1中，将死区时间dt22的长度设为所需最小限度的长度(具体来说，例如与死区时间dt1相同的长度)，允许死区时间dt21的长度与死区时间dt22的长度相比长了相当于死区时间的精度的量。另一方面，第一信号的接通时间在N个周期中以与死区时间的精度相同的量进行变动，因此通过以下的式(1)计算第二信号的断开时间的设定值，从而将第一信号的接着接通期间的死区时间自动地确定为死区时间dt21或死区时间dt22中的任一个。
第二信号的断开时间的设定值
＝(N个周期内的第一信号的接通时间的设定值中的较小的设定值)
+(用于将第二信号的断开期间设定为与死区时间dt1相同的长度的值)
+(用于将第二信号的断开期间设定为与死区时间dt22相同的长度的值)
+1····························(1)
接下来，说明对应于目标值的第一设定值、第二设定值、第三设定值以及第四设定值的决定方法。
图6是用于说明通过本发明的实施方式1的信号发生电路1决定N个设定值的方法的说明图。图中“○”表示N个(N＝4)的设定值，“●”表示M个(2≤M≤N)设定值的平均值。关于第一设定值，平均值没有意义，因此“●”的个数比“○”的个数少1个。
针对目标值X，首先确定最接近的设定值Y以及第二接近的设定值Z。在图6的例子中，最先确定比X小且不比X小1/2以上的Y，将Z确定为Y+1。与图6所示的情况不同，在最先确定比X大且不比X大1/2以上的Y的情况下(省略图示)，将Z确定为Y-1。
在本实施方式1中，从Y以及Z(＝Y+1)中依次决定N个设定值。此时，以使第一设定值至第M(2≤M≤N)设定值的平均值为与目标值X最接近的值的方式依次决定第M设定值。关于第一设定值，由于预计到第一以及第二设定值的平均值与目标值X最接近而比第二设定值先决定，因此将第一设定值始终决定为Y。第二设定值的候补值是Y或Z。
在决定第二设定值的情况下，判定第一设定值与第二设定值的2个候补值各自的平均值中的哪一方与X接近。在该情况下，由于第一设定值是Y，2个候补值是Y或Z，因此对Y与Y的平均值即Y以及Y与Z(＝Y+1)的平均值即Y+1/2进行比较，判定哪一方与X接近。在图6的情况下，与Y相比，Y+1/2更接近于X，因此将第二设定值决定为Z。
在决定第三设定值的情况下，判定第一设定值、第二设定值与第三设定值的2个候补值各自的平均值中的哪一方与X接近。在该情况下，由于第一设定值是Y，第二设定值是Z(＝Y+1)，第三设定值的2个候补值是Y或Z(＝Y+1)，因此判定Y、Y+1与Y的平均值即Y+1/3以及Y、Y+1与Y+1的平均值即Y+2/3中的哪一方与X接近。在图6的情况下，与Y+2/3相比，Y+1/3更接近于X，因此将第三设定值决定为Y。
在决定第四设定值的情况下，判定第一设定值、第二设定值、第三设定值与第四设定值的2个候补值各自的平均值中的哪一方与X接近。在该情况下，由于第一设定值是Y，第二设定值是Z(＝Y+1)，第三设定值是Y，第四设定值的2个候补值是Y或Z(＝Y+1)，因此判定Y、Y+1、Y与Y的平均值即Y+1/4以及Y、Y+1、Y与Y+1的平均值即Y+2/4中的哪一方与X接近。在图6的情况下，与Y+1/4相比，Y+2/4更接近于X，因此将第三设定值决定为Z。
在以上的图3至图6中，说明了N为4的情况，但关于N为2、3或5以上的情况也是一样的。以下，针对决定上述N个设定值的信号发生电路1的动作，使用表示该动作的流程图来进行说明。依照预先储存于ROM12的控制程序，通过CPU11执行以下所示的处理。
图7是示出通过本发明的实施方式1的信号发生电路1执行PWM中断处理的CPU11的处理步骤的流程图，图8是示出本发明的实施方式1中的与决定设定值的子例程相关的CPU11的处理步骤的流程图。
图7中的循环计数器J、图8中的目标值X、与目标值最接近的值Y、第二接近的值Z、循环计数器M、M个设定值的合计值S、值Ay以及值Az存储于RAM13中。循环计数器J的初始值是N。通过图8的处理而决定的N个设定值优选依次存储到设定值存储区域131内的连续的地址。
在发生PWM周期的中断而使CPU11的控制转移到图7的处理的情况下，CPU11判定循环计数器J是否为N(在此是4)(S10)，在是N的情况下(S10：“是”)，将J设为1(S11)。其后，CPU11获取通过A/D转换器14对供给到负载4的输出电压进行转换而得到的输出电压值(S12：相当于检测部)，根据获取到的输出电压值，执行与电压循环控制相关的运算(S13)，作为操作量而计算目标电流值。
其后，CPU11获取通过A/D转换器14对电流检测器27的检测电压进行转换而得到的输出电流值(S14)，根据获取到的输出电流值，执行与电流循环控制相关的运算(S15)，作为操作量而计算应该针对发生部16设定的目标值X(相当于计算部)，并存储到RAM13中。为了省略电流循环控制，也可以不执行步骤S14以及S15。
接下来，CPU11调出与决定设定值相关的子例程来执行(S16)。在从与决定设定值相关的子例程返回的情况下，CPU11通过式(1)计算FET22(Lo侧FET)的断开时间的设定值(S16a)，并将计算出的设定值设定到寄存器缓冲器161(S16b：相当于设定部)。其后，CPU11从设定值存储区域131读取N个设定值中的第J设定值(S17)，将读取的第J设定值设定到寄存器缓冲器161(S18)，并返回到被中断的例程。
另一方面，当在步骤S10中J不是N的情况下(S10：“否”)，CPU11在使J增加1(S19)之后，为了对寄存器缓冲器161设定第J设定值，使处理转移到步骤S17。
转移到图8，在从PWM中断处理调出与决定设定值相关的子例程的情况下，CPU11确定与RAM13中存储的目标值X最接近的设定值Y(S21：相当于确定部)，并且确定第二接近的设定值Z(S22：相当于确定部)，进而，将第一设定值决定为Y(S23：相当于决定部)。在该时刻下，将Z确定为Y+1或Y-1中的某一方。接下来，CPU11将循环计数器M设为1(S24)，将M个设定值的合计值S设为Y(S25)。
其后，CPU11判定M是否为N(S26)，在是N的情况下(S26：“是”)，返回到所调出的例程。在M不是N的情况下(S26：“否”)，CPU11在使M增加1(S27)之后，计算(S+Y)/M的值Ay(S28)，并且计算(S+Z)/M的值Az(S29)。在此计算出的Ay以及Az是可能成为M个设定值的平均值的2个候补值。
接下来，CPU11判定|Ay-X|是否为|Az-X|以下(S30)。这里的判定是指判定上述2个候补值中的哪一方与目标值X接近。在|Ay-X|为|Az-X|以下的情况下(S30：“是”)，CPU11将第M设定值决定为Y(S31：相当于决定部)，将M个设定值的合计值S置换成S+Y(S32)，之后，使处理转移到步骤S26。另一方面，在|Ay-X|比|Az-X|大的情况下(S30：“否”)，CPU11将第M设定值决定为Z(S33：相当于决定部)，将M个设定值的合计值S置换成S+Z(S34)，之后，使处理转移到步骤S26。
在上述流程图中，先确定与目标值X最接近的设定值Y以及第二接近的设定值Z，将Z的值(Y+1或Y-1)存储于RAM13中，但不限定于该方法。例如，也可以在决定第M设定值时，计算第一设定值至第M-1设定值的平均值，判定该平均值与目标值X的大小关系，从而每次确定与目标值X最接近的设定值Y，再确定第二接近的设定值Z是Y+1还是Y-1。
接下来，说明以上述方式决定的N个设定值的多个例子。
图9是示出通过本发明的实施方式1的信号发生电路1根据目标值决定的N个设定值的一览的图表。目标值设为由小数点以后2位的数值来表示。以下，关于代表性的目标值的范围，列举N个设定值来说明。例如，在目标值处于0.13至0.16的范围内的情况下，将第一、第二、第三以及第四设定值分别决定为0、0、0以及1。在该情况下，N个设定值的平均值是0.25，由此得到的PWM信号的接通时间的平均值是0.0025μs。
在目标值处于0.38至0.50的范围内的情况下，将第一、第二、第三以及第四设定值分别决定为0、1、0以及1，N个设定值的平均值是0.50，由此得到的PWM信号的接通时间的平均值是0.005μs。在目标值处于0.51至0.62的范围内的情况下，将第一、第二、第三以及第四设定值分别决定为1、0、1以及0，N个设定值的平均值是0.50，由此得到的PWM信号的接通时间的平均值是0.005μs。在目标值处于0.88至1.12的范围内的情况下，将第一、第二、第三以及第四设定值分别决定为1、1、1以及1，N个设定值的平均值是1.00，由此得到的PWM信号的接通时间的平均值是0.010μs。
以下，关于目标值的范围处于0.13至1.12的范围内的9个范围的各范围，以每当目标值的范围的下限以及上限增大1.00时N个设定值也增大1的方式进行决定。特别是，如果论及对应于图4的情况，则在目标值处于499.38至499.50的范围内的情况下，将第一、第二、第三以及第四设定值分别决定为499、500、499以及500，N个设定值的平均值是499.50，由此得到的PWM信号的接通时间的平均值是4.995μs。
如上所述，根据本实施方式1，作为控制部10的中枢而发挥功能的CPU11根据应该针对发生部16进行设定的目标值X，决定能够针对发生部16的寄存器缓冲器161设定的设定值并进行设定。发生部16周期性地产生具有与针对寄存器缓冲器161设定的设定值相应的接通时间的第一信号以及在与该第一信号之间设置有死区时间的第二信号。具体来说，CPU11在发生部16所具有的第一信号发生部165产生的第一信号的每N(＝4)个周期，确定与目标值X最接近的设定值Y以及第二接近的设定值Z，根据对所确定的Y以及Z的大小与X的大小进行比较的结果，将Y以及Z组合，从而决定N个设定值，在第一信号的每个周期，逐个地针对发生部16的寄存器缓冲器161进行设定。CPU11还将用于设定N个周期的第一周期中的第二信号的断开时间的值计算为针对相同的N个周期决定的较小的一方的可设定值以及预定值的合计值，针对发生部16的寄存器缓冲器162设定所计算出的值。
由此，关于CPU11决定的N个设定值，适当决定与目标值X最接近的设定值Y和第二接近的设定值Z的比例，因此比能够针对发生部16的寄存器缓冲器161设定的值的最小的增量更细微地调整N个设定值的平均值。另外，第二信号的断开时间的设定在N个周期进行1次即可，因此降低CPU11的处理负荷。
因此，能够以较小的处理负荷，使对周期性地产生具有与所设定的值相应的接通时间的第一信号以及接通期间与该第一信号不重叠的第二信号的发生部16设定的值的最小的增量实质上小于实际的增量。
另外，根据实施方式1，将与用于将第二信号的断开时间设定为与第一以及第二信号应该一起断开的死区时间相同的长度的值相比大了第一信号的接通时间的可设定值的最小单位的值设为上述预定值。
由此，即使当在N个周期内第一信号的接通时间发生变动的情况下，也能够确保关于第一信号以及第二信号的死区时间。
进而，根据实施方式1，CPU11重复进行以下操作N-1次：将与目标值X最接近的设定值Y决定为第一设定值，以使第一设定值至第M设定值(2≤M≤N)的平均值与目标值X最接近的方式决定第M设定值。
因此，无论在PWM信号的N个周期中的哪个周期，都能够将从第一周期至该周期为止针对发生部16设定的设定值的平均值设为与目标值X最接近的值。
(实施方式2)
实施方式1是依次决定第一设定值以及第M设定值(2≤M≤N)的方式，与此相对地，实施方式2是通过计算M个设定值中的与目标值第二接近的设定值的个数来一并决定N个设定值的方式。
实施方式2中的电压转换装置的结构与实施方式1中的图1以及2所示的结构相同，因此对于与实施方式1对应的部位附加相同标号并省略其说明。
图10是用于说明通过本发明的实施方式2的信号发生电路1决定N个设定值的方法的说明图。针对目标值X，首先确定最接近的设定值Y以及第二接近的设定值Z。在图10的例子中，最先确定比X小且不比X小1/2以上的Y，将Z确定为Y+1。
首先，如果假定为将第一设定值至第N设定值全部决定为Y，则全部设定值的平均值为Y。接下来，在将N个设定值中的仅1个设定值不决定为Y而决定为Z(在图10的情况下是Y+1)的情况下，全部设定值的平均值相对于Y增加(或减少)(在图10的情况下是增加)1/N。同样地，每当被决定为Z的设定值增加1个时，全部设定值的平均值增加(或减少)(在图10的情况下是增加)1/N。
考虑被决定为Z的设定值的数量与全部设定值的平均值的关系如上所述，为了求出被决定为Z的设定值的数量，每次判定从Y向Z逐次加(或减)1/N而得到的值与X的大小关系即可。更具体来说，在对Y进行K次的加(或减)1/N而得到的值与X的大小关系发生反转的情况下，判定在进行K次的加(或减)而得到的值ya与进行K-1次的加(或减)而得到的值yb中哪一方与X接近，将较接近的一方的次数(K或K-1)设为被决定为Z的设定值的数量即可。
具体来说，在图10的情况下，判定值yc与X的大小关系即可，其中值yc是对Y进行K-1次的加(或减)1/N而得到值yb再对值yb加(或减)1/2N而得到的值。在图10的情况下(参照图10的左半部)，K＝2，判定为yc比X大，因此K-1的值(＝1)是被判定为Z的设定值的数量。
如果从X的一侧观察上述算法(参照图10的右半部)，则重复进行从X与Y的差值x减去1/N，当在进行了K次减法时减法结果xa变为负的情况下，根据值xc是否变为负来决定被决定为Z的设定值的数量即可，其中值xc是从x进行K-1次减1/N而得到值xb再从值xb减去1/2N而得到的值。在图10的例子中，K＝2，由此xc变为负，因此将Z的数量决定为1。如果假设xc为正，则将Z的数量决定为2。
此外，也可以从X与Y的差值x先减去1/2N，根据在从该减法结果几次减去1/N时减法结果变为负的情况，决定被决定为Z的设定值的数量。如果减去1/2N时的减法结果为负，则将Z的数量决定为0，如果在K次减去1/N时的减法结果为负，则将Z的数量决定为K。在后述的流程图中，通过该算法来进行说明。在图10的例子中，在从x减去1/2N并再从由此得到的结果1次减去1/N时，减法结果变为负，因此将Z的数量决定为1。
以下，针对上述信号发生电路1的动作，使用表示该动作的流程图来进行说明。依照预先储存于ROM12的控制程序，通过CPU11执行以下所示的处理。
图11是示出本发明的实施方式2中的与决定设定值的子例程相关的CPU11的处理步骤的流程图。将图11中的设定值的数量K以及X与Y的差值x存储到RAM13中。与PWM中断处理相关的CPU11的处理步骤与实施方式1中的图7所示的处理步骤相同，因此省略图示以及说明。
在从PWM中断处理调出与决定设定值相关的子例程的情况下，CPU11确定与在RAM13中存储的目标值X最接近的设定值Y(S40：相当于确定部)，并且确定第二接近的设定值Z(S41：相当于确定部)，进而，将被决定为Z的设定值的数量K设为0(S42)。其后，CPU11计算X与Y的差值x(S43)，将从计算出的x减去1/2N而得到的值新设为x(S44)。
接下来，CPU11判定x是否为负(S45)，在为负的情况下(S45：“是”)，使处理转移到后述的步骤S49。在x不为负的情况下(S45：“否”)，CPU11使K的值增加1(S46)，将从x减去1/N而得到的值新设为x(S47)。
接下来，CPU11判定x是否为负(S48)，在不为负的情况下(S48：“否”)，使处理转移到步骤S46。在x为负的情况下(S48：“是”)，决定N个设定值所包括的Y以及Z的个数(相当于决定部)。CPU11将(值)被决定为Y的N-K个设定值以及(值)被决定为Z的K个设定值存储到设定值存储区域131中(S49)，并返回到所调出的例程。
此外，在步骤S45以及S48中，判定x是否为负，但也可以在判定中包括等号，判定x是否为0以下。
接下来，说明以上述方式决定的N个设定值的多个例子。
图12是示出通过本发明的实施方式2的信号发生电路1根据目标值而决定的N个设定值的一览的图表。在图12中，值不同的N个设定值在N个的排列中以大概均等地分散的方式排列，但不限定于此，也可以使第一设定值、第二设定值、第三设定值以及第四设定值以数值的升序或降序排列，还可以顺序不同地排列。
关于图12所示的目标值以及N个设定值，与实施方式1中的图9所示的相比，在图表中不包括N个设定值的平均值相同的值这一点上不同。这是由于决定N个设定值的算法不同。另外，在图9中，N个设定值的排列顺序根据算法来确定，与此相对地，在图12中，能够以对于针对电压转换电路2的PWM控制而言变得优选的方式(例如，以使输出的噪声最小的方式)适当决定N个设定值的排列顺序，在这一点上不同。
如上所述，根据本实施方式2，CPU11以使全部N个设定值的平均值与目标值最接近的方式决定N个设定值。
因此，信号的N个周期整体上能够将针对发生部16设定的N个设定值的平均值设为与目标值最接近的值。
(实施方式3)
实施方式1是在每N个周期依次决定N个设定值的方式，与此相对地，实施方式3是在每N个周期从预先存储于ROM12所包括的设定值存储表格121中的内容读取N个设定值的方式。
实施方式3中的电压转换装置的结构与实施方式1中的图1以及2所示的结构相同，因此对于与实施方式1对应的部位附加相同标号并省略其说明。设定值存储表格121的内容与实施方式2中的图12所示的内容相同。
N个设定值例如在N个周期(N＝4)中的第四周期读取。关于从设定值存储表格121所存储的内容读取的第一设定值、第二设定值、第三设定值以及第四设定值的各设定值，通过读取各设定值的第四周期中的中断处理以及接下来的N个周期中的第一周期、第二周期以及第三周期各自中的中断处理而依次针对寄存器缓冲器161进行设定。
以下，针对决定上述N个设定值的信号发生电路1的动作，使用表示该动作的流程图来进行说明。依照预先储存于ROM12的控制程序，通过CPU11执行以下所示的处理。
图13是示出通过本发明的实施方式3的信号发生电路1执行PWM中断处理的CPU11的处理步骤的流程图。将图13中的循环计数器J以及目标值X存储在RAM13中。循环计数器J的初始值是N。
此外，步骤S50至S59的处理中的除了步骤S56以外的处理与实施方式1中的图7所示的步骤S10至S19的处理相同，因此省略详细说明。
在发生PWM周期的中断而使CPU11的控制转移到图13的处理的情况下，CPU11判定循环计数器J是否为N(在此是4)(S50)，在是N的情况下(S50：“是”)，将J设为1(S51)。其后，CPU11执行与基于输出电压的电压循环控制以及基于输出电流的电流循环控制相关的运算(S52～S55)。
接下来，CPU11核对设定值存储表格121的内容即表格中存储的目标值的各范围与通过上述运算而计算出的目标值X，读取接通时间的设定值(S56)。具体来说，在核对之后，读取与包括目标值X的范围对应地存储于设定值存储表格121中的N个设定值。所读取的N个设定值优选以存储于设定值存储表格121的顺序暂时存储到设定值存储区域131内的连续的地址。
接下来，CPU11通过式(1)计算FET22(Lo侧FET)的断开时间的设定值(S56a)，并针对寄存器缓冲器161进行设定(S56b：相当于设定部)，之后，从设定值存储区域131读取第J设定值(S57)，针对寄存器缓冲器161设定所读取的第J设定值(S58)，返回到被中断的例程。
此外，也可以是，在步骤S56中，存储设定值存储表格121中的N个设定值的开头地址，在步骤S57中，根据循环计数器J的值而从设定值存储表格121读取第J设定值。
如上所述，根据本实施方式3，将以使其平均值与目标值X最接近的方式预先决定的N个设定值与目标值的范围的对应关系存储于设定值存储表格121中。CPU11与目标值X对应地通过中断处理从设定值存储表格121依次读取应该针对发生部16的寄存器缓冲器161设定的N个设定值。
因此，能够在由CPU11执行控制时，从设定值存储表格121读取根据目标值X应该决定的N个设定值，在N个周期的范围内，依次针对发生部16进行设定。
进而，根据实施方式1、2或3，通过与上述信号发生电路1产生的第一信号的占空比相应的开关动作，电压转换电路2对电压进行转换，通过基于转换后的电压的PWM控制，信号发生电路1的CPU11计算应该针对发生部16设定的目标值。
因此，能够将能够以较小的处理负荷使针对周期性地产生第一以及第二信号的发生部16进行设定的值的最小的增量实质上小于实际的增量的信号发生电路1应用于电压转换装置，提高输出电压的精度。
应该认为，本次公开的实施方式在所有方面都是示例性的，而非限制性的。本发明的范围不通过上述含义而是通过权利要求书来表示，旨在包括与权利要求书等同的含义以及范围内的全部变更。另外，在各实施方式中记载的技术特征能够相互组合。
标号说明
1 信号发生电路
10 控制部
11 CPU
12 ROM
121 设定值存储表格
13 RAM
131 设定值存储区域
14 A/D转换器
15 中断控制器
153 PWM信号发生部
16 发生部
161、162 寄存器缓冲器
165 第一信号发生部
166 第二信号发生部
2 电压转换电路
21、22 FET
23 电感器
26 驱动电路
27 电流检测器
3 蓄电池
4 负载。

Claims (7)

1.一种信号发生电路，包括：
发生部，周期性地产生具有与所设定的值相应的接通时间的第一信号以及接通期间与该第一信号不重叠的第二信号；以及
控制部，根据目标值，在所述第一信号的每个周期设定能够针对所述发生部进行设定的可设定值，
所述发生部针对外部的电压转换电路产生所述第一信号以及所述第二信号，对所述电压转换电路进行PWM控制，从而使电压转换，
所述信号发生电路的特征在于，
所述发生部能够以与所述第一信号的接通时间相同的精度来设定所述第二信号的断开时间，
所述控制部具有：
确定部，在所述第一信号的每N个周期，确定与所述目标值最接近的可设定值以及第二接近的可设定值，其中N是2以上的自然数；
决定部，基于由该确定部确定的2个可设定值以及所述目标值各自的大小，决定将所述2个可设定值组合而成的N个可设定值；以及
设定部，根据由所述决定部决定的可设定值中的较小的可设定值以及预定值的合计值，针对所述发生部设定所述N个周期的第一周期中的所述第二信号的断开时间。
2.根据权利要求1所述的信号发生电路，其特征在于，
所述预定值是如下值：与用于将所述第二信号的断开时间设定为所述第一信号以及所述第二信号应该一起断开的时间的值相比，大了所述可设定值的最小单位的值。
3.根据权利要求1或2所述的信号发生电路，其特征在于，
所述决定部以使M个可设定值的平均值与所述目标值最接近的方式决定所述N个可设定值，其中M是满足2≤M≤N的自然数。
4.根据权利要求1或2所述的信号发生电路，其特征在于，
所述决定部以使各可设定值的平均值与所述目标值最接近的方式决定所述N个可设定值。
5.根据权利要求1或2所述的信号发生电路，其特征在于，
所述信号发生电路包括对目标值和N个可设定值的对应关系进行存储的存储部，
该存储部以使各可设定值的平均值与对应的目标值最接近的方式预先决定并存储N个可设定值，
所述控制部从所述存储部读取与所述目标值对应的N个可设定值，并针对所述发生部进行设定。
6.一种电压转换装置，包括：
权利要求1至5中的任一项所述的信号发生电路；
电压转换电路，通过与该信号发生电路产生的第一信号的占空比相应的开关动作而对电压进行转换；以及
检测部，检测由该电压转换电路转换后的电压，
所述电压转换装置的特征在于，
所述信号发生电路所具备的控制部具备基于所述检测部检测到的电压来计算所述目标值的计算部。
7.一种计算机程序，能够通过信号发生电路中的控制部来执行，
所述信号发生电路包括：
发生部，周期性地产生具有与所设定的值相应的接通时间的第一信号以及接通期间与该第一信号不重叠的第二信号；以及
所述控制部，根据目标值，在所述第一信号的每个周期设定能够针对所述发生部进行设定的可设定值，
所述发生部针对外部的电压转换电路产生所述第一信号以及所述第二信号，对所述电压转换电路进行PWM控制，从而使电压转换，
所述计算机程序的特征在于，
使所述控制部作为以下部分而发挥功能：
确定部，在所述第一信号的每N个周期，确定与所述目标值最接近的可设定值以及第二接近的可设定值，其中N是2以上的自然数；
决定部，基于由该确定部确定的2个可设定值以及所述目标值各自的大小，决定将所述2个可设定值组合而成的N个可设定值；以及
设定部，根据由所述决定部决定的可设定值中的较小的可设定值以及预定值的合计值，针对所述发生部设定所述N个周期的第一周期中的所述第二信号的断开时间。
CN201680028032.XA 2015-10-29 2016-10-24 信号发生电路、电压转换装置以及计算机程序 Pending CN107615662A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-213414 2015-10-29
JP2015213414A JP2017085424A (ja) 2015-10-29 2015-10-29 信号発生回路、電圧変換装置及びコンピュータプログラム
PCT/JP2016/081381 WO2017073497A1 (ja) 2015-10-29 2016-10-24 信号発生回路、電圧変換装置及びコンピュータプログラム

Publications (1)

Publication Number Publication Date
CN107615662A true CN107615662A (zh) 2018-01-19

Family

ID=58630377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680028032.XA Pending CN107615662A (zh) 2015-10-29 2016-10-24 信号发生电路、电压转换装置以及计算机程序

Country Status (5)

Country Link
US (1) US10164526B2 (zh)
JP (1) JP2017085424A (zh)
CN (1) CN107615662A (zh)
DE (1) DE112016002959T5 (zh)
WO (1) WO2017073497A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7253203B2 (ja) * 2020-01-07 2023-04-06 株式会社デンソー Ｄｃ／ｄｃコンバータの制御プログラム
CN111552325B (zh) * 2020-04-28 2023-07-25 深圳易能电气技术股份有限公司 位置指令同步方法、装置和计算机可读存储介质
DE102022203733A1 (de) 2022-04-13 2023-10-19 Siemens Aktiengesellschaft Verfahren zur Erzeugung von Ansteuersignalen für Leistungsschalter in einem resonanten DC/DC-Wandler

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0398470A (ja) * 1989-09-11 1991-04-24 Hitachi Ltd Ｐｗｍインバータ制御方法および装置
JP2000511758A (ja) * 1997-03-27 2000-09-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ デジタル制御切換モード電圧変換器
JP2004312913A (ja) * 2003-04-09 2004-11-04 Fuji Electric Device Technology Co Ltd 降圧型ｄｃ−ｄｃコンバータ
CN101383564A (zh) * 2007-09-07 2009-03-11 株式会社瑞萨科技 半导体集成电路、pwm信号输出装置及电力变换控制装置
CN103988430A (zh) * 2011-10-13 2014-08-13 三菱日立电力系统株式会社 脉冲发生装置及脉冲发生方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4356616B2 (ja) * 2005-01-20 2009-11-04 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
CN101189667B (zh) * 2005-06-01 2011-12-21 松下电器产业株式会社 相位误差检测装置
US7339361B2 (en) * 2006-06-26 2008-03-04 Intersil Americas Inc. Multi-phase DC-DC converter using auxiliary resistor network to feed back multiple single-ended sensed currents to supervisory controller for balanced current-sharing among plural channels
JP2011091775A (ja) * 2009-10-26 2011-05-06 Toshiba Corp 固体撮像装置
US9018930B2 (en) * 2010-12-23 2015-04-28 Stmicroelectronics S.R.L. Current generator for temperature compensation
JP5542884B2 (ja) * 2012-08-30 2014-07-09 三菱電機株式会社 車載エンジン制御装置
JP6153023B2 (ja) * 2013-07-26 2017-06-28 パナソニックＩｐマネジメント株式会社 発光素子点灯装置、発光モジュール、照明装置及び発光素子の点灯方法
JP6295982B2 (ja) * 2015-02-27 2018-03-20 株式会社オートネットワーク技術研究所 信号発生回路、電圧変換装置及び信号発生方法
JP6332080B2 (ja) * 2015-02-27 2018-05-30 株式会社オートネットワーク技術研究所 信号発生回路、電圧変換装置及び信号発生方法
KR101746798B1 (ko) * 2016-08-30 2017-06-14 주식회사 한산에이엠에스텍크 전력량을 이용한 아크검출장치
JP6180600B1 (ja) * 2016-09-02 2017-08-16 三菱電機株式会社 車載エンジン制御装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0398470A (ja) * 1989-09-11 1991-04-24 Hitachi Ltd Ｐｗｍインバータ制御方法および装置
JP2000511758A (ja) * 1997-03-27 2000-09-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ デジタル制御切換モード電圧変換器
JP2004312913A (ja) * 2003-04-09 2004-11-04 Fuji Electric Device Technology Co Ltd 降圧型ｄｃ−ｄｃコンバータ
CN101383564A (zh) * 2007-09-07 2009-03-11 株式会社瑞萨科技 半导体集成电路、pwm信号输出装置及电力变换控制装置
CN103988430A (zh) * 2011-10-13 2014-08-13 三菱日立电力系统株式会社 脉冲发生装置及脉冲发生方法

Also Published As

Publication number Publication date
US10164526B2 (en) 2018-12-25
WO2017073497A1 (ja) 2017-05-04
US20180309365A1 (en) 2018-10-25
JP2017085424A (ja) 2017-05-18
DE112016002959T5 (de) 2018-03-15

Similar Documents

Publication Publication Date Title
CN107251391B (zh) 信号产生电路、电压变换装置及信号产生方法
JP4561921B2 (ja) 電圧検出装置、及び電池の状態制御装置
JP5963147B2 (ja) 充放電制御装置、充放電制御方法、及び蓄電システム
CN107257129B (zh) 一种考虑电网结构灵活调整的鲁棒调度方法
CN107615662A (zh) 信号发生电路、电压转换装置以及计算机程序
CN107251389B (zh) 信号产生电路、电压变换装置及信号产生方法
CN115271397A (zh) 一种电力日前市场出清的计算方法、装置及储存介质
JP2022045625A (ja) 発電計画作成システム、発電計画作成方法、およびプログラム
CN112217226A (zh) 一种适用于双向dc-dc变换器的改进无模型预测控制方法
CN108604867A (zh) 电力变换装置
KR20210143864A (ko) 중고 배터리 유닛 보관고
CN103563242A (zh) 电力供给系统
CN112731803B (zh) 储能系统充放电的控制方法、装置、设备及可读存储介质
JP2019154209A (ja) Ｄｃ・ｄｃコンバータの制御装置
JP7259976B2 (ja) 制御装置、システム、制御方法およびプログラム
KR20220071879A (ko) 가상발전소에서 마이크로그리드의 재생 에너지 용량 제어 방법 및 장치
CN115249084A (zh) 考虑周期特征的大规模电动汽车充电负荷混合预测方法
WO2016121735A1 (ja) 信号発生回路、電圧変換装置及び信号発生方法
KR101584303B1 (ko) 연산시간을 단축할 수 있고 스위칭 이용률을 평균화할 수 있는 멀티레벨 컨버터의 스위칭 방법
CN116742756B (zh) 基于charger控制充电电流的方法、电路、系统、可读存储介质
CN117254515A (zh) 一种基于线性时变模型的电网优化控制方法及系统
US9124117B2 (en) Charging device
CN117713150A (zh) 一种考虑分布式储能的配电网电能质量控制方法及装置
CN115372680A (zh) 一种充电电流采样方法
JP2000270474A (ja) 配電系統設備増強計画の作成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180119