CN107611145A - 阵列基板、显示装置及制作方法 - Google Patents

Abstract

本公开提供一种阵列基板、显示装置及制作方法，属于显示技术领域。该阵列基板包括：源漏金属层、平坦层和像素电极层，所述平坦层位于所述源漏金属层和所述像素电极层之间，所述平坦层具有第一过孔，所述源漏金属层与所述像素电极层在所述第一过孔处连接；在所述第一过孔处所述源漏金属层的下方还具有一凸起结构。本公开通过在源漏金属层的下方对应第一过孔处增加设置一凸起结构，使得形成的源漏金属层的高度得到提升，源漏金属层形成曲面结构，像素电极层形成过程中不会产生大的段差，像素电极层凹陷甚至断裂的现象可以得到改善，曲面结构不但能减小段差，还能使得形成的增大接触面积，进而减低接触电阻。

Description

阵列基板、显示装置及制作方法

技术领域

本公开涉及显示技术领域，具体而言，涉及一种阵列基板、显示装置及制作方法。

背景技术

目前液晶显示器的PPI(Pixels Per Inch，每英寸所拥有的像素数目)的要求逐渐提高，尤其VR(Virtual Reality，虚拟现实)显示器需求更高，不仅需要高的PPI，还需要高的透过率。

为满足高PPI及高透过率的要求，一般采用PCI结构，即Pixel ITO(像素电极ITO(Indium tin oxide，氧化铟锡)，简称P-ITO)与Com ITO(公共电极ITO，简称C-ITO)倒置的结构，即P-ITO在下层，C-ITO在上层。PCI结构在工艺生产时因SD(source/data layer，源漏金属层)与PLN(Planarization，平坦层)存在overlay(P-ITO与PLN/SD接触时的重叠精度)不好的问题以及SD CD(Critical Dimension，临界尺寸)要求更小，会有膜层凹陷甚至断裂的问题。

因此，现有技术中的技术方案还存在有待改进之处。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种阵列基板、显示装置及制作方法，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。

本公开的其他特性和优点将通过下面的详细描述变得清晰，或者部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种阵列基板，包括：源漏金属层、平坦层和像素电极层，所述平坦层位于所述源漏金属层和所述像素电极层之间，所述平坦层具有第一过孔，所述源漏金属层与所述像素电极层在所述第一过孔处连接；

在所述第一过孔处所述源漏金属层的下方还具有一凸起结构。

在本公开的一实施例中，还包括：层间介质层，所述凸起结构位于所述层间介质层和所述源漏金属层之间。

在本公开的一实施例中，所述凸起结构为利用位于所述层间介质层之上的预置膜层通过半色调掩膜版曝光形成。

在本公开的一实施例中，还包括：层间介质层，所述凸起结构位于所述层间介质层的下方。

在本公开的一实施例中，所述凸起结构为利用位于所述层间介质层之下的预置膜层通过半色调掩膜版曝光形成。

在本公开的一实施例中，还包括：有源层，所述层间介质层具有第二过孔，所述源漏金属层与所述有源层在所述第二过孔处连接，且所述第二过孔位于所述凸起结构的边缘。

根据本公开的另一个方面，提供一种阵列基板的制作方法，包括：

在衬底基板上形成有源层、栅绝缘层、栅极和层间介质层；

在所述层间介质层上形成预置膜层，并经过构图工艺形成凸起结构；

在所述凸起结构上经过构图工艺形成源漏金属层；

在所述源漏金属层上形成平坦层，并对所述平坦层进行刻蚀形成所述第一过孔；

形成像素电极层，所述源漏金属层与所述像素电极层在所述第一过孔处连接。

在本公开的一实施例中，对所述预置膜层利用半色调掩膜版经过构图工艺形成所述凸起结构。

根据本公开的另一个方面，提供一种阵列基板的制作方法，包括：

在衬底基板上形成有源层、栅绝缘层和栅极；

在所述栅极上形成预置膜层，并经过构图工艺形成凸起结构；

在所述凸起结构上形成层间介质层；

在所述层间介质层上经过构图工艺形成源漏金属层；

在所述源漏金属层上形成平坦层，并对所述平坦层进行刻蚀形成所述第一过孔；

形成像素电极层，所述源漏金属层与所述像素电极层在所述第一过孔处连接。

根据本公开的另一个方面，提供一种显示装置，包括以上所述的阵列基板。

本公开的某些实施例的阵列基板、显示装置即制作方法，该阵列基板通过在源漏金属层的下方对应第一过孔处增加设置一凸起结构，使得形成的源漏金属层的高度得到提升，源漏金属层形成曲面结构，像素电极层形成过程中不会产生大的段差，像素电极层凹陷甚至断裂的现象可以得到改善，曲面结构不但能减小段差，还能使得形成的增大接触面积，进而减低接触电阻。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出相关实施例中采用PCI结构设计的阵列基板的示意图。

图2示出重叠情况良好的情况下SD侧面与P-ITO接触时的示意图。

图3示出重叠情况不好的情况下SD侧面与P-ITO接触时的示意图。

图4示出本公开一实施例中提供的一种阵列基板的组成示意图。

图5示出本公开一实施例中提供的另一种阵列基板的组成示意图。

图6示出本实施例中提供的一种阵列基板的结构示意图。

图7示出本实施例中提供的另一种阵列基板的结构示意图。

图8示出本公开另一实施例中提供的一种阵列基板的制作方法的流程图。

图9示出本公开另一实施例中在层间介质层上形成预置膜层的示意图。

图10示出本公开另一实施例中对预置膜层采用构图工艺进行加工后的示意图。

图11示出本公开另一实施例中在图10所示结构基础上进行过孔刻蚀后的示意图。

图12示出本公开另一实施例中在层间介质层上形成凸起结构的示意图。

图13示出本公开另一实施例中形成源漏金属层的示意图。

图14示出本公开另一实施例中形成平坦层及第一过孔的示意图。

图15示出本公开再一实施例中提供的一种阵列基板的制作方法的流程图。

图16示出本公开再一实施例中在栅极上形成预置膜层的示意图。

图17示出本公开再一实施例中对预置膜层采用构图工艺进行加工后的示意图。

图18示出本公开再一实施例中在凸起结构上形成层间介质层及过孔的示意图。

图19示出本公开再一实施例中形成源漏金属层的示意图。

图20示出本公开再一实施例中形成平坦层及第一过孔的示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。

附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

在本文中，“上”、“下”、“左”以及“右”等方位术语是相对于附图中显示器件示意置放的方位来定义的。应当理解到，上述方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据显示器件所放置的方位的变化而相应地发生变化。

图1示出相关实施例中采用PCI结构设计的阵列基板的示意图，如图1所示，该阵列基板为LTPS(Low Temperature Poly-silicon，低温多晶硅)阵列基板，包括：衬底基板101、衬底基板101上的遮光层102、覆盖在遮光层102上的缓冲层103、有源层104、栅绝缘层105、栅极106、ILD(Inter Layer Dielectric，层间介质)层107、源极108、漏极109、PLN(Planarization，平坦层)110、P-ITO111、钝化层112和C-ITO113。

在高PPI的产品中，尤其对于较大尺寸基板生产的产品而言，常会因工艺限制带来的Overlay(P-ITO与PLN/SD接触时的重叠精度)不好以及更小的CD来满足高PPI的需求，导致SD侧面与P-ITO接触时有膜层凹陷。图2示出重叠情况良好的情况下SD侧面与P-ITO接触时的示意图，图3示出重叠情况不好的情况下SD侧面与P-ITO接触时的示意图，由图3可以看出，如果重叠情况不好就会在SD侧面与P-ITO接触有膜层凹陷的现象。其中图2和图3中为了突出显示细节，仅示出部分结构，并未示出阵列基板中其余的膜层结构(如衬底基板101、衬底基板上的遮光层102、覆盖在遮光层102上的缓冲层103、有源层104、栅绝缘层105、栅极106、ILD层107、源极108、漏极109、钝化层112和C-ITO113)，其余未示出的膜层结构参见图1所示。膜层凹陷这一问题还会在信赖性测试时产生断裂，引起暗点不良的问题。

基于上述缺陷，本公开针对高PPI产品容易产生的膜层凹陷的问题提供一种改进方案，详见下述实施例介绍。

图4示出本公开一实施例中提供的一种阵列基板的组成示意图，如图4所示，该阵列基板除了包括相关实施例中图1所示的衬底基板101、衬底基板101上的遮光层102、覆盖在遮光层102上的缓冲层103、有源层104、栅绝缘层105、栅极106构成的组合部件401之外，还包括：源漏金属层402、平坦层403和像素电极层404，平坦层403位于源漏金属层402和像素电极层404之间，平坦层403具有第一过孔H1，源漏金属层402与像素电极层404在第一过孔处H1连接；其中在第一过孔H1处源漏金属层402的下方还具有一凸起结构405。

需要说明的是，图4示出的结构为重叠情况良好的情况下SD侧面与P-ITO接触时的示意图，图5也示出本公开一实施例中提供的一种阵列基板的组成示意图，与图4所示结构类似，图5所示的阵列基板包括：组合部件501、源漏金属层502、平坦层503和像素电极层504，平坦层503位于源漏金属层502和像素电极层504之间，平坦层503具有第一过孔H1，源漏金属层502与像素电极层504在第一过孔处H1连接；其中在第一过孔H1处源漏金属层502的下方还具有一凸起结构505。但图5示出的结构为重叠情况不好的情况下SD侧面与P-ITO接触时的示意图。

基于图4和图5所示结构可以看出，本实施例提供的阵列基板通过在第一过孔处源漏金属层的下方增加设置凸起结构，形成垫高的结构，使得源漏金属层的高度得到提升，像素电极层形成过程中不会产生大的段差，增大接触面积，进而减低接触电阻。特别是对于因工艺限制造成重叠不够良好的情况下，增加凸起结构的效果更加显著。

需要说明的是，本实施例中图4和图5中除了将衬底基板101、衬底基板101上的遮光层102、覆盖在遮光层102上的缓冲层103、有源层104、栅绝缘层105、栅极106构成的组合部件401作为一整体示意性给出之外，还因层间介质层与组合部件401以及源漏金属层之间存在过孔连接的关系，并未在图4和图5中详细示出。对于层间介质层与组合部件401的膜层位置关系可以参见图1，如图1所示，层间介质层107覆盖在栅极106以及裸露的栅绝缘层105上，而且层间介质层107以及层间介质层107之下的栅绝缘层105还具有第二过孔，使得源漏金属层与栅绝缘层105之下的有源层104在第二过孔处连接。

在本实施中，凸起结构405的设置可以有如下两种方式：方式一，凸起结构405可以位于层间介质层407和源漏金属层402之间；方式二，凸起结构405还可以位于层间介质层407的下方。

接下来，以图4(即重叠情况良好的情况下)为例对阵列基板的结构进行详细介绍。

图6示出本实施例中提供的一种阵列基板的结构示意图，如图6所示，该阵列基板包括：衬底基板601、衬底基板601上的遮光层602、覆盖在遮光层602上的缓冲层603、有源层604、栅绝缘层605、栅极606、层间介质层607和源漏金属层608，凸起结构609位于层间介质层607和源漏金属层608之间，平坦层610覆盖在源漏金属层608之上，并通过刻蚀形成第一过孔H1，平坦层610上方的像素电极层611通过第一过孔H1与源漏金属层608连接。与图1所示结构类似，阵列基板还具有通过对层间介质层607和栅绝缘层605进行刻蚀形成的第二过孔H2，源漏金属层608通过第二过孔H2与有源层604连接，第二过孔H2位于凸起结构609的边缘，使得源漏金属层608既能与有源层604连接，又能通过凸起结构抬升一部分源漏金属层的高度，使得像素电极层形成过程中不会产生大的段差。

图7示出本实施例中提供的另一种阵列基板的结构示意图，如图7所示，该阵列基板包括：衬底基板701、衬底基板701上的遮光层702、覆盖在遮光层702上的缓冲层703、有源层704、栅绝缘层705、栅极706、层间介质层707和源漏金属层708，凸起结构709位于层间介质层707的下方。即凸起结构709设置在栅极706之上，如图7所示，本实施例中的凸起结构709除了包括设置在对应第一过孔H1之下的凸起部分，还包括延伸到其他区域的平缓部分，以致平缓部分还会覆盖栅极706，层间介质层707覆盖整个凸起结构709。另外，为了源漏金属层708能够通过第二过孔H2与有源层704电连接，第二过孔H2位于凸起结构709的凸起部分的边缘。平坦层710覆盖在源漏金属层708之上，并通过刻蚀形成第一过孔H1，平坦层710上方的像素电极层711通过第一过孔H1与源漏金属层708连接。

在本实施例中，图6所示的凸起结构为利用层间介质层之上的预置膜层通过半色调掩膜版(halftone mask)曝光形成，图7所示的凸起结构为利用层间介质层之下的预置膜层通过半色调掩膜版曝光形成，这两种结构的加工工艺及流程参见后续制作方法实施例中的介绍。

需要说明的是，本实施例中的预置膜层的材料可以为PR胶(photoresist，光刻胶)或者亚克力(acrylic)。对于这两种材料可以使用半色调掩膜版直接形成图6和图7所示的凸起结构，工艺简单易操作，在本公开其他实施例中凸起结构还可以采用其他绝缘材料经过构图工艺制作形成，只是工艺稍复杂一些，本文不做详细介绍。

还需要说明的是，图6和图7所示的结构在像素电极层上还包括钝化层和公共电极层，与图1类似，图6和图7中并未示出。

综上所述，该阵列基板通过在源漏金属层的下方对应第一过孔处增加设置一凸起结构，使得形成的源漏金属层的高度得到提升，源漏金属层形成曲面结构，像素电极层形成过程中不会产生大的段差，像素电极层凹陷甚至断裂的现象可以得到改善，曲面结构不但能减小段差，还能使得形成的增大接触面积，进而减低接触电阻。

针对图6所示的结构，图8示出本公开另一实施例中提供的一种阵列基板的制作方法的流程图。

如图8所示，在步骤S81中，在衬底基板上形成有源层、栅绝缘层、栅极和层间介质层。

需要说明的是，本实施例中在衬底基板801上经过构图工艺形成遮光层(LightShield，LS)802，遮光层802通常由金属钼制成，可以防止背光侧的光线照射在有源层上对有源层产生影响。之后形成覆盖在遮光层802上的缓冲层803，缓冲层803上再形成有源层804，有源层的材料可以为多晶硅(p-Si)，形成LDD(Lightly Doped Drain，轻掺杂漏)结构。有源层804上还形成栅绝缘层805和栅极806，最后再形成层间介质层807，覆盖在栅极806和裸露的栅绝缘层805上。

如图8所示，在步骤S82中，在层间介质层上形成预置膜层，并经过构图工艺形成凸起结构。

图9示出在层间介质层上形成预置膜层的示意图，预置膜层821可以采用光刻胶或者亚克力，可以采用涂覆的方式形成预置膜层821，本实施例中以光刻胶为例。

图10示出对预置膜层采用构图工艺进行加工后的示意图，即对预置膜层821利用半色调掩膜版进行曝光、显影后形成有高度段差的膜层822。其中半色调掩膜版通常是在透明的基板上设置非透射区域、半透射区域和全透射区域，其中，半透射区域的透射率介于非透射区域和全透射区域之间。在使用半色调掩膜版对基板上的光刻胶进行曝光时，光从半色调掩膜版的全透射区域和半透射区域照射到光刻胶上，对光刻胶进行曝光处理，然后对经过曝光处理的光刻胶进行显影，基板上分别与半色调掩膜版的非透射区域、半透射区域和全透射区域对应的位置上的光刻胶将被全部保留、部分保留和全部除去，从而可以在一片基板上同时形成具有两个不同厚度光刻胶的区域，基板上部分保留光刻胶的区域为灰色调区域。因此本实施例中可以利用半色调掩膜版对预置膜层进行曝光后形成有高度段差的膜层，即形成图10所示的结构。如图10所示，在全透射区域形成过可供，在半透射区域形成平坦部分，在非透射区域形成凸起结构。

之后，在图10所示结构上对层间介质层进行刻蚀，形成过孔(即可以使源漏金属层与有源层电连接的第二过孔H2)，图11示出在图10所示结构基础上进行过孔刻蚀后的示意图。

得到过孔后，再去除凸起部分之外多余的膜层(即在半透射区域形成的平坦部分)，最后只剩下凸起结构809，图12示出在层间介质层上形成凸起结构的示意图。通过凸起结构抬升一部分源漏金属层的高度，使得之后像素电极层形成过程中不会产生较大的段差。

如图8所示，在步骤S83中，在凸起结构上经过构图工艺形成源漏金属层。图13示出形成源漏金属层的示意图，如图13所示，因为凸起结构809具有曲面表面，因此在曲面的凸起结构上进行镀膜、曝光、显影、刻蚀后，形成曲面的源漏金属层808。需要说明的是，图13中仅示出源漏金属层的一部分，在未示出部分形成源极，图13中示出的源漏金属层808覆盖在凸起结构809上形成漏极通过第一过孔与像素电极层连接，图13中示出的源漏金属层808还覆盖第二过孔H2，以使源漏金属层808可以通过第二过孔H2与下方的有源层804连接。

如图8所示，在步骤S84中，在源漏金属层上形成平坦层，并对平坦层进行刻蚀形成第一过孔。图14示出形成平坦层及第一过孔的示意图，在曲面的源漏金属层808上进行平坦层810的成膜及过孔刻蚀，形成如图14所示的曲面PLN结构，在曲面的源漏金属层808上形成第一过孔H1。

如图8所示，在步骤S85中，形成像素电极层，源漏金属层与像素电极层在第一过孔处连接。图6示出形成像素电极层的示意图，如图6所示，在第一过孔H1处裸露的曲面源漏金属层808上进行像素电极层811的成膜，像素电极层811与源漏金属层808通过第一过孔H1连接，形成曲面接触结构。

需要说明的是，本实施例中的构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨、纳米压印等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在实际加工过程中可根据本公开中所形成的结构选择相应的构图工艺。

还需要说明的是，本实施例在后续步骤还包括形成钝化层以及像素电极层，与图1所示的PCI结构类似，加工工艺同于传统工艺，此处不再赘述。

综上所述，本实施例提供的制作方法通过在层间介质层之上、源漏金属层之下对应第一过孔的位置形成凸起结构，使得形成的源漏金属层的高度得到提升，源漏金属层形成曲面结构，像素电极层形成过程中不会产生大的段差，像素电极层凹陷甚至断裂的现象可以得到改善，曲面结构不但能减小段差，还能使得形成的增大接触面积，进而减低接触电阻。

针对图7所示的结构，图15示出本公开再一实施例中提供的一种阵列基板的制作方法的流程图。

如图15所示，在步骤S151中，在衬底基板上形成有源层、栅绝缘层和栅极。与图8所示制作方法类似，本实施例中也是在在衬底基板1501上经过构图工艺形成遮光层(LightShield，LS)1502，遮光层1502通常由金属钼制成，可以防止背光侧的光线照射在有源层上对有源层产生影响。之后形成覆盖在遮光层1502上的缓冲层1503，缓冲层1503上再形成有源层1504，有源层的材料可以为多晶硅(p-Si)，形成LDD(Lightly Doped Drain，轻掺杂漏)结构。有源层1504上还形成栅绝缘层1505和栅极1506。与图8所示制作方法不同之处在于，本实施例中在形成层间介质层之前先形成凸起结构。

如图15所示，在步骤S152中，在栅极上形成预置膜层，并经过构图工艺形成凸起结构。

图16示出在栅极上形成预置膜层的示意图，预置膜层1521可以采用光刻胶或者亚克力，可以采用涂覆的方式形成预置膜层1521，本实施例中以光刻胶为例。

图17示出对预置膜层采用构图工艺进行加工后的示意图，即对预置膜层1521利用半色调掩膜版进行曝光、显影后形成凸起结构1509。如图17所示，本实施例中的凸起结构1509除了包括设置在对应第一过孔H1之下的凸起部分，还包括延伸到其他区域的平缓部分，以致平缓部分还会覆盖栅极1506。

如图15所示，在步骤S153中，在凸起结构上形成层间介质层。

图18示出在凸起结构上形成层间介质层及过孔的示意图，需要说明的是，形成层间介质层1507后，还需要对层间介质层以及栅绝缘层进行刻蚀，形成过孔(即可以使源漏金属层与有源层电连接的第二过孔H2)。

如图15所示，在步骤S154中，在层间介质层上经过构图工艺形成源漏金属层。

图19示出形成源漏金属层的示意图，如图19所示，因为凸起结构1509具有曲面表面，使得在其上一层形成的层间介质层1507也具有曲面凸起的结构，因此在曲面凸起的层间介质层1507上进行镀膜、曝光、显影、刻蚀后，也会形成曲面的源漏金属层1508。需要说明的是，如图15所示，步骤S152形成的凸起结构也在第二过孔H2的边缘。

如图15所示，在步骤S155中，在源漏金属层上形成平坦层，并对平坦层进行刻蚀形成第一过孔。

图20示出形成平坦层及第一过孔的示意图，在曲面的源漏金属层1508上进行平坦层1510的成膜及过孔刻蚀，形成如图20所示的曲面PLN结构，在曲面的源漏金属层1508上形成第一过孔H1。

如图15所示，在步骤S156中，形成像素电极层，源漏金属层与像素电极层在第一过孔处连接。图7示出形成像素电极层的示意图，如图7所示，在第一过孔H1处裸露的曲面源漏金属层1508上进行像素电极层1511的成膜，像素电极层1511与源漏金属层1508通过第一过孔H1连接，形成曲面接触结构。

需要说明的是，本实施例中的构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨、纳米压印等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩膜版、曝光机等形成图形的工艺。在实际加工过程中可根据本公开中所形成的结构选择相应的构图工艺。

还需要说明的是，本实施例在后续步骤还包括形成钝化层以及像素电极层，与图1所示的PCI结构类似，加工工艺同于传统工艺，此处不再赘述。

综上所述，本实施例提供的制作方法通过在层间介质层之下对应第一过孔的位置形成凸起结构，也能使形成的源漏金属层的高度得到提升，源漏金属层形成曲面结构，像素电极层形成过程中不会产生大的段差，像素电极层凹陷甚至断裂的现象可以得到改善，曲面结构不但能减小段差，还能使得形成的增大接触面积，进而减低接触电阻。

基于上述，本公开实施例还提供了一种显示装置，其包括上述任意一种阵列基板。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

相应的，该显示装置也具有与阵列基板相同的技术效果，此处不再赘述。

应清楚地理解，本公开描述了如何形成和使用特定示例，但本公开的原理不限于这些示例的任何细节。相反，基于本公开公开的内容的教导，这些原理能够应用于许多其它实施方式。

以上具体地示出和描述了本公开的示例性实施方式。应可理解的是，本公开不限于这里描述的详细结构、设置方式或实现方法；相反，本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。

Claims (10)

1.一种阵列基板，包括：源漏金属层、平坦层和像素电极层，其特征在于，所述平坦层位于所述源漏金属层和所述像素电极层之间，所述平坦层具有第一过孔，所述源漏金属层与所述像素电极层在所述第一过孔处连接；

在所述第一过孔处所述源漏金属层的下方还具有一凸起结构。

2.根据权利要求1所述的阵列基板，其特征在于，还包括：层间介质层，所述凸起结构位于所述层间介质层和所述源漏金属层之间。

3.根据权利要求2所述的阵列基板，其特征在于，所述凸起结构为利用位于所述层间介质层之上的预置膜层通过半色调掩膜版曝光形成。

4.根据权利要求1所述的阵列基板，其特征在于，还包括：层间介质层，所述凸起结构位于所述层间介质层的下方。

5.根据权利要求4所述的阵列基板，其特征在于，所述凸起结构为利用位于所述层间介质层之下的预置膜层通过半色调掩膜版曝光形成。

6.根据权利要求2或4所述的阵列基板，其特征在于，还包括：有源层，所述层间介质层具有第二过孔，所述源漏金属层与所述有源层在所述第二过孔处连接，且所述第二过孔位于所述凸起结构的边缘。

7.一种如权利要求1-6中任一项所述的阵列基板的制作方法，其特征在于，包括：

在衬底基板上形成有源层、栅绝缘层、栅极和层间介质层；

在所述层间介质层上形成预置膜层，并经过构图工艺形成凸起结构；

在所述凸起结构上经过构图工艺形成源漏金属层；

在所述源漏金属层上形成平坦层，并对所述平坦层进行刻蚀形成所述第一过孔；

形成像素电极层，所述源漏金属层与所述像素电极层在所述第一过孔处连接。

8.根据权利要求7所述的阵列基板的制作方法，其特征在于，对所述预置膜层利用半色调掩膜版经过构图工艺形成所述凸起结构。

9.一种如权利要求1-6中任一项所述的阵列基板的制作方法，其特征在于，包括：

在衬底基板上形成有源层、栅绝缘层和栅极；

在所述栅极上形成预置膜层，并经过构图工艺形成凸起结构；

在所述凸起结构上形成层间介质层；

在所述层间介质层上经过构图工艺形成源漏金属层；

在所述源漏金属层上形成平坦层，并对所述平坦层进行刻蚀形成所述第一过孔；

形成像素电极层，所述源漏金属层与所述像素电极层在所述第一过孔处连接。

10.一种显示装置，其特征在于，包括权利要求1-6中任一项所述的阵列基板。