CN107611035A - 封装基板制作方法 - Google Patents

Abstract

本发明公开了一种封装基板制作方法，该方法包含提供载板，其中载板包含基板、设置在基板上的至少一个薄膜电阻以及设置在薄膜电阻上的多个图样化电路，其中图样化电路中任意两个相邻电路之间具有间隙，部分薄膜电阻延伸至第一图样化电路之间的至少一个间隙中；接下来在载板设置有薄膜电阻的一侧形成保护材料，且保护材料至少覆盖薄膜电阻延伸至间隙内的至少一部分；接下来薄化保护材料；以及移除部分的保护材料，其中未经移除的保护材料形成保护层，并覆盖薄膜电阻延伸至间隙内的部分。通过形成保护层覆盖薄膜电阻，提供薄膜电阻较好的保护，减少或避免薄膜电阻在后续的工艺中受到化学物质侵蚀而损伤，以维持薄膜电阻电性性质较好的一致性。

Description

封装基板制作方法

技术领域

本发明涉及一种封装基板的制作方法，特别涉及制造封装基板的薄膜电阻的方法。

背景技术

通过集成电路的工艺技术演进，集成电路内关于布线密度、传输速率以及防止信号干扰等，可提升整体集成电路效能的相关需求也随之提高。其中，制造完成的集成电路必须通过后段工艺(back end of line，BEOL)以及封装等工艺，将集成电路与实际应用的电子元件间，做电性连接。然而，随着微缩工艺的进步，使得集成电路的体积不断缩减，其中较高阶的封装工艺所制成的封装体多半需应用集成电路载板(IC carrier)(又称封装基板)中介于集成电路与印刷电路板之间。概括来说，集成电路载板通过内部线路连接集成电路与印刷电路板，用以沟通集成电路与印刷电路板间的信号，并同时赋予保护电路与散热等功能。由于来自集成电路与印刷电路板的信号需通过集成电路载板传递，因此，集成电路载板传递信号的品质，也对于集成电路整体的效能表现有实质的影响。

目前，常见的集成电路大致上通过集成电路载板的图样化电路与印刷电路板相连接。然而，设置在图样化电路间控制集成电路载板电性的薄膜电阻，肇因于后续工艺所使用的化学物质，容易让薄膜电阻在制造其它集成电路载板的结构时，被化学物质侵蚀而造成已制成的薄膜电阻的电性特性改变，使得集成电路载板的薄膜电阻的一致性较差，进而影响后续信号的传递。由此可见，上述现有的结构，显然仍存在不便与缺陷，而有待加以进一步改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来一直未见适用的方式被发展完成。因此，如何能有效解决上述问题，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。

发明内容

本发明的一技术方面是有关于一种封装基板制作方法，其利用保护材料形成保护层覆盖薄膜电阻远离基板的表面，提供薄膜电阻较好的保护，让薄膜电阻可在后续的工艺中减少或避免因受到化学物质侵蚀而损伤。如此一来，可减少或避免薄膜电阻的电性性质在制成后，又随后续工艺进行而改变。进一步地，采用本方法所制造的封装基板，其薄膜电阻电性性质可在制成后维持较佳的一致性，并让包含保护层的封装基板提供稳定的电性性质。

本发明提供一种封装基板制作方法，包含提供载板，其中载板至少包含基板、设置在基板上的至少一个薄膜电阻以及设置在薄膜电阻上的多个第一图样化电路，其中第一图样化电路中任意两个相邻电路之间具有间隙，部分薄膜电阻延伸至第一图样化电路之间的至少一个间隙中；接下来在载板设置有薄膜电阻的一侧形成第一保护材料，且第一保护材料至少覆盖薄膜电阻延伸至间隙内的至少一部分；接下来薄化第一保护材料；以及移除部分第一保护材料，其中未经移除的第一保护材料形成第一保护层，并覆盖薄膜电阻延伸至间隙内的部分。

在本发明一或多个实施方式中，上述的移除部分第一保护材料的步骤可包含选择性地曝光第一保护材料；以及蚀刻第一保护材料，以将第一保护材料位于基板上方设置有薄膜电阻以外的区域的部分实质上完全移除。

在本发明一或多个实施方式中，上述的蚀刻第一保护材料的步骤可更进一步地从间隙中设置有薄膜电阻的区域内移除第一保护材料的一部分，以暴露薄膜电阻邻接间隙的至少一部分。

在本发明一或多个实施方式中，上述的薄化第一保护材料的步骤，更进一步地使得第一保护材料相对基板具有第一高度，其中第一高度大于第一图样化电路相对基板的第二高度。

在本发明一或多个实施方式中，上述的薄化第一保护材料的步骤，更进一步地使得第一保护材料相对基板具有第三高度，其中第三高度与第一图样化电路相对基板的第二高度实质上相等。

在本发明一或多个实施方式中，上述的薄化第一保护材料的步骤，更进一步地使得第一保护材料相对基板具有第四高度，其中第四高度小于第一图样化电路相对基板的第二高度。

在本发明一或多个实施方式中，上述的形成第一保护材料的步骤还包含形成第一保护材料覆盖第一图样化电路，其中移除部分第一保护材料的步骤还包含部分地移除第一保护材料位于第一图样化电路上的部分，其中未移除的第一保护材料覆盖第一图样化电路的部分与覆盖薄膜电阻位于间隙内的部分互相邻接，以共同形成第一保护层。

在本发明一或多个实施方式中，上述的形成第一保护材料的步骤还包含形成第一保护材料覆盖基板，其中移除部分第一保护材料的步骤还包含部分地移除第一保护材料位于基板上的部分，其中未移除的第一保护材料覆盖基板的部分与覆盖薄膜电阻位于间隙内的部分互相邻接，以共同形成第一保护层。

在本发明一或多个实施方式中，上述的封装基板制作方法还包含形成第二保护层，使得第二保护层覆盖薄膜电阻暴露在第一保护层外的部分以及第一保护层。

在本发明一或多个实施方式中，上述的形成第二保护层的步骤更进一步地让第二保护层覆盖第一图样化电路及基板表面其中至少一个。

在本发明一或多个实施方式中，上述的封装基板制作方法还包含在载板的第一侧形成介电层，并覆盖第一图样化电路、间隙以及第一保护层。

在本发明一或多个实施方式中，上述的封装基板制作方法可还包含在介电层中对应第一图样化电路中至少一个形成开孔；以及在开孔中形成导电盲孔，以连接第一图样化电路中的对应者至介电层远离基板的表面。

通过形成保护层覆盖薄膜电阻，提供薄膜电阻很好的保护，减少或避免薄膜电阻在后续的工艺中受到化学物质侵蚀而损伤，以维持薄膜电阻电性性质很好的一致性。

附图说明

本发明的上述和其它目的、特征、优点与实施例，通过下方的实施例搭配相对应的附图能更明显易懂，必须要强调的是附图的绘示为本于实务，附图绘示的不同特征并非该特征的实际尺寸比例，必须了解到这些不同特征可能会因为解说的方便而放大或缩小其尺寸：

图1绘示依据本发明多个实施方式的封装基板制作方法的流程图。

图2至图3绘示依据本发明多个实施方式的封装基板于制作方法的不同阶段的侧视剖面图。

图4A至图4C绘示依据本发明多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。

图5A至图5C绘示依据本发明多个实施方式的封装基板的部分的上视图。

图6A至图6C绘示依据本发明另外的多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。

图7A至图7C绘示依据本发明多个实施方式的封装基板的部分的上视图。

图8A至图8C绘示依据本发明另外的多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。

图9A至图9B绘示依据本发明另外的多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。

图10A至图10C绘示依据本发明多个实施方式的封装基板的部分的上视图。

图11绘示依据本发明另外的多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。

图12A至图12D绘示依据本发明另外的多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。

图13绘示依据本发明另外的多个实施方式的封装基板于封装基板制作方法的不同阶段的侧视剖面图。

除非有其它表示，在不同附图中相同的号码与符号通常被当作相对应的部件。该些图示的绘示为清楚表达这些实施方式的相关关联而非绘示该实际尺寸。

具体实施方式

以下将以附图说明本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，当一个元件被称为“在…上”时，它可泛指该元件直接在其它元件上，也可以是有其它元件存在于两者之中。相反地，当一个元件被称为“直接在”另一元件，它是不能有其它元件存在于两者中间。如本文所用，词汇“及/或”包含了列出的关联项目中的一个或多个的任何组合。

此外，相对词汇，如“下”或“底部”与“上”或“顶部”，用来描述文中在图式中所示的一个元件与另一个元件的关是。相对词汇是用来描述装置在附图中所描述之外的不同方位是可以被理解的。例如，如果一个附图中的装置被翻转，元件将会被描述原为位于其它元件之“下”侧将被定向为位于其它元件之“上”侧。例示性的词汇“下”，根据附图的特定方位可以包含“下”和“上”两种方位。同样地，如果一个附图中的装置被翻转，元件将会被描述原为位于其它元件之“下方”或“之下”将被定向为位于其它元件上之“上方”。例示性的词汇“下方”或“之下”，可以包含“上方”和“上方”两种方位。

图1为依据本发明多个实施方式绘示的封装基板制作方法100的流程图。如图1所示，封装基板制作方法100从步骤S101开始，提供载板。在多个实施方式中，载板可至少包含基板、设置在基板上的薄膜电阻以及设置在薄膜电阻上的多个第一图样化电路。其中，第一图样化电路中任意两个相邻电路之间具有间隙。在多个实施方式中，部分的薄膜电阻延伸至第一图样化电路之间的间隙中至少一个之内。接下来进行步骤S102，在载板设置有薄膜电阻的一侧形成第一保护材料，且第一保护材料至少覆盖薄膜电阻延伸至间隙之内的至少一部分。在其它的多个实施方式中，第一保护材料也可更进一步覆盖基板及/或第一图样化电路的至少部分。接着进行步骤S103，从载板设置有薄膜电阻的一侧薄化第一保护材料。在多个实施方式中，可通过微缩影工艺的显影剂薄化第一保护材料。在其它的多个实施方式中，也可通过蚀刻、研磨或其它合适的方式来薄化第一保护材料。接下来进行步骤S104，移除部分的第一保护材料，其中未经移除的第一保护材料形成第一保护层，并覆盖薄膜电阻延伸至间隙之内的部分。在多个实施方式中，第一保护层实质上完整涵盖下方的薄膜电阻。在其它的多个实施方式中，第一保护层仅覆盖下方的薄膜电阻的一部分。

由于依照封装基板制作方法100所制作的封装基板，其利用保护材料形成保护层覆盖薄膜电阻远离基板的表面，使得薄膜电阻可在封装基板的后续工艺中受到保护层的保护，让薄膜电阻可减少或避免因受到化学物质侵蚀而损伤。举例来说，在多个实施方式中，薄膜电阻的材料主要包含磷化镍、铬化镍或镍铬铝硅等合金，而保护层可避免薄膜电阻受工艺中酸性化学物质的侵蚀或空气的氧化等，但不限于此。故此保护层可减少或避免薄膜电阻的电性性质在制成后，又因后续工艺造成损伤而改变。进一步地，封装基板制作方法100所制造的封装基板可较好地维持薄膜电阻电性性质的一致性，并可让封装基板提供稳定的电性性质。

此外，由于封装基板制作方法100通过薄化第一保护材料的步骤S104先定义第一保护层的高度，而让封装基板制作方法100所制造的封装基板的厚度具可控制性。如此一来，封装基板制作方法100所制造的封装基板，可依照不同需求而较轻易的控制第一保护层的高度，进一步降低蚀刻第一保护层的成本，并同时减少工艺步骤与工艺所需的时间。

图2、图3分别为依据本发明多个实施方式绘示的封装基板于制作方法的不同阶段的侧视剖面图。如图2所示，载板200可包含基板220、薄膜电阻240以及多个第一图样化电路260。在多个实施方式中，电阻层(图未绘示，其为未图样化的薄膜电阻240)形成于基板220的第一侧222。接下来导电层(图未绘示，其为未图样化的第一图样化电路260)分别形成于第一侧222以及相对于第一侧222的第二侧224。接下来可进行一个或多个工艺，将电阻层与导电层分别图样化，以对应形成薄膜电阻240与第一图样化电路260。在其它的多个实施方式中，可依序将薄膜电阻240与第一图样化电路260印刷在基板220的第一侧222，以形成载板200。换句话说，薄膜电阻240设置于基板220的其中一侧，而第一图样化电路260设置于薄膜电阻240远离基板220的表面。在多个实施方式中，第一图样化电路260也可穿过薄膜电阻240与基板220，并与形成于第二侧224的第二图样化电路280至少其中一个电性连接。

在多个实施方式中，第一图样化电路260中任意两个相邻电路之间具有间隙。其中，间隙又可分为第一间隙262与第二间隙264等。更具体地说，部分的薄膜电阻240可从第一图样化电路260与基板220之间延伸至第一图样化电路260之间的间隙中至少一个，以让薄膜电阻240依照配置的连接关是电性连接于相邻的两个第一图样化电路260之间。其中，设置有薄膜电阻240的间隙可被视为第一间隙262，而未设置有薄膜电阻240的间隙可被视为第二间隙264。进一步地，若薄膜电阻240的电性性质在后续的工艺中因损伤而变化，可能会对通过薄膜电阻240电性连接的两个第一图样化电路260的信号传导造成影响。同样地，也会对载板200的电性性质与信号传递产生影响。

参照图3，接下来，在多个实施方式中，在载板200设置有薄膜电阻240的第一侧222形成第一保护材料300，且第一保护材料300至少覆盖薄膜电阻240延伸至第一间隙262之内的至少一部分。在多个实施方式中，第一保护材料300可进一步地覆盖第一图样化电路260。甚或，在多个实施方式中，所述的第一保护材料300也可进一步地覆盖基板220与第二间隙264。在多个实施方式中，第一保护材料300可为防焊材料。举例来说，第一保护材料300可包含环氧树脂(Epoxy)、压克力、前述材料的组合或其它合适的材料。在多个实施方式中，第一保护材料300可为感光性塑型材料、感热性塑型材料或两者复合的塑型材料。

图4A至图4C为依据本发明多个实施方式分别绘示的封装基板400在封装基板制作方法的不同阶段的侧视剖面图。参照图4A，在多个实施方式中，接续图3，从第一侧222薄化第一保护材料300，使得薄化后的第一保护材料300相对基板220具有第一高度h1，其中第一高度h1大于第一图样化电路260相对基板220的第二高度h2。甚或，在多个实施方式中，薄化后的第一保护材料300仍覆盖第一图样化电路260。

参照图4B，在多个实施方式中，接下来选择性地曝光部分的第一保护材料300。更具体地说，若将第一保护材料300分为位于第一间隙262及/或邻近第一间隙262上的第一区域320，以及第一区域320以外的第二区域340。在多个实施方式中，当第一保护材料300为正光阻型时，则曝光第一保护材料300的第一区域320。在其它的多个实施方式中，当第一保护材料300为负光阻型时，则曝光第一保护材料300的第二区域340，但不限于此。在多个实施方式中，所述的第一区域320可至少部分地涵盖第一间隙262邻接第一图样化电路260的两端。在多个实施方式中，所述的第一区域320也可延伸至部分的第一图样化电路260上。

参照图4C，在多个实施方式中，接下来移除部分的第一保护材料300。其中，未移除的第一保护材料300形成第一保护层420，并覆盖薄膜电阻240延伸至第一间隙262的范围之内的至少部分。更具体地说，在多个实施方式中，可通过蚀刻工艺，移除第一保护材料300除第一区域320以外的区域，其中，位于第一区域320中因受选择性地曝光而未被移除的第一保护材料300，可覆盖薄膜电阻240延伸至第一间隙262之内的至少部分，并实质上形成第一保护层420。如此一来，第一保护层420可保护薄膜电阻240远离基板220的表面，且较好地减少或避免薄膜电阻240受到化学物质侵蚀。进一步地，第一保护层420可减少或避免薄膜电阻240的电性性质因后续工艺的化学物质造成损伤而改变。故此可较好地维持薄膜电阻240电性性质的一致性，并让形成第一保护层420覆盖薄膜电阻240的封装基板400提供稳定的电性性质。

图5A至图5C为依据本发明多个不同实施方式分别绘示的封装基板400A、400B、400C的部分的上视图，其中图5A至图5C所绘示的部分可分别与图4C中虚线框440所框限的范围相对应。如图5A所绘示，在多个实施方式中，第一保护材料300位于第一图样化电路260与基板220上的部分可被部分地移除(参照图4B、图4C)，且未移除的第一保护材料300可形成第一保护层420A，并可依所覆盖的元件而分为区域422A、区域424A与区域426A。其中，区域422A是是覆盖薄膜电阻240位于第一间隙262内的部分，区域424A是覆盖第一图样化电路260的部分，以及区域426A是覆盖基板220的部分。区域422A可与区域424A互相邻接。同样地，区域422A也与区域426A互相邻接。如此一来，区域422A、区域424A与区域426A共同形成的第一保护层420A，可实质上完整地涵盖薄膜电阻240与薄膜电阻240的周边范围，达致薄膜电阻240与第一图样化电路260的保护。

如图5B所绘示，在其它的多个实施方式中，第一保护材料300位于第一图样化电路260上的部分被部分地移除(参照图4B、图4C)，且未移除的第一保护材料300形成第一保护层420B，并可依所覆盖的元件而分为区域422B与区域424B。其中，区域422B是覆盖第一图样化电路260的部分，并与覆盖薄膜电阻240位于第一间隙262内的部分的区域422B互相邻接。其中，区域422B的边缘与薄膜电阻240的边缘切齐。如此一来，区域422B与区域424B共同形成的第一保护层420B，可实质上完整地涵盖薄膜电阻240，并保护薄膜电阻240与第一图样化电路260。

如图5C所绘示，在其它的多个实施方式中，第一保护材料300位于第一图样化电路260与薄膜电阻240上的部分被部分地移除(参照图4B、图4C)，且未移除的第一保护材料300形成第一保护层420C，并可依所覆盖的元件而分为区域422C与区域424C。其中，区域422C是覆盖薄膜电阻240位于第一间隙262内的部分，并与覆盖第一图样化电路260的部分的区域424C互相邻接。如此一来，区域422C与区域424C共同形成的第一保护层420C，可部分覆盖薄膜电阻240与第一图样化电路260邻接的两端。

图6A至图6C为依据本发明另外的多个实施方式分别绘示的封装基板600于封装基板制作方法的不同阶段的侧视剖面图。参照图6A，在多个实施方式中，接续图3，从第一侧222薄化第一保护材料300(参照第3图)，让薄化后的第一保护材料500相对基板220具有第三高度h3，其中第三高度h3与第一图样化电路260相对基板220的第二高度h2实质上相等。

参照图6B，在多个实施方式中，接下来，选择性地曝光第一保护材料500的部分。举例来说，如曝光第一区域520。在多个实施方式中，第一区域520至少部分涵盖第一间隙262邻接第一图样化电路260的两端。参照图6C，在多个实施方式中，接下来部分的第一保护材料500被移除。未移除的第一保护材料500覆盖薄膜电阻240延伸至第一间隙262的范围之内的至少部分。亦即，第一保护材料500位于基板220上方设置有薄膜电阻240以外的区域的部分实质上完全移除。举例来说，像是移除第一保护材料500除第一区域520以外的区域。进而让位于第一区域520中未移除的第一保护材料形成第一保护层620，以保护薄膜电阻240远离基板220的表面，较好地减少或避免薄膜电阻240受到化学物质侵蚀。此外，第一保护层620的上缘与第一图样化电路260的上缘相切齐，可减少封装基板600的厚度。

图7A至图7C为依据本发明多个不同实施方式分别绘示的封装基板600A、600B、600C的部分的上视图，其中图7A至图7C所绘示的部分可分别与图6C中虚线框640所框限的范围相对应。如图7A所绘示，在多个实施方式中，第一保护材料500位于基板220上的部分被部分移除(参照图6B、图)6C，且未移除的第一保护材料500形成第一保护层620A，并可依所覆盖的元件而分为区域622A与区域624A。其中，区域622A是覆盖薄膜电阻240位于第一间隙262内的部分，并与覆盖基板220的部分的区域624A互相邻接。如此一来，区域622A与区域624A共同形成之第一保护层620A，可实质上涵盖薄膜电阻240至基板220的周边范围，达致薄膜电阻240的保护。

如图7B所绘示，在其它的多个实施方式中，第一保护材料500除位于薄膜电阻240上的部分以外都被移除(参照图6B、图6C)，且未移除的第一保护材料500形成第一保护层620B。其中，第一保护层620B是第一保护材料500位于第一间隙262内的部分，且实质上与薄膜电阻240重合。如图7C所绘示，在其它的多个实施方式中，第一保护材料500位于薄膜电阻240上的部分被部分地移除(参照图6B、图6C)。未移除的第一保护材料500形成第一保护层620C。其中，第一保护层620C是第一保护材料500覆盖薄膜电阻240位于第一间隙262内的部分，且部分地覆盖薄膜电阻240与第一图样化电路260邻接的两端。

图8A至图8C为依据本发明另外的多个实施方式分别绘示的封装基板800在封装基板制作方法的不同阶段的侧视剖面图。参照图8A，在多个实施方式中，接续图3，从第一侧222薄化第一保护材料700(参照图3)，让薄化后的第一保护材料700相对基板220具有第四高度h4，其中第四高度h4小于第一图样化电路260相对基板220的第二高度h2。

参照图8B，在多个实施方式中，接下来选择性地曝光第一保护材料700的部分。举例来说，如曝光第一区域720。在多个实施方式中，第一区域720至少部分涵盖第一间隙262邻接第一图样化电路260的两端。参照图8C，在多个实施方式中，接下来部分第一保护材料700被移除。未移除的第一保护材料700覆盖薄膜电阻240延伸至第一间隙262的范围之内的至少部分。亦即，第一保护材料700位于基板220上方设置有薄膜电阻240以外的区域的部分实质上完全移除。进而让位于第一区域720中未移除的第一保护材料700形成第一保护层820，以保护薄膜电阻240远离基板220的表面，较好地减少或避免薄膜电阻240受到化学物质侵蚀。此外，第一保护层820的上缘低于第一图样化电路260的上缘，可减少封装基板800的厚度。甚或，可减少后续在封装基板800制造增层后的整体厚度。

图9A至图9B为依据本发明另外的多个实施方式分别绘示的封装基板1000在封装基板制作方法的不同阶段的侧视剖面图。参照图9A，在多个实施方式中，接续图8A，选择性地曝光第一保护材料900的部分。举例来说，如曝光第一区域920，其中第一区域920为薄膜电阻240延伸至第一间隙262的范围之内的部分上方的一部分。参照图9B，在多个实施方式中，接下来部分第一保护材料900被移除。未移除的第一保护材料900覆盖薄膜电阻240延伸至第一间隙262的范围之内的部分，且暴露薄膜电阻240邻接第一间隙262的部分。亦即，未移除的第一保护材料900形成部分覆盖薄膜电阻240的第一保护层1020，以部分地保护薄膜电阻240远离基板220的表面，减少或避免薄膜电阻240受到化学物质侵蚀。

图10A至图10C为依据本发明多个不同实施方式分别绘示的封装基板1000A、1000B、1000C的部分的上视图，其中图10A至图10C所绘示的部分可分别与图9B中虚线框1020所框限的范围相对应。如图10A所绘示，在多个实施方式中，未移除的第一保护材料900形成第一保护层1020A，且第一保护层1020A可分为覆盖薄膜电阻240位于第一间隙262内的区域1022A与覆盖基板220的区域1024A。其中，区域1022A与区域1024A互相邻接。如此一来，区域1022A与区域1024A共同形成之第一保护层1020A，可实质上涵盖薄膜电阻240至基板220的周边范围。

如图10B所绘示，在其它的多个实施方式中，未移除的第一保护材料900位于第一间隙262内所形成的第一保护层1020B的边缘与薄膜电阻240的边缘切齐。如图10C所绘示，在其它的多个实施方式中，第一保护材料900位于薄膜电阻240上的部分被部分地移除(参照图10B)并形成第一保护层1020C，使得薄膜电阻240邻接第一间隙262所暴露的部分环绕覆盖薄膜电阻240的第一保护层1020C。

值得注意的是，此处所述的第一保护材料900仅为示例，其并非用以限制本发明。应了解到，本领域中的普通技术人员，当可视实际需求，在不脱离本发明的精神与范围的情况下，对保护材料的高度与覆盖薄膜电阻的范围做同等的改动与修饰，只要第一保护层1020能保护薄膜电阻240即可。

图11为依据本发明另外的多个实施方式绘示的封装基板1100在封装基板制作方法的不同阶段的侧视剖面图。参照图11，在多个实施方式中，可自第一侧222形成第二保护层1140，使得第二保护层1140覆盖薄膜电阻240暴露在第一保护层1120外的部分以及第一保护层1120。甚或，在多个实施方式中，第二保护层1140可更进一步地完整地或部分地覆盖第一图样化电路260。如此一来，第二保护层1140可保护薄膜电阻240及第一图样化电路260减少与外界的化学物质互相反应，进而避免造成薄膜电阻240及第一图样化电路260的电性性质改变。

此外，在多个实施方式中，第二保护层1140的材料可不同于第一保护层1120的材料。在多个实施方式中，第二保护层1140材料的组成比例可不同于第一保护层1120材料的组成比例。

值得注意的是，此处所述的第一保护层1120仅为示例，其并非用以限制本发明。举例来说，第一保护层1120也可为图6C的第一保护层620。举例来说，第一保护层1120也可为图8C的第一保护层820。举例来说，第一保护层1120也可为图9C的第一保护层1020。但不限于此。应了解到，本领域中的普通技术人员，当可视实际需求，在不脱离本发明的精神与范围的情况下，做同等的改动与修饰，只要第二保护层1140能覆盖第一保护层1120，且保护下方的薄膜电阻240即可。

图12A至图12D绘示依据本发明另外的多个实施方式的封装基板1200在封装基板制作方法的不同阶段的侧视剖面图。参照图12A，在多个实施方式中，介电层1240形成在基板220的第一侧222，并覆盖第一图样化电路260、第一间隙262、第二间隙264以及第一保护层1220。在多个实施方式中，介电层1240的材料可为膜状介电材(Ajinomoto Build-upFilm,ABF)、聚丙烯(Polypropylene,PP)或其它合适的增层绝缘材料。

参照图12B，在多个实施方式中，接下来在介电层1240中对应第一图样化电路260中至少一个形成开孔1242。参照图12C，在多个实施方式中，接下来在开孔1242中形成导电盲孔1262，以将第一图样化电路260中的对应者连接至介电层1240远离基板220的表面，以与在介电层1240远离基板220的表面所形成的第三图样化电路1264其中至少一个电性连接。如此一来，可通过包含有介电层1240、第三图样化电路1264以及导电盲孔1262等元件的增层1300重新调整第一图样化电路260与外界电性连接的配置。参照图12D，在多个实施方式中，接下来也可在介电层1240远离基板220的表面形成第三保护层1280。

图13绘示依据本发明另外的多个实施方式的封装基板1400于封装基板制作方法的不同阶段的侧视剖面图。参照图13，封装基板1400可包含一个或多个增层1300形成在封装基板1200的第一侧222，以提供更弹性的电性连接配置。

综上所述，本发明提供一种封装基板制作方法，包含提供载板，其中载板至少包含基板、设置在基板上的至少一个薄膜电阻以及设置于薄膜电阻上的多个第一图样化电路，其中第一图样化电路中任意两个相邻电路之间具有间隙，部分的薄膜电阻延伸至第一图样化电路之间的间隙中至少一个之内；接下来在载板设置有薄膜电阻的一侧形成第一保护材料，且第一保护材料至少覆盖薄膜电阻延伸至间隙之内的至少一部分；接下来薄化第一保护材料；以及移除部分的第一保护材料，其中未经移除的第一保护材料形成第一保护层，并覆盖薄膜电阻延伸至间隙之内的部分。

虽然本发明已以实施方式说明如上，然其并非用以限定本发明，任何本发明所属领域的普通技术人员，在不脱离本发明的精神和范围内，当可作各种的改动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (12)

1.一种封装基板制作方法，其特征在于，包含：

提供载板，其中所述载板包含基板、设置在所述基板上的至少一个薄膜电阻以及设置在所述薄膜电阻上的多个第一图样化电路，其中所述多个第一图样化电路中任意两个相邻电路之间具有间隙，部分所述薄膜电阻延伸至该等第一图样化电路之间的至少一个间隙中；

在所述载板设置有所述薄膜电阻的一侧形成第一保护材料，且所述第一保护材料至少覆盖所述薄膜电阻延伸至所述间隙内的至少一部分；

薄化所述第一保护材料；以及

移除部分所述第一保护材料，其中未经移除的所述第一保护材料形成第一保护层，并覆盖所述薄膜电阻延伸至所述间隙内的部分。

2.如权利要求1所述的封装基板制作方法，其特征在于，所述移除部分第一保护材料的步骤包含：

选择性地曝光所述第一保护材料；以及

蚀刻所述第一保护材料，以将所述第一保护材料位于所述基板上方设置有所述薄膜电阻以外的区域的部分实质上完全移除。

3.如权利要求2所述的封装基板制作方法，其特征在于，所述蚀刻第一保护材料的步骤，更进一步从该等间隙中设置有所述薄膜电阻的区域内移除所述第一保护材料的一部分，以至少暴露所述薄膜电阻邻接所述间隙的一部分。

4.如权利要求1所述的封装基板制作方法，其特征在于，所述薄化第一保护材料的步骤，更进一步使所述第一保护材料相对所述基板具有第一高度，其中所述第一高度大于该等第一图样化电路相对所述基板的第二高度。

5.如权利要求1所述的封装基板制作方法，其特征在于，所述薄化第一保护材料的步骤，更进一步使所述第一保护材料相对所述基板具有第三高度，其中所述第三高度与该等第一图样化电路相对所述基板的第二高度实质上相等。

6.如权利要求1所述的封装基板制作方法，其特征在于，所述薄化第一保护材料的步骤，更进一步使所述第一保护材料相对所述基板具有第四高度，其中所述第四高度实质上小于该等第一图样化电路相对所述基板的第二高度。

7.如权利要求1所述的封装基板制作方法，其特征在于，所述形成第一保护材料的步骤还包含，形成所述第一保护材料覆盖该等第一图样化电路，其中所述移除部分第一保护材料的步骤还包含，部分移除所述第一保护材料位于该等第一图样化电路上的部分，其中未移除的所述第一保护材料覆盖该等第一图样化电路的部分与覆盖所述薄膜电阻位于所述间隙内的部分互相邻接，以共同形成所述第一保护层。

8.如权利要求1所述的封装基板制作方法，其特征在于，所述形成第一保护材料的步骤还包含形成所述第一保护材料覆盖所述基板，其中所述移除部分第一保护材料的步骤还包含部分移除所述第一保护材料位于所述基板上的部分，其中未移除的所述第一保护材料覆盖所述基板的部分与覆盖所述薄膜电阻位于所述间隙内的部分互相邻接，以共同形成所述第一保护层。

9.如权利要求1所述的封装基板制作方法，其特征在于，还包含形成第二保护层，使得所述第二保护层覆盖所述薄膜电阻暴露在所述第一保护层外的部分以及所述第一保护层。

10.如权利要求9所述的封装基板制作方法，其特征在于，所述形成第二保护层的步骤更进一步让所述第二保护层覆盖该等第一图样化电路以及所述基板其中至少一个。

11.如权利要求1所述的封装基板制作方法，其特征在于，还包含在所述基板的所述第一侧形成介电层，并覆盖该等第一图样化电路、该等间隙以及所述第一保护层。

12.如权利要求11所述的封装基板制作方法，其特征在于，还包含：

在所述介电层中对应该等第一图样化电路中至少一个形成开孔；以及

在所述开孔中形成导电盲孔，以连接该等第一图样化电路中的对应者至所述介电层远离所述基板的表面。