CN107592958B - 不同码长下使用一个多比率指数表和一个扩展因子的多比率的ldpc编码和解码 - Google Patents

不同码长下使用一个多比率指数表和一个扩展因子的多比率的ldpc编码和解码 Download PDF

Info

Publication number
CN107592958B
CN107592958B CN201580079892.1A CN201580079892A CN107592958B CN 107592958 B CN107592958 B CN 107592958B CN 201580079892 A CN201580079892 A CN 201580079892A CN 107592958 B CN107592958 B CN 107592958B
Authority
CN
China
Prior art keywords
matrix
exp
index
exponent
nested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580079892.1A
Other languages
English (en)
Other versions
CN107592958A (zh
Inventor
克里斯提安·玛祖科
贾科莫·坎纳利雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN107592958A publication Critical patent/CN107592958A/zh
Application granted granted Critical
Publication of CN107592958B publication Critical patent/CN107592958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields

Abstract

只使用一个存储的扩展表和对应的扩展因子的用于执行多比率多长度的LDPC编码和解码的编码器和解码器设备及其方法。用于执行LDPC编码的编码器设备(200)包括用于接收信息序列(B1)的输入(210)，用于提供编码后序列(B2)的输出(220)，用于存储指数矩阵(Hexp)的存储器(201)，其中所述指数矩阵(Hexp)存储在多个群组(203a、203b、203c)中，以使每个群组(203a、203b、203c)对应于一个编码率，并且其中每个群组(203a、203b、203c)包含多个嵌套指数矩阵(Hexp)，特定群组中的每个嵌套指数矩阵(Hexp)对应于一个针对所述特定群组的编码率的码字长度，其中不同群组(203a、203b、203c)中的共同元素在所述存储器(201)中存储一次；进一步包含处理单元(205)，用于从对应群组(203a、203b、203c)中提取针对特定编码率(R)的指数矩阵(Hexp)；编码单元(207)，用于基于所提取的奇偶校验指数矩阵(Hexp)编码所述信息序列(B1)，以提供所述编码后序列(B2)。

Description

不同码长下使用一个多比率指数表和一个扩展因子的多比率 的LDPC编码和解码
技术领域
本公开涉及使用通信信道和编码/解码设备的数字通信，其中所述编码设备编码待通过所述通信信道发送的信息序列，所述解码设备解码接收的通过所述通信信道发送的序列。具体而言，本发明涉及低密度奇偶校验(Low Density Parity Check，LDPC)分组编码。
背景技术
图1示出根据实施形式包括编码器设备200和解码器设备300的数字通信系统100的方框图。
信道编码器CH_ENC 200的输入是k比特信息序列B1，向其中添加r比特冗余序列，以生成n比特编码后序列B2。定义信道编码率R为信息比特数k与编码后比特数n的比值，因此R＝k/n。调制器MOD 103将编码后向量B2转化为调制后信号向量CH_IN，随后通过信道CH101发送。由于信道CH 101经常遭受噪声干扰NS，因此信道输出CH_OUT可能不同于信道输入CH_IN。
在接收端，信道输出CH_OUT由解调器DEM 105处理，解调器DEM 105进行MOD逆运算并生成似然比。信道解码器CH_DEC 300使用接收到的序列B3中的冗余来校正接收到的序列B3的信息序列中的错误，并生成解码后信号B4，解码后信号B4是信息信号估计值。
编码器/解码器结构CH_ENC 200和CH_DEC 300使用低密度奇偶校验(Low DensityParity Check，LDPC)分组码。信道编码的一般公式中，分组码使用用于编码运算的生成矩阵G。二进制奇偶校验矩阵H用于解码运算。
对于含k比特信息序列、n比特码字和r＝(n-k)比特冗余(奇偶)序列的分组码，生成矩阵G尺寸为kxn，二进制奇偶校验矩阵H尺寸为rxn＝(n-k)xn。
这两种矩阵具有正交特性，表明对于含有K个线性独立行的任意矩阵Gkxn，存在含有r＝(n-k)个线性独立行的矩阵Hrxn，从而Gkxn的任意行与Hrxn的行正交，因此满足下列等式：
Figure GDA0001464548500000011
通过信息序列B11xk和编码生成矩阵Gkxn相乘进行编码运算，相乘的结果得到如下编码后输出序列B21xn：
B21xn＝B11xk·Gkxn (2)
由于矩阵Gkxn与Hrxn之间的正交特性，在接收侧应满足下列等式：
Figure GDA0001464548500000012
其中
Figure GDA0001464548500000013
是接收到的解码后的序列，包含信息信号估计值B41xk；如果上述等式成立，则信息信号估计值B41xk是正确的。
一旦构建了编码生成矩阵Gkxn，就有可能获得二进制奇偶校验矩阵Hrxn，反之亦然。
有几种设计技术可以用于产生LDPC码的二进制奇偶校验矩阵Hrxn，简称奇偶校验矩阵。LDPC码设计中最常用的产生技术是半随机技术。通过某种方式组合三种矩阵构建二进制奇偶校验矩阵Hrxn：特定比率R的奇偶校验指数矩阵Hexp，其是非二进制矩阵，特定比率R的种子矩阵，以及扩散矩阵。非二进制奇偶校验指数矩阵Hexp，也简称为奇偶校验指数矩阵或指数矩阵，由二进制种子矩阵逐元素相乘，得到的结果再通过扩散矩阵扩展，得到奇偶校验矩阵Hrxn，这里也称为扩展矩阵Hrxn。扩散矩阵是方形二进制矩阵，权重为1，尺寸为Z0xZ0，其中Z0是扩频因子。
指数矩阵是表示分组结构化矩阵的常规矩阵。通过应用本领域中已知规则在尺寸为Z0xZ0的方形矩阵中扩展指数矩阵的元素。相同的“扩展”规则可应用于获取指数矩阵Hexp。奇偶校验指数矩阵Hexp中的元素是尺寸为Z0xZ0的单位矩阵(每行每列的权重等于“1”)的置换矩阵。指数矩阵元素的值表明单位矩阵向右循环移位。
根据LDPC码一些已知的实施方式，定义专用于每个编码率的奇偶校验指数矩阵(见2006年2月28日的IEEE标准802.16e：“用于固定和移动宽带无线接入系统的空口”(“AirInterface for Fixed and Mobile Broadband Wireless Access Systems”)。针对最大码长构建奇偶校验指数矩阵Hexp，并使用转换公式从奇偶校验指数矩阵获得较短LDPC码字。在这些实现方式中，Hexp也称作基本模型奇偶校验指数矩阵。指数值包含在0与(Z0-1)之间。
为了说明上述编码技术，考虑以下三个LDPC码：第一个含有比率R1＝1/2、最大信息序列k1＝6480和最高扩频因子Z0＝108；第二个含有比率R2＝5/6、最大信息序列k2＝10800和最高扩频因子Z0＝108；第三个含有比率R3＝9/10、最大信息序列k3＝11664和最高扩频因子Z0＝108。
从最大信息序列和编码率中计算出最大LDPC码字长度，如下：
n1＝k1/R1＝6480·(2/1)＝12960
n2＝k2/R2＝10800·(6/5)＝12960
n3＝k3/R3＝11664·(10/9)＝12960。
从最大码字长度n0＝n1＝n2＝n3和最高扩频因子Z0中计算出分组结构化基本模型指数矩阵Hexp的列数nb，如下：
nb＝n0/Z0＝12960/108＝120。
从最大信息序列k1、k2和k3以及最高扩频因子Z0中计算出分组结构化信息序列kb1、kb2和kb3，如下：
kb1＝k1/Z0＝6480/108＝60
kb2＝k2/Z0＝10800/108＝100
kb3＝k3/Z0＝11664/108＝108。
从列数nb和分组信息序列kb1、kb2和kb3中计算出分组结构化奇偶序列(基本模型指数矩阵行)rb1、rb2和rb3，如下：
rb1＝nb-kb1＝120-60＝60
rb2＝nb-kb2＝120-100＝20
rb3＝nb-kb3＝120-108＝12。
表1、2和3示出根据IEEE标准802.16e的基本模型LDPC码和更短LDPC码。表1应用比率R1＝1/2，表2应用比率R2＝5/6，表3应用比率R3＝9/10。
Z<sub>f</sub>_spread n_codeword k_info r_parity
108 12960 6480 6480
81 9720 4860 4860
54 6480 3240 3240
表1：根据IEEE标准802.16e的比率为R1＝1/2的基本模型LDPC码和更短LDPC码
Z<sub>f</sub>_spread n_codeword k_info r_parity
108 12960 10800 2160
81 9720 8100 1620
54 6480 5400 1080
表2：根据IEEE标准802.16e的比率为R2＝5/6的基本模型LDPC码和更短LDPC码
Z<sub>f</sub>_spread n_codeword k_info r_parity
108 12960 11664 1296
81 9720 8748 972
54 6480 5832 648
表3：根据IEEE标准802.16e的比率为R3＝9/10的基本模型LDPC码和更短LDPC码
对每个编码率使用一个专用的奇偶校验指数矩阵的缺点是存储所有指数矩阵有较高硬件需求。此外，从基本模型指数矩阵转换为更短LDPC码字的缺点是较高数字信号处理需求和较高程序存储器需求。
欧洲专利2 148 445 A1文件“产生针对LDPC码的指数矩阵”(“Generatingexponent matrices for LDPC codes”)建议的LDPC码使用构建的指数表，以包括专用于所有编码率和最大扩频因子的奇偶校验指数矩阵。对于每个编码率，指数表中的奇偶校验指数矩阵对应于最长码字。
本模型使用可变扩频因子，其中每个扩频因子与各自的码字长度有关。针对给定编码率的更短码字从针对所述编码率的奇偶校验指数矩阵和针对各自码字的扩频因子中获得。对于参考IEEE标准802.16e描述的方法，使用转换公式从奇偶校验指数矩阵中获得更短LDPC码字。
表4绘示根据欧洲专利2 148 445 A1的基本模型LDPC码和更短LDPC码。表4对应于多比率指数表，其具有三个不同比率1/2、5/6和9/10，以及使用三个扩频因子108、81和54。
Figure GDA0001464548500000031
Figure GDA0001464548500000041
表4：根据欧洲专利2 148 445 A1的基本模型LDPC码和更短LDPC码
本方法的缺点是较高数字信号处理需求和较高程序存储器需求。
欧洲专利2 211 470 A1号文件“产生用于编码和解码不同长度的LDPC码字的指数表”(“Generating an exponent table for coding and decoding LDPC codewords ofdifferent lengths”)建议的LDPC编码方法使用专用于每个编码率的指数矩阵。从多长度指数表中提取特定码长的奇偶校验矩阵。具体而言，更短码字不是从使用转换公式构建针对最大码长的奇偶校验指数矩阵开始实现的，而是通过适当减少基本模型指数矩阵的行和列实现的。
表5、6和7描述根据欧洲专利2 211 470 A1的基本模型LDPC码和更短LDPC码。表5中使用比率R1＝1/2，表6中使用比率R1＝5/6，表7中使用比率R1＝9/10。
H<sup>exp</sup>_base Z<sub>f</sub>_spread n_codeword k_info r_parity
(60,120) 108 12960 6480 6480
(45,90) 108 9720 4860 4860
(30,60) 108 6480 3240 3240
表5：根据欧洲专利2 211 470 A1的比率为R1＝1/2的基本模型LDPC码和更短LDPC码
H<sup>exp</sup>_base Z<sub>f</sub>_spread n_codeword k_info r_parity
(20,120) 108 12960 10800 2160
(15,90) 108 9720 8100 1620
(10,60) 108 6480 5400 1080
表6：根据欧洲专利2 211 470 A1的比率为R2＝5/6的基本模型LDPC码和更短LDPC码
H<sup>exp</sup>_base Z<sub>f</sub>_spread n_codeword k_info r_parity
(12,120) 108 12960 11664 1296
(9,90) 108 9720 8748 972
(6,60) 108 6480 5832 648
表7：根据欧洲专利2 211 470 A1的比率为R3＝9/10的基本模型LDPC码和更短LDPC码
前述方法的缺点是针对每个编码率的指数矩阵必须存储于存储器中，从而有较高硬件需求。
有必要根据计算复杂度和存储器需求改进数字通信中的LDPC编码技术。
发明内容
本发明的目的是提供用于改进数字通信系统中的LDPC编码效率的概念。
此目的通过独立权利要求的特征得以实现。另外的实施形式通过从属权利要求、说明书以及图式是显而易见的。
为了详细描述本发明，将使用以下术语、缩写和符号：
LDPC：低密度奇偶校验
Hexp：指数矩阵
R：编码率
H：二进制奇偶校验矩阵
Z0：扩频因子
根据第一方面，本发明涉及编码器设备，包含：用于接收信息序列的输入，用于提供编码后序列的输出，用于存储指数矩阵的存储器，其中指数矩阵存储在多个群组中，以使每个群组对应于一个编码率，并且其中每个群组包含多个嵌套指数矩阵，特定群组中的每个嵌套指数矩阵对应于一个针对特定群组的编码率的码字长度，其中不同群组的共同元素在存储器中存储一次；并且进一步包含处理单元，用于从对应群组中提取针对特定编码率的指数矩阵；以及
编码单元，用于基于奇偶校验矩阵编码所述信息序列，以提供所述编码后序列。
此类编码器设备能够减少数据存储器需求，因为所述编码器设备在多个群组中高效存储指数矩阵，明确地说是由于存储指数矩阵的嵌套方式。
在根据第一方面的编码器设备的第一可能实施形式中，所述指数矩阵存储在指数表中，其中所述指数表是阶梯形，以使所述指数表的每个阶梯包括对应于一个编码率的指数矩阵，所述指数表在每个阶梯内是嵌套形的，以使所述指数表针对每个阶梯包含多个嵌套指数矩阵，特定阶梯内多个嵌套指数矩阵的每个嵌套指数矩阵对应于一个针对所述特定阶梯的编码率的码字长度。
使用此类具有“阶梯形”的指数表可以实现多比率指数表。使用此类具有“嵌套形”的指数表可以实现多长度指数表。每个阶梯可以对应于一个编码率，每个嵌套矩阵可以对应于一个针对所述编码率的码字长度。作为一实例，使用指数表是实施以上参考第一方面描述的数据布置的简单方式，能够减少数据存储器需求。
在根据第一方面的第一实施形式的编码器设备的第二可能实施形式中，所述指数表包含分组码，用于实施多个编码率，例如1/2、5/6和9/10，以及多个码字长度，例如120、90和60。
此类编码率和码字长度是可以用于实施LDPC码的参数。此类编码器可以使用不变扩频因子。所述编码器设备中实施的数据结构的优点是可以减少程序存储器。有效字长可以保持不变，并且能够减少数字信号处理(减少算术运算)和减少程序存储器需求。
在根据第一方面或根据第一方面的任何前述实施形式的编码器设备的第三可能实施形式中，所述处理单元进一步用于基于特定编码率Ri和特定码字长度nbj提取所述指数矩阵(Hexp)，所述待提取的指数矩阵(Hexp)的列数和行数分别由公式kbij+1＝Ri·nbj+1和rbij＝nbj·(1-Ri)给定。
优点是此类编码器不需要应用任何转换公式就能从所述指数矩阵中获得更短LDPC码字。因此，这些编码器能够减少数据存储器需求，因为其只使用一个含有可变编码率(针对所有编码率)和可变码字(针对所有码字)的基本模型指数表。因为不再需要计算转换公式，所以提出的方案对于存储所述指数矩阵具有更低的数字信号处理需求和更低的硬件需求。
在根据第一方面或根据第一方面的任何前述实施形式的编码器设备的第四可能实施形式中，每个群组中的每个指数矩阵包含随机部分和确定性部分，针对特定码长的指数矩阵的确定性部分至少部分包含在对应于不同码长的至少一个随机矩阵中。
以此方式，每个指数矩阵的确定性部分可以至少部分包含在至少部分其余的指数矩阵中。因此，可以优化存储器使用。
在根据第一方面的第四实施形式的编码器设备的第五可能实施形式中，所述随机部分是随机矩阵，所述确定性部分是确定性矩阵的第一列，所述处理单元用于通过使用所述随机部分和所述确定性矩阵构建完整指数矩阵，所述确定性矩阵通过组合所述确定性部分和含双对角结构的矩阵获得，其中基于所述完整指数矩阵构建针对特定码字长度和特定编码率的分组码。
根据以上实施方式，当构建针对特定码字长度和特定编码率的分组码时构建所述确定性矩阵。以此方式，所述指数表不需要存储所述完整的确定性矩阵，只需存储其一部分，例如所述确定性矩阵的第一列。在所述指数表中只存储所述确定性矩阵的第一列使得LDPC分组编码器的计算复杂度降低。
在根据第一方面的第五实施形式的编码器设备的第六可能实施形式中，所述处理单元进一步用于通过减少所述指数表的行数为所述完整指数矩阵构建更高编码率的分组码。
与现有技术相比，根据本公开的编码器和解码器因为只使用一个含有可变编码率(针对所有编码率)和可变码字(针对所有码字)的基本模型指数表，所以能够减少数据存储器需求。所述指数表只存储形成所述指数矩阵的所述随机矩阵和所述确定性矩阵的一部分(第1列)。
在根据第一方面的第五或第六实施形式的编码器设备的第七可能实施形式中，针对给定编码率，所述处理单元进一步用于通过减少所述指数表的列数并按比例减少行数，为所述完整指数矩阵构建更短码字的分组码。
此类编码器设备能够减少数据存储器需求，因为所述编码器设备只使用一个含有可变编码率(针对所有编码率)和可变码字(针对所有码字)的基本模型指数表。
在根据第一方面任何前述实施形式的编码器设备的第八可能实施形式中，对所有码字和所有编码率使用不变扩频因子。
提供的优点是可以减少程序存储器需求，因为所述有效字长保持不变，并且可以减少数字信号处理，亦即可以减少算术运算的数量，因为常数值用于所述扩频因子。
根据第二方面，本发明涉及用于执行LDPC编码的解码器设备，包含：用于接收编码后序列的输入，用于提供信息序列估计值的输出，用于存储指数矩阵的存储器，其中所述指数矩阵存储在多个群组中，以使每个群组对应于一个编码率，并且其中每个群组包含多个嵌套指数矩阵，特定群组中的每个嵌套指数矩阵对应于一个针对所述特定群组的编码率的码字长度，不同群组的共同元素在存储器中存储一次；并且进一步包含：处理单元，用于从对应群组中提取针对特定编码率的指数矩阵，并用于生成从所述提取的针对特定编码率的指数矩阵开始的二进制奇偶校验矩阵；以及解码单元，用于基于所述二进制奇偶校验矩阵解码所述编码后序列，以提供所述信息序列估计值。
此类解码器设备能够减少数据存储器需求，因为所述解码器设备在多个群组中高效存储嵌套指数矩阵。
在根据第二方面的解码器设备的第一可能实施形式中，所述指数矩阵存储在指数表中，其中所述指数表是阶梯形，以使所述指数表的每个阶梯包括对应于一个编码率的指数矩阵，所述指数表在每个阶梯内是嵌套形的，以使所述指数表针对每个阶梯包含多个嵌套指数矩阵，特定阶梯内多个嵌套指数矩阵的每个嵌套指数矩阵对应于一个针对所述特定阶梯的编码率的码字长度。
使用此类具有“阶梯形”的指数表可以实现多比率指数表。使用此类具有“嵌套形”的指数表可以实现多长度指数表。每个阶梯可以对应于一个编码率，每个嵌套矩阵可以对应于一个针对所述编码率的码字长度。作为一实例，使用指数表是实施上述参考第二方面描述的数据布置的简单方式，能够减少数据存储器需求。
在根据第二方面的第一个实施形式的解码器设备的第二可能实施形式中，所述指数表包含分组码，用于实施多个编码率，例如1/2、5/6和9/10，以及多个码字长度，例如120、90和60。
此类编码率和码字长度是可以用于实施LDPC码的参数。此类编码器可以使用不变扩频因子。所述编码器设备中实施的数据结构的优点是可以减少程序存储器。有效字长可以保持不变，并且能够减少数字信号处理(减少算术运算)和减少程序存储器需求。
在根据第二方面或根据第二方面的任何前述实施形式的解码器设备的第三可能实施形式中，所述处理单元进一步用于基于特定编码率Ri和特定码字长度nbj提取所述指数矩阵(Hexp)，所述待提取的指数矩阵(Hexp)的列数和行数分别由公式kbij+1＝Ri·nbj+1和rbij＝nbj·(1-Ri)给定。
优点是此类解码器不需要应用任何转换公式就能从所述指数矩阵中获得更短LDPC码字。因此，这些解码器能够减少数据存储器需求，因为其只使用一个含有可变编码率(针对所有编码率)和可变码字(针对所有码字)的基本模型指数表。因为不再需要计算转换公式，所以提出的方案对于存储所述指数矩阵具有更低的数字信号处理需求和更低的硬件需求。
在根据第二方面或根据第二方面的任何前述实施形式的解码器设备的第四可能实施形式中，每个群组中的每个指数矩阵包含随机部分和确定性部分，针对特定码长的指数矩阵的确定性部分至少部分包含在对应于不同码长的至少一个随机矩阵中。
以此方式，每个指数矩阵的确定性部分可以至少部分包含在至少部分其余的指数矩阵中。因此，可以优化存储器使用。
在根据第二方面的第四实施形式的解码器设备的第五可能实施形式中，所述随机部分是随机矩阵，所述确定性部分是确定性矩阵的第一列，所述处理单元用于通过使用所述随机部分和所述确定性矩阵构建完整指数矩阵，所述确定性矩阵通过组合所述确定性部分和含双对角结构的矩阵获得，其中基于所述完整指数矩阵构建针对特定码字长度和特定编码率的分组码。
根据以上实施方式，当构建针对特定码字长度和特定编码率的分组码时构建所述确定性矩阵。以此方式，所述指数表不需要存储所述完整的确定性矩阵，只需存储其一部分，例如所述确定性矩阵的第一列。在所述指数表中只存储所述确定性矩阵的第一列使得LDPC分组编码器的计算复杂度降低。
在根据第二方面的第五实施形式的编码器设备的第六可能实施形式中，所述处理单元进一步用于通过减少所述指数表的行数为所述完整指数矩阵构建更高编码率的分组码。
与现有技术相比，根据本公开的编码器和解码器因为只使用一个含有可变编码率(针对所有编码率)和可变码字(针对所有码字)的基本模型指数表，所以能够减少数据存储器需求。所述指数表只存储形成所述指数矩阵的所述随机矩阵和所述确定性矩阵的一部分(第1列)。
在根据第二方面的第五或第六实施形式的解码器设备的第七可能实施形式中，针对给定编码率，所述处理单元进一步用于通过减少所述指数表的列数并按比例减少行数，为所述完整指数矩阵构建更短码字的分组码。
此类解码器设备能够减少数据存储器需求，因为所述解码器设备只使用一个含有可变编码率(针对所有编码率)和可变码字(针对所有码字)的基本模型指数表。
在根据第二方面任何前述实施形式的解码器设备的第八可能实施形式中，对所有码字和所有编码率使用不变扩频因子。
提供的优点是可以减少程序存储器需求，因为所述有效字长保持不变，并且可以减少数字信号处理，亦即可以减少算术运算的数量，因为常数值用于所述扩频因子。
根据第三方面，本发明涉及LDPC编码方法，包含：接收信息序列；从多个群组中的一个提取多个指数矩阵中针对特定编码率的指数矩阵，其中多个指数矩阵存储在多个群组中，以使每个群组对应于一个编码率，并且每个群组中的所述指数矩阵是嵌套的，特定群组中的每个嵌套指数矩阵对应于一个针对所述特定群组的编码率的码字长度，其中不同群组的共同元素存储一次；以及基于所述提取的指数矩阵提供编码后序列。
此类LDPC编码方法能够减少数据存储器需求，因为所述编码方法在多个群组中高效存储指数矩阵，明确地说是由于存储指数矩阵的嵌套方式。
在根据第三方面的方法的第一可能实施形式中，所述方法包含：对所有码字和所有编码率使用不变扩频因子。
提供的优点是可以减少程序存储器需求，因为所述有效字长保持不变，并且可以减少数字信号处理，亦即可以减少算术运算的数量，因为常数用于所述扩频因子。
在根据第三方面或根据第三方面的第一实施形式的方法的第二可能实施形式中，所述方法包含：将所述指数矩阵存储在指数表中，其中所述指数表是阶梯形的，以使所述指数表的每个阶梯包括对应于一个编码率的指数矩阵，并且所述指数表在每个阶梯内是嵌套形的，以使所述指数表针对每个阶梯包含多个嵌套指数矩阵，特定阶梯内多个嵌套指数矩阵的每个嵌套指数矩阵对应于一个针对所述特定阶梯的编码率的码字长度。
使用此类具有“阶梯形”的指数表可以实现多比率指数表。使用此类具有“嵌套形”的指数表可以实现多长度指数表。每个阶梯可以对应于一个编码率，每个嵌套矩阵可以对应于一个针对所述编码率的码字长度。
根据第四方面，本发明涉及LDPC解码方法，包括接收编码后序列；从多个群组的其中一个提取多个指数矩阵中针对特定编码率的指数矩阵，其中所述多个指数矩阵存储在所述多个群组中，以使每个群组对应于一个编码率，每个群组中的指数矩阵是嵌套的，特定群组中的每个嵌套指数矩阵对应于一个针对所述特定群组的编码率的码字长度，并且其中不同群组的共同元素存储一次；产生从所述提取的针对特定编码率的指数矩阵开始的二进制奇偶校验矩阵，以及基于所述提取的指数矩阵解码所述编码后序列以提供信息序列估计值。
此类LDPC解码方法能够减少数据存储器需求，因为所述解码方法在多个群组中高效存储嵌套指数矩阵。
在根据第四方面的方法的第一可能实施形式中，所述方法包含：对所有码字和所有编码率使用不变扩频因子。
提供的优点是可以减少程序存储器需求，因为所述有效字长保持不变，并且可以减少数字信号处理，亦即可以减少算术运算的数量，因为常数用于所述扩频因子。
在根据第四方面或根据第四方面的第一实施形式的方法的第二可能实施形式中，所述方法包含：将所述指数矩阵存储在指数表中，其中所述指数表是阶梯形的，以使所述指数表的每个阶梯包括对应于一个编码率的指数矩阵，并且所述指数表在每个阶梯内是嵌套形的，以使所述指数表针对每个阶梯包含多个嵌套指数矩阵，特定阶梯内多个嵌套指数矩阵的每个嵌套指数矩阵对应于一个针对所述特定阶梯的编码率的码字长度。
使用此类具有“阶梯形”的指数表可以实现多比率指数表。使用此类具有“嵌套形”的指数表可以实现多长度指数表。每个阶梯可以对应于一个编码率，每个嵌套矩阵可以对应于一个针对所述编码率的码字长度。根据本公开的指数表具有对应于“多比率指数表”的“阶梯形”，以及对应于“多长度指数表”的“嵌套形”。根据本公开的指数表具有“阶梯形”，每个阶梯内部具有更多嵌套指数矩阵；每个阶梯对应于一个编码率，每个嵌套矩阵对应于一个针对所述编码率的码字长度。
所述根据本公开的用于存储所述指数矩阵的数据结构能够设计出不应用转换公式就能获得不同码字长度的编码器和解码器，以及各自编码和解码方法，。此外，与现有技术相比，使用根据本公开的数据结构例如一个含有可变编码率(针对所有编码率)以及可变码字(针对所有码字)的基本模型指数表的编码器和解码器能够减少数据存储器需求。
附图说明
本发明的具体实施方式将结合以下附图进行描述，其中：
图1示出根据实施形式的包括编码器设备200和解码器设备300的数字通信系统100的方框图；
图2示出根据实施形式的用于执行LDPC编码的编码器设备200的方框图；
图3示出根据实施形式的用于执行LDPC解码的解码器设备300的方框图；
图4示出根据实施形式的LDPC编码方法400的示意图；
图5示出根据实施形式的LDPC解码方法500的示意图；
图6a、b和c示出根据实施形式的示例性指数奇偶校验表，用于通过使用3个编码率R1＝1/2、R2＝5/6和R3＝9/10和3个分组码字长度nb1＝120、nb2＝90和nb3＝60以及扩频因子Zf＝108建构9个LDPC分组码；
图7示出根据第一实例的用于LDPC分组码的示例性指数奇偶校验矩阵，含有从图6a、b和c的指数奇偶校验表中提取的编码率R＝9/10、码字长度nb3＝60以及扩频因子Zf＝108；
图8示出根据第二实例的用于LDPC分组码的示例性指数奇偶校验矩阵，含有从图6a、b和c的指数奇偶校验表中提取的编码率R＝5/6、码字长度nb3＝60以及扩频因子Zf＝108；以及
图9示出根据第三实例的用于LDPC分组码的示例性指数奇偶校验矩阵，含有从图6a、b和c的指数奇偶校验表中提取的编码率R＝1/2、码字长度nb3＝60以及扩频因子Zf＝108。
具体实施方式
以下结合附图进行详细描述，所述附图是描述的一部分，并通过图解说明的方式示出可以实施本发明的具体方面。可以理解的是，在不脱离本发明范围的情况下，可以利用其它方面，并可以做出结构上或逻辑上的改变。因此，以下详细的描述并不当作限定，本发明的范围由所附权利要求书界定。
应理解，结合所描述的方法做出的评论对于用于执行所述方法的对应设备或系统也可以同样适用且反之亦然。举例来说，如果描述了特定方法步骤，那么对应的设备可以包含执行所描述的方法步骤的单元，即使此类单元未在图中明确描述或说明也是如此。另外，应理解，除非以另外的方式专门指出，否则本文中描述的多种示例性方面的特征可以彼此组合。
图2示出根据实施形式的用于执行LDPC编码的编码器设备200的方框图。
编码器设备200包括输入210、输出220、存储器201、处理单元205和编码单元207。输入210用于接收信息序列B1，例如，上文结合图1所述。输出220用于提供编码后序列B2。存储器201用于存储指数矩阵Hexp。指数矩阵布置成数据结构，指数矩阵Hexp根据数据结构存储在多个群组203a、203b和203c中，以使每个群组203a、203b和203c对应于一个编码率，其中每个群组203a、203b和203c包含多个嵌套指数矩阵Hexp。特定群组中的每个嵌套指数矩阵Hexp对应于一个针对特定群组的编码率的码字长度，其中不同群组203a、203b和203c的共同元素在存储器(201)中存储一次，例如，如下结合图6a、b和c所绘示。图6a、b和c中示出指数奇偶校验表。本表中存储9个指数奇偶校验矩阵，对应于9个LDPC分组码。
每个指数矩阵是由随机矩阵和确定性部分构成的集合，其中确定性部分可以是确定性矩阵的第一列。每个提取的指数矩阵包括指数矩阵的嵌套子集的所有确定性部分，作为随机部分。此外，所述多个群组具有非空交集，因此属于多个群组203a、203b和203c中至少两个群组的交集的元素在存储器201中只写入一次。换言之，根据图2和4的设备和方法是基于这样的观察结果：对应于不同码字长度和不同编码率的指数矩阵可能有共同元素。编码器设备200和解码器设备400，以及对应的编码和解码方法，由此用于利用数据结构存储指数矩阵，该数据结构能够将至少两个不同群组的共同元素在存储器中只写入一次。这可以减少针对编码器设备200的数据存储器需求。对应于预定义的编码率和码字长度的指数矩阵可以根据以下描述的规则从上文所定义的数据结构中提取。
以上所述的数据结构的一种可能可行的实施方式可以通过将嵌套指数矩阵存储在具有类似阶梯结构的指数表中来实现，其中每个阶梯对应于针对特定编码率的群组，如下文所论述。
处理单元205用于从对应群组203a、203b和203c中提取针对特定编码率R的指数矩阵Hexp。编码单元207用于基于提取的奇偶校验矩阵指数矩阵Hexp编码信息序列B1，以提供编码后序列B2。接着可将编码后序列B2转换为调制后信号向量，随后通过信道发送至解码设备。
存储于存储器201中的指数矩阵Hexp可以组织在指数表中。相应地，指数表存储于存储器201中。指数表可以是阶梯形的，以使指数表的每个阶梯包括对应于一个编码率的指数矩阵Hexp。在此实现中，之前定义的群组203a、203b和203c对应于指数表中的阶梯。指数表在每个阶梯内可以是嵌套形的，以使指数表针对每个阶梯包含多个嵌套指数矩阵Hexp，特定阶梯内的多个嵌套指数矩阵Hexp的每个嵌套指数矩阵Hexp对应于一个针对特定阶梯的编码率的码字长度。
在此特定实施方式中，针对给定编码率R的多个群组中的每一个在指数表中由一个阶梯实现。嵌套在针对编码率R的特定群组中的指数矩阵对应于指数表的阶梯中的嵌套指数矩阵。指数表中的每一个阶梯对应于特定编码率R，也包括对应于不同的编码率R'的至少一个阶梯的元素。这些元素只会在指数表中呈现一次，由此在存储器中只会写入一次。
减少指数表的行数可以为包括随机部分和确定性部分的完整指数矩阵提供更高编码率的分组码。需要注意的是，减少例如在图6a、6b和6c中给定的指数表的行数会减少通过指数矩阵的确定性部分和双对角矩阵构建的确定性矩阵。在构建完整指数矩阵时必须考虑和补偿确定性矩阵的减少。参考图6及其后所描述的例子是设计为实施3个编码率和3个码长的。但是，本发明可以延伸至实施不同数量的编码率和码长的系统，例如多于或少于3个编码率以及多于或少于3个码长。在此情况下，必须设计指数表的元素，包括确定性部分，以支持所选择的编码率数量和所选择的码长数量。在特定实施方式中，编码率的数量可能不等于码字的数量。例如，在15个编码的情况下，指数表有15列和15行，会生成3个不同的群组和5个不同的码字长度，或5个不同的群组和3个不同的码字长度。
减少指数表的列数可以为如下实例中所描述的包括随机部分和确定性部分的完整指数矩阵提供更短码字的分组码。一旦减少了列数，为了保持编码率不变，也可以按比例减少行数。
一旦通过添加至确定性部分第一列的双对角矩阵完成提取的指数矩阵，行数的减少就导致编码率的增加。在此情况下，双对角矩阵必须相应地例如根据以下关系重新标定尺寸：
(60,120)→R＝1/2；(20,120)→R＝5/6；(12,120)→R＝9/10，
其中圆括号中的数字分别表示完整指数矩阵的行数和列数。
并且，针对固定编码率，列数减少以及行数的按比例编码率减少产生具有更短码字的LDPC码。这表示，针对对应于群组的给定编码率，使用不同的嵌套矩阵。例如，从矩阵尺寸(20，120)以及R＝5/6开始，如果X是被去除的列数，则Y＝(1-R)·X是被去除的行数，当X＝30时则矩阵尺寸为(15，90)。
指数表可以包括分组码，其含有至少一个编码率：1/2，5/6和9/10和/或至少一个码字长度：120，90和60，例如，如下结合图6a，b和c所绘示。
提取的指数矩阵Hexp的尺寸可以基于公式kbij+1＝Ri·nbj+1和rbij＝nbj·(1-Ri)来确定，其中Ri是编码率，nbj是码字长度。以上公式能够基于编码率Ri和码字长度nbj得到指数矩阵Hexp的列数和行数。所得到的列数(kbij+1)和行数(rbij)从特定编码率和码字长度开始，能够标识必须提取的指数表的元素集合。
通过半随机技术构建的LDPC分组码具有由两个子矩阵构成的指数奇偶校验矩阵，第一个子矩阵是随机矩阵，第二个子矩阵是确定性矩阵。在本公开中，参考存储于编码器/解码器的存储器中的指数矩阵Hexp。根据一实施方式存储的指数矩阵包括随机矩阵和确定性矩阵的至少一部分，例如确定性矩阵的第一列。例如，每个群组中的每个指数矩阵Hexp可以包括随机部分和确定性部分。随机部分可以是随机矩阵，确定性部分可以是确定性矩阵的第一列，其中特定群组中每个指数矩阵的确定性部分可以至少部分包括于一个或多个不同群组中的至少部分指数矩阵中。存储于存储器中的指数矩阵也可表示为不完整指数矩阵。完整指数矩阵可以通过添加双对角矩阵至不完全指数矩阵中来构建，以下详细描述。
特定码字长度和特定编码率的分组码可以通过使用随机部分和确定性矩阵来构建。具体地说，处理单元205和305可以用于通过使用随机部分和确定性矩阵构建完整指数矩阵，其中确定性矩阵可以通过组合确定性部分和含有双对角结构的矩阵来得到。特定码字长度和特定编码率的分组码是基于如此得到的完整指数矩阵构建的。
LDPC码设计通过指数表和扩频因子共同确定。在本公开中，设计指数表以能够针对所有编码率(可变编码率)的所有码字(可变码字)使用不变扩频因子。因为扩频因子是不变的，所以有效码字长度也保持不变，并且能够减少数字信号处理(减少算术运算)，减少程序存储器需求，以及数据存储器需求。
相较于利用多个扩频因子的方案，如下文所描述的根据本公开的利用不变扩频因子的编码器和解码器及其对应的方法具有优势，例如数字信号处理减少和程序存储器需求减少等。
此外，根据本公开的编码器和解码器因为针对所有编码率(可变编码率)和所有码字(可变码字)只使用一个基本模型指数表，所以能够减少数据存储器需求。根据本公开的指数表具有对应于“多比率指数表”的“阶梯形”，以及对应于“多长度指数表”的“嵌套形”。根据本公开的指数表具有“阶梯形”，每个阶梯内部具有更多嵌套指数矩阵；每个阶梯对应于一个编码率，每个嵌套矩阵对应于一个针对编码率的码字长度。
这种“嵌套和阶梯形表”无法在例如IEEE 802.16e中描述的指数矩阵的基本模型中实现。实际上，LDPC码基本模型的指数矩阵针对每个编码率，并且使用更短扩频因子来实现含有更短码字的LDPC码。
根据一些先前技术方法，例如在欧洲专利2 148 445 A1中描述的方法，“阶梯形”指数表用于实现几个编码率。但是，这种方法使用多个扩频因子来实现含有更短码字的LDPC码。
而其它方法，例如欧洲专利2 211 470 A1中描述的方法使用“嵌套形”指数表来实现含有更短码字的LDPC码。但是，此类方法依赖于使用不变扩频因子。此外，根据这类方法每个指数表只专用于一个编码率。
以下将描述使用分组码的方法和设备。此类分组码的实例在如下描述的图6a、6b和6c中给定。
此外，进一步描述使用不变扩频因子的方法和设备。这能够减少程序存储器需求。因为此类方法和设备能够执行含有更短码字的LDPC分组码，所以不需要实施将高扩频因子(长LDPC码字)转换为低扩频因子(短LDPC码字)的转换公式。
可以对根据本公开的指数表进行适当的预处理(离线)，例如上述预处理，来满足确定性矩阵(只涉及第一列的两个元素)的条件，以将硬件复杂度，例如LDPC分组编码器的硬件复杂度，降至最低。从根据本公开的示例性指数表开始获得的指数奇偶校验表绘示于下表中：
H<sup>exp</sup>_base R_rate Z<sub>f</sub>_spread n_codeword k_info r_parity
(60,120) 1/2 108 12960 6480 6480
(45,90) “ 108 9720 4860 4860
(30,60) “ 108 6480 3240 3240
(20,120) 5/6 108 12960 10800 2160
(15,90) “ 108 9720 8100 1620
(10,60) “ 108 6480 5400 1080
(12,120) 9/10 108 12960 11664 1296
(9,90) “ 108 9720 8748 972
(6,60) “ 108 6480 5832 648
表8：根据本公开的基本模型LDPC码和更短LDPC码
表8中的指数奇偶校验矩阵是分组结构化矩阵；示例性的表8概括了9个含有3个编码率(R1＝1/2、R2＝5/6和R3＝9/10)和3个分组码字长度(nb1＝120、nb2＝90和nb3＝60)的LDPC分组码。
二进制码字长度是按以下计算出的：
n1＝nb1·Zf＝120·108＝12960
n2＝nb2·Zf＝90·108＝9720
n3＝nb3·Zf＝60·108＝6480
指数奇偶校验表的建构针对根据表8的9个含有3个编码率和3个码字的LDPC分组码参考图6a、b和c绘示如下。
图3示出根据实施形式的用于执行LDPC解码的解码器设备300的方框图。
解码器设备300包括输入310，输出320，存储器301，处理单元305以及解码单元307。输入310用于接收编码后序列B3，编码后序列可以通过解调通过传输信道从解码器接收的经调制编码后序列获得。输出320用于提供信息序列估计值B4。存储器301用于存储指数矩阵Hexp。指数矩阵Hexp存储在多个群组303a、303b和303c中，以使每个群组(303a、303b、303c)对应于一个编码率，并且其中每个群组303a、303b和303c包含多个指数矩阵Hexp，特定群组303a、303b和303c内的每个嵌套指数矩阵Hexp对应于一个针对特定群组的编码率的码字长度，并且不同群组303a、303b和303c中的共同元素在存储器(301)中存储一次。上述群组结构可以通过构建含有阶梯结构的指数表来实现，例如，如下结合图6a、b和c所绘示。处理单元305用于从对应群组303a、303b和303c中提取针对特定编码率R的指数矩阵Hexp，并用于产生从提取的针对特定编码率R的指数矩阵Hexp开始的二进制奇偶校验矩阵H，例如，如下结合图6a、b和c所绘示。解码单元307用于基于二进制奇偶校验矩阵H解码编码后序列B3，以提供信息序列估计值B4。
指数矩阵Hexp可以存储在指数表中。指数表可以是阶梯形的，以使指数表的每个阶梯包括对应于一个编码率的指数矩阵(Hexp)。指数表在每个阶梯内可以是嵌套形的，以使指数表针对每个阶梯包含多个嵌套指数矩阵Hexp，特定阶梯内的多个嵌套指数矩阵Hexp的每个嵌套指数矩阵Hexp对应于一个针对特定阶梯的编码率的码字长度，例如，如上文结合图2所述。
减少指数表的行数可以为包括随机部分和确定性部分的完整指数矩阵提供更高编码率的分组码，例如，如上文结合图2所述。减少指数表的列数可以为包括随机部分和确定性部分的完整指数矩阵提供更短码字的分组码，例如，如上文结合图2所述。在减少指数表的列数的情况下，为了保持编码率不变，也可以按比例减少行数。图6a、b和c是例如使用含有阶梯结构的指数表实现的上述数据结构如何可以用于实施多个编码率，例如1/2、5/6和9/10，以及多个码字长度，例如120、90和60的实例，例如，如下结合图6a、b和c所绘示。
提取的指数矩阵Hexp的尺寸可以基于公式kbij+1＝Ri·nbj+1和rbij＝nbj·(1-Ri)来确定，其中Ri是编码率，nbj是码字，例如，如上文结合图2所述。以上公式能够基于编码率Ri和码字长度nbj来得到指数矩阵Hexp的列数和行数。每个群组中的每个指数矩阵Hexp可以包括随机部分和确定性部分。随机部分可以是随机矩阵，确定性部分可以是确定性矩阵的第一列。针对特定码字长度和特定编码率的分组码可以通过使用随机部分和确定性矩阵构建，确定性矩阵可以通过组合确定性部分和含双对角结构的矩阵获得，例如，如上文结合图2所述。
图4示出根据实施形式的LDPC编码方法400的示意图。
方法400包括接收(401)信息序列B1，例如，如上文结合图2所述。方法400包括从多个群组中提取(402)多个指数矩阵中针对特定编码率R的指数矩阵Hexp，其中多个指数矩阵Hexp存储在多个群组中，以使每个群组对应于一个编码率。每个群组中的指数矩阵Hexp是嵌套的，特定群组中的每个嵌套指数矩阵Hexp对应于一个针对特定群组的编码率的码字长度，其中不同群组的共同元素存储一次，例如，如上文结合图2所述以及如下结合图6a、b和c所绘示。方法400包括提供(404)直接从提取的指数矩阵Hexp开始的编码后序列B2，例如，如上文结合图2所述。随后可以调制序列B2并将其通过信道传输至解码器。
步骤402中的提取指数矩阵可以在系统配置时执行。具体地说，特定编码率和特定码长是基于用于编码/编码步骤的LDPC码设定的。基于设定的编码率和设定的码长，如上文参考前述诸图所述，提取所述对应的指数矩阵。以这种方式编码器藉由在系统配置期间提取的奇偶校验指数矩阵实时获取并处理信息序列B1。
方法400可以包括对所有码字和所有编码率使用不变扩频因子，例如，如上文结合图2所述。方法400可以包括将指数矩阵Hexp存储在指数表中，其中指数表是阶梯形的，以使指数表的每个阶梯包括对应于一个编码率的指数矩阵Hexp，指数表在每个阶梯内是嵌套形的，以使指数表针对每个阶梯包含多个嵌套指数矩阵Hexp，特定阶梯内的多个嵌套指数矩阵Hexp的每个嵌套指数矩阵Hexp对应于一个针对特定阶梯的编码率的码字长度，例如，如上文结合图2所述以及如下图6a、b和c所绘示。
图5示出根据实施形式的LDPC解码方法500的示意图。
方法500包括接收(501)编码后序列B3，例如，如上文结合图2和3所述。方法500包括从多个群组中提取(502)多个指数矩阵中针对特定编码率R的指数矩阵Hexp，其中多个指数矩阵Hexp存储在多个群组中，以使每个群组对应于一个编码率，每个群组中的指数矩阵Hexp是嵌套的，特定群组中的每个嵌套指数矩阵Hexp对应于一个针对特定群组的编码率的码字长度，并且其中不同群组的共同元素存储一次，例如，如上文结合图3所述以及如下结合图6a、b和c所绘示。方法500包括基于提取的指数矩阵产生二进制奇偶校验矩阵。方法500包括基于产生的二进制奇偶校验矩阵解码(504)编码后序列B3以提供信息序列估计值B4，例如，如上文结合图3所述。
与LDPC编码过程不同，待发送的编码后序列是基于指数奇偶校验矩阵获得的，在解码过程如上文所述的解码过程中，信息序列估计值B4可以从二进制奇偶校验矩阵获得。在图5中，提取电路502在系统配置期间产生二进制奇偶校验矩阵，解码电路504使用编码后序列B3和二进制奇偶校验矩阵H以提供信息序列估计值B4。
方法500可以包括对所有码字和所有编码率使用不变扩频因子，例如，如上文结合图3所述。方法500可以包括将指数矩阵Hexp存储在指数表中，其中指数表是阶梯形的，以使指数表的每个阶梯包括对应于一个编码率的指数矩阵Hexp，指数表在每个阶梯内是嵌套形的，以使指数表针对每个阶梯包含多个嵌套指数矩阵Hexp，特定阶梯或更普遍的特定群组内的多个嵌套指数矩阵Hexp的每个嵌套指数矩阵Hexp对应于一个针对特定阶梯的编码率的码字长度，例如，如上文结合图3所述以及如下图6a、b和c所绘示。
以下参考图6及其后描述本发明的设备和方法执行的提取指数矩阵和产生从指数表开始的分组码。
根据本发明，一个指数奇偶校验表可以用于构建多个对应于不同编码率Rj和分组码字长度nbj的LDPC分组码。这些LDPC分组码可以是针对给定扩频因子Zf构建的。码字长度通过分组码字长度与扩频因子Zf相乘得到。根据本发明从指数奇偶校验表开始构建的LDPC分组码的数量可以基于硬件功能和正实施的特定系统变化。
图6a、b和c示出根据实施形式的示例性指数奇偶校验表，用于通过使用3个编码率R1＝1/2、R2＝5/6和R3＝9/10和3个分组码字长度nb1＝120、nb2＝90和nb3＝60以及扩频因子Zf＝108建构9个LDPC分组码。如上文所解释，针对扩频因子Zf＝108，分组码字长度nb1＝120、nb2＝90和nb3＝60分别对应码字长度n1＝12960、n2＝9720和n3＝6480。
显而易见，以上只是实例，必须理解的是，本发明不限于描述的编码率、分组码长度和扩频因子选项，并且指数奇偶校验表可以根据待实施的系统针对任意编码率、分组码长度和扩频因子设计。
图6a、b和c示出一指数奇偶校验表。本表中存储9个指数奇偶校验矩阵，对应于9个LDPC分组码。每个指数矩阵是由随机矩阵和确定性部分(确定性矩阵的第一列)构成的集合。提取的指数矩阵将所包含的子集的所有确定性部分看作是随机部分。描述的方法和设备可以对指数表应用适当的预处理，从而使得指数表可以包括所有9个对应于9个LDPC分组码的指数奇偶校验矩阵，并保持LDPC编码过程低计算复杂度的属性。所述“适当的预处理”包含在用于存储指数矩阵的数据结构中包括确定性矩阵的第一列，作为存储的指数矩阵的确定性部分。确定性矩阵的第一列可以是根据本公开中所描述的设备和方法存储在数据结构中的确定性矩阵的唯一一列。此外，确定性矩阵第一列的第一和最后一个元素可以选择为具有相同值。其余的元素中至少一个元素具有指数0(对应于单位矩阵)。其优点是实现LDPC编码过程的低计算复杂度。
图6a、b和c示出针对根据表8的9个含有3个编码率和3个码字的LDPC分组码的指数奇偶校验表的建构。为了从图6a、b和c的表中得到理想的LDPC分组码，可以根据半随机技术构建指数奇偶校验矩阵。以下使用实例解释完整指数矩阵的配置及其与根据图6及其后描述的数据结构存储的不完整指数矩阵的关系。完整指数奇偶校验矩阵包括两个子矩阵：第一个子矩阵是随机矩阵，第二个子矩阵是确定性矩阵(2006年2月28日IEEE标准802.16e的附件H-H.3方法2：“用于固定和移动宽带无线接入系统的空口”(“Air Interface forFixed and Mobile Broadband Wireless Access Systems”)给出了半随机构建的完整指数矩阵的实例)。完整指数矩阵可以通过使用以下分组结构表示：
Figure GDA0001464548500000151
矩阵A和C的尺寸是随机的，分别是(rb-1)xkb和1xkb，而矩阵B、D、T和E的尺寸是确定性的，分别是(rb-1)x1、1x1、(rb-1)x(rb-1)和1x(rb-1)。
为了将LDPC分组编码器的硬件复杂度降至最低，只有由向量B和标量D构成的确定性矩阵的第一列可以存储在适当的数据结构中，例如以上参考图2至图6描述的群组和/或阶梯形指数表。如上文参考适当的预处理所解释，标量D可以选择为等于向量B的第一元素，以及向量B的其余元素中的至少一个可以选择为等于0(单位矩阵的指数)。在图6a、b和c中有9个LDPC分组码(3个编码率和3个码字)，其中指数奇偶校验矩阵具有以下配置：
Figure GDA0001464548500000152
随后图6a、b和c中的LDPC分组码指数矩阵由随机矩阵(A、C)和确定性矩阵的第一列(B、D)构成。
具体来说，图6a、b和c的表具有60行和109列，包含用于9个LDPC分组码的奇偶校验的指数矩阵，编码率是3个(R1＝1/2、R2＝5/6和R3＝9/10)，分组码字长度/码字长度是3个(分别是nb1＝120、nb2＝90和nb3＝60或n1＝12960、n2＝9720和n3＝6480，扩频因子是Zf＝108)。
为了示出表的阶梯和嵌套性质，部分行和列(在此实例中为9个)具有粗体边框。在每个粗体边框的列内存在两个加框元素，其中一个表明粗体边框的列与粗体边框的对应行的交集。每个粗体边框的行与唯一一个粗体边框的列有关，反之亦然。因此，在图6a、b和c的通用表中存在9个存储的奇偶指数矩阵。
在此通用指数表中，LDPC码是使用“半随机”技术建构的。因此，每个奇偶矩阵包括随机部分的所有列并且仅包括确定性部分的第一列(确定性部分其余的列如上文所解释通过组合确定性部分和双对角矩阵获得)。
以一种适当的方式执行确定性矩阵的设计，其中只涉及第一列两个元素(加框元素)，以降低LDPC分组编码器的硬件复杂度。
已知Ri(编码率)和nbj(码字)，有必要计算出(kbij+1)和(rbij)，以提取如下所示的适当的指数奇偶校验矩阵：
Figure GDA0001464548500000161
Figure GDA0001464548500000162
现在，使用等式(4)和(5)，结合图7至图9下文示出如何从图6a、b和c中提取对应的指数奇偶校验矩阵。
图7示出根据第一实例的一用于LDPC分组码的示例性指数奇偶校验矩阵，含有编码率R＝9/10，码字长度n3＝6480(对应于nb3＝60)，扩频因子Zf＝108。
通过使用以上等式(4)和(5)，示出如何从图6a、b和c中提取对应的指数奇偶校验矩阵。
Figure GDA0001464548500000163
及nb3＝60
通过应用等式(4)实现以下表达式：
Figure GDA0001464548500000164
通过应用等式(5)实现以下表达式：
Figure GDA0001464548500000165
参考图6a、b和c，含有6行和55列的指数奇偶校验矩阵Hexp(6,55)可以从指数表中提取，见图7中粗体的边界和图6b中的参考“Exp1”。图7的用于LDPC分组码的完整指数矩阵可以通过添加双对角矩阵至提取的指数矩阵Hexp(6,55)获得。获得的完整指数矩阵H(6,60)，含有编码率R3＝9/10，nb3＝60，有6行和60列。图7中的矩阵可以由种子矩阵遮掩以给出理想的确定LDPC分组码性能的列权重，最后产生的矩阵可以藉由扩散矩阵扩展，以实现用于解码过程的二进制奇偶校验矩阵。在图7中以常规方式用“-1”表示的置换矩阵是所有元素等于0的矩阵。
图8示出根据第二实例的用于LDPC分组码的示例性指数奇偶校验矩阵，含有编码率R＝5/6，码字长度n3＝6480(对应于nb3＝60)，扩频因子Zf＝108。
通过使用以上等式(4)和(5)，示出如何从图6a、b和c中提取对应的指数奇偶校验矩阵。
Figure GDA0001464548500000171
及nb3＝60
通过应用等式(4)和(5)实现以下表达式：
Figure GDA0001464548500000172
Figure GDA0001464548500000173
从图6a、b和c中，提取尺寸为Hexp(10,51)的指数奇偶校验矩阵，有10行和51列，见图8中的粗体的边界和图6a中的参考“Exp2”。为了实现用于LDPC分组码的完整指数矩阵，有必要添加确定性矩阵T和E，然后获得图8的指数矩阵H(10,60)，含有编码率R2＝5/6以及nb3＝60。
图9示出根据第三实例的用于LDPC分组码的示例性指数奇偶校验矩阵，含有编码率R＝1/2，码字长度n3＝6480(对应于nb3＝60)，扩频因子Zf＝108。
通过使用以上等式(4)和(5)，示出如何从图6a、b和c中提取对应的指数奇偶校验矩阵。
Figure GDA0001464548500000174
及nb3＝60
通过应用等式(4)和(5)实现以下表达式：
Figure GDA0001464548500000175
Figure GDA0001464548500000176
从图6a、b和c中，提取尺寸为Hexp(30,31)的指数奇偶校验矩阵，有30行和31列，见图9中的粗体的边界以及图6a中的参考“Exp3”。为了实现用于LDPC分组码的完整指数矩阵，有必要添加确定性矩阵T和E，以获得图9的指数矩阵H(30,60)，含有编码率R1＝1/2以及nb3＝60。
其余的6个LDPC分组码指数矩阵可以如以下描述实现。
根据第四实例的分组码可以通过表达式
Figure GDA0001464548500000177
和nb2＝90实现，见图6c中的参考“Exp4”
kb32和rb32。
根据第五实例的分组码可以通过表达式
Figure GDA0001464548500000181
和nb2＝90实现，见图6b中的参考“Exp5”
kb22和rb22。
根据第六实例的分组码可以通过表达式
Figure GDA0001464548500000182
和nb2＝90实现，见图6a中的参考“Exp6”
kb12和rb12。
根据第七实例的分组码可以通过表达式
Figure GDA0001464548500000183
和nb1＝120实现，见图6c中的参考“Exp7”
kb31和rb31。
根据第八实例的分组码可以通过表达式
Figure GDA0001464548500000184
和nb1＝120实现，见图6c中的参考“Exp8”
kb21和rb21。
根据第九实例的分组码可以通过表达式
Figure GDA0001464548500000185
和nb1＝120实现，见图6b中的参考“Exp9”
kb11和rb11。
本公开还支持包含计算机可执行代码或计算机可执行指令的计算机程序产品，这些计算机可执行代码或计算机可执行指令在执行时使得至少一台计算机执行本文所述的执行及计算步骤，尤其是以上结合图4和5所述的方法400和500以及以上结合图1至图9所述的技术。这种计算机程序产品可以包括其上存储供计算机使用的程序代码的可读存储介质。程序代码可以如以上结合图4和5所述执行方法400或500。
尽管本发明的特定特征或方面可能已经仅结合几种实现方式中的一种进行公开，但此类特征或方面可以和其它实现方式中的一个或多个特征或方面相结合，只要对于任何给定或特定的应用是有需要或有利。而且，在一定程度上，术语“包括”、“有”、“具有”或这些词的其它变形在详细的说明书或权利要求书中使用，这类术语和所述术语“包含”是类似的，都是表示包括的含义。同样，术语“示例性地”，“例如”仅表示为示例，而不是最好或最佳的。可以使用术语“耦合”和“连接”及其派生词。应当理解，这些术语可以用于指示两个元件彼此协作或交互，而不管它们是直接物理接触还是电接触，或者它们彼此不直接接触。
尽管本文中已说明和描述特定方面，但所属领域的技术人员应了解，多种替代和/或等效实施方式可在不脱离本发明的范围的情况下所示和描述的特定方面。该申请旨在覆盖本文论述的特定方面的任何修改或变更。
尽管以上权利要求书中的元件是利用对应的标签按照特定顺序列举的，除非对权利要求的阐述另有暗示用于实施部分或所有这些元件的特定顺序，否则这些元件不必限于以所述特定顺序来实施。
通过以上启示，对于本领域技术人员来说，许多替代、修改和变化是显而易见的。当然，所属领域的技术人员容易认识到除本文所述的应用之外，还存在本发明的众多其它应用。虽然已参考一个或多个特定实施例描述了本发明，但所属领域的技术人员将认识到在不偏离本发明的范围的前提下，仍可对本发明做出许多改变。因此，应理解，只要是在所附权利要求书及其等效物的范围内，可以用不同于本文具体描述的方式来实践本发明。

Claims (12)

1.一种用于执行LDPC编码的编码器设备(200)，其特征在于，包含：
用于接收信息序列(B1)的输入(210)；
用于提供编码后序列(B2)的输出(220)；
用于存储指数矩阵(Hexp)的存储器(201)，其中，所述指数矩阵(Hexp)存储在多个群组(203a、203b、203c)中，以使每个群组(203a、203b、203c)对应于一个编码率，以及
其中每个群组(203a、203b、203c)包含多个嵌套指数矩阵(Hexp)，特定群组中的每个嵌套指数矩阵(Hexp)对应于一个针对所述特定群组的编码率的码字长度，其中不同群组(203a、203b、203c)的共同元素在所述存储器(201)中存储一次；以及
进一步包含处理单元(205)，用于从对应群组(203a、203b、203c)中提取针对特定编码率(R)的指数矩阵(Hexp)；以及
编码单元(207)，用于基于所述提取的指数矩阵(Hexp)编码所述信息序列(B1)，以提供所述编码后序列(B2)；
所述指数矩阵(Hexp)存储在指数表中，其中，
所述指数表是阶梯形的，所述指数表的每个阶梯包括对应于一个编码率的指数矩阵(Hexp)，以及
所述指数表在每个阶梯内是嵌套形的，所述指数表针对每个阶梯包含多个嵌套指数矩阵(Hexp)，特定阶梯内所述多个嵌套指数矩阵(Hexp)的每个嵌套指数矩阵(Hexp)对应于一个针对所述特定阶梯的编码率的码字长度。
2.一种用于执行LDPC编码的解码器设备(300)，其特征在于，包含：
用于接收编码后序列(B3)的输入(310)；
用于提供信息序列估计值(B4)的输出(320)；
用于存储指数矩阵(Hexp)的存储器(301)，
其中，所述指数矩阵(Hexp)存储在多个群组(303a、303b、303c)中，每个群组(303a、303b、303c)对应于一个编码率，以及
其中每个群组(303a、303b、303c)包含多个指数矩阵(Hexp)，特定群组(303a、303b、303c)中的每个嵌套指数矩阵(Hexp)对应于一个针对所述特定群组的编码率的码字长度，不同群组(303a、303b、303c)的共同元素在所述存储器(301)中存储一次；
以及进一步包含：
处理单元(305)，用于从对应群组(303a、303b、303c)中提取针对特定编码率(R)的指数矩阵(Hexp)并用于产生从所述提取的针对所述特定编码率(R)的指数矩阵(Hexp)开始的二进制奇偶校验矩阵(H)；以及
解码单元(307)，用于基于所述二进制奇偶校验矩阵(H)解码所述编码后序列(B3)，以提供所述信息序列估计值(B4)；
所述指数矩阵(Hexp)存储在指数表中，其中，
所述指数表是阶梯形的，所述指数表的每个阶梯包括对应于一个编码率的指数矩阵(Hexp)，以及
所述指数表在每个阶梯内是嵌套形的，所述指数表针对每个阶梯包含多个嵌套指数矩阵(Hexp)，特定阶梯内所述多个嵌套指数矩阵(Hexp)的每个嵌套指数矩阵(Hexp)对应于一个针对所述特定阶梯的编码率的码字长度。
3.根据权利要求1或2所述的设备(200、300)，其特征在于，
所述指数表包含分组码，用于实施多个编码率，所述多个编码率包括1/2、5/6和9/10，以及多个码字长度，所述多个码字长度包括120、90和60。
4.根据权利要求1或2所述的设备(200、300)，其特征在于，
所述处理单元进一步用于基于特定编码率Ri和特定码字长度nbj提取所述指数矩阵(Hexp)，待提取的指数矩阵(Hexp)的列数和行数分别由公式kbij+1＝Ri·nbj+1和rbij＝nbj·(1-Ri)给定。
5.根据权利要求1或2所述的设备(200、300)，其特征在于，
每个群组中的每个指数矩阵(Hexp)包含随机部分和确定性部分，针对特定码长的指数矩阵的所述确定性部分至少部分包含在对应于不同码长的至少一个随机矩阵中。
6.根据权利要求5所述的设备(200、300)，其特征在于，
其中所述随机部分是随机矩阵，所述确定性部分是确定性矩阵的第一列，以及
所述处理单元(205、305)用于通过使用所述随机部分和所述确定性矩阵构建完整指数矩阵，所述确定性矩阵通过组合所述确定性部分和含双对角结构的矩阵获得，
其中基于所述完整指数矩阵构建针对特定码字长度和特定编码率的分组码。
7.根据权利要求6所述的设备(200、300)，其特征在于，
所述处理单元进一步用于通过减少所述指数表的行数为所述完整指数矩阵构建更高编码率的分组码。
8.根据权利要求6或7所述的设备(200、300)，其特征在于，
针对给定编码率，所述处理单元进一步用于通过减少所述指数表的列数并按比例减少行数，为所述完整指数矩阵构建更短码字的分组码。
9.根据权利要求6或7所述的设备(200、300)，其特征在于，
对所有码字和所有编码率使用不变扩频因子。
10.一种LDPC编码方法(400)，其特征在于，包含：
接收(401)信息序列(B1)；
从多个群组的其中一个提取(402)多个指数矩阵中针对特定编码率(R)的指数矩阵(Hexp)，其中所述多个指数矩阵(Hexp)存储在所述多个群组中，每个群组对应于一个编码率，并且每个群组中的指数矩阵(Hexp)是嵌套的，特定群组中的每个嵌套指数矩阵(Hexp)对应于一个针对所述特定群组的编码率的码字长度，其中不同群组的共同元素存储一次；以及
基于所述提取的指数矩阵(Hexp)提供(404)编码后序列(B2)；
所述指数矩阵(Hexp)存储在指数表中，其中，
所述指数表是阶梯形的，所述指数表的每个阶梯包括对应于一个编码率的指数矩阵(Hexp)，以及
所述指数表在每个阶梯内是嵌套形的，所述指数表针对每个阶梯包含多个嵌套指数矩阵(Hexp)，特定阶梯内所述多个嵌套指数矩阵(Hexp)的每个嵌套指数矩阵(Hexp)对应于一个针对所述特定阶梯的编码率的码字长度。
11.一种LDPC解码方法(500)，其特征在于，所述方法包含：
接收(501)编码后序列(B3)；
从多个群组的其中一个提取(502)多个指数矩阵中针对特定编码率(R)的指数矩阵(Hexp)，其中所述多个指数矩阵(Hexp)存储在多个群组中，每个群组对应于一个编码率，并且每个群组中的指数矩阵(Hexp)是嵌套的，特定群组中的每个嵌套指数矩阵(Hexp)对应于一个针对所述特定群组的编码率的码字长度，其中不同群组的共同元素存储一次；以及
产生从所述提取的针对所述特定编码率(R)的指数矩阵(Hexp)开始的二进制奇偶校验矩阵(H)；以及
基于所述产生的奇偶校验矩阵(H)解码(504)所述编码后序列(B3)，以提供信息序列估计值(B4)；
所述指数矩阵(Hexp)存储在指数表中，其中，
所述指数表是阶梯形的，所述指数表的每个阶梯包括对应于一个编码率的指数矩阵(Hexp)，以及
所述指数表在每个阶梯内是嵌套形的，所述指数表针对每个阶梯包含多个嵌套指数矩阵(Hexp)，特定阶梯内所述多个嵌套指数矩阵(Hexp)的每个嵌套指数矩阵(Hexp)对应于一个针对所述特定阶梯的编码率的码字长度。
12.根据权利要求10或11所述的方法(400、500)，其特征在于，包含：
对所有码字和所有编码率使用不变扩频因子。
CN201580079892.1A 2015-05-18 2015-05-18 不同码长下使用一个多比率指数表和一个扩展因子的多比率的ldpc编码和解码 Active CN107592958B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/060877 WO2016184493A1 (en) 2015-05-18 2015-05-18 Multi-rate ldpc encoding and decoding with different code lengths using one multi-rate exponent table and one expansion factor

Publications (2)

Publication Number Publication Date
CN107592958A CN107592958A (zh) 2018-01-16
CN107592958B true CN107592958B (zh) 2020-06-16

Family

ID=53175532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580079892.1A Active CN107592958B (zh) 2015-05-18 2015-05-18 不同码长下使用一个多比率指数表和一个扩展因子的多比率的ldpc编码和解码

Country Status (3)

Country Link
EP (1) EP3295569A1 (zh)
CN (1) CN107592958B (zh)
WO (1) WO2016184493A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018211882A1 (de) 2018-07-17 2020-01-23 Ziehl-Abegg Se Verfahren zur Erfassung von Betriebsparameterdaten eines Motorsystems mit Elektromotor und entsprechendes Motorsystem

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295137B2 (en) * 2005-03-01 2007-11-13 The Texas A&M University System Data encoding and decoding using Slepian-Wolf coded nested quantization to achieve Wyner-Ziv coding
CN101217337B (zh) * 2007-01-01 2013-01-23 中兴通讯股份有限公司 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法
CN101471672B (zh) * 2007-12-27 2011-04-13 华为技术有限公司 低密度奇偶校验码的编码方法和编码器
CN101471743A (zh) * 2007-12-28 2009-07-01 中兴通讯股份有限公司 低密度生成矩阵码的编码方法
EP2148445B1 (en) * 2008-07-22 2012-06-20 Nokia Siemens Networks S.p.A. Generating exponent matrixes for LDPC codes
EP2194647B1 (en) * 2008-12-05 2012-08-01 Nokia Siemens Networks Oy Generating a seed matrix for LDPC codes
EP2211469A1 (en) * 2009-01-23 2010-07-28 Nokia Siemens Networks Oy Method of encoding or decoding for LDPC codes
ATE523967T1 (de) * 2009-01-26 2011-09-15 Nokia Siemens Networks Oy Erzeugung einer exponententabelle für die codierung und decodierung von ldpc-codes unterschiedlicher länge
EP2226945A1 (en) * 2009-03-03 2010-09-08 Nokia Siemens Networks Oy Generation of optimized exponent matrices for multi-rate LDPC codes
EP2285004A1 (en) * 2009-07-13 2011-02-16 Nokia Siemens Networks Oy Method for pseudo-puncturing exponent matrixes of LDPC codes to comply with different code-rates
CN101800618B (zh) * 2009-09-24 2012-07-25 北京理工大学 一种基于编码协作通信的ldpc码构造方法
WO2011087275A2 (ko) * 2010-01-12 2011-07-21 엘지전자 주식회사 다중 안테나 지원 무선 통신 시스템에서 코드북 구성 및 하향링크 신호 전송 방법 및 장치
CN103944586A (zh) * 2014-04-10 2014-07-23 重庆邮电大学 一种码率兼容qc-ldpc码的构造方法

Also Published As

Publication number Publication date
WO2016184493A1 (en) 2016-11-24
EP3295569A1 (en) 2018-03-21
CN107592958A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
CN110114978B (zh) 高效可解码qc-ldpc码
CN101073205B (zh) 低密度奇偶校验编码器和解码器以及低密度奇偶校验编码和解码方法
CN101032082B (zh) 编码和解码数据的方法和设备
JP5551209B2 (ja) 可変サイズのパケットのｌｄｐｃ符号化及び復号化
CN109802687B (zh) 一种基于fpga的qc-ldpc码的高速码率兼容ldpc编码器
CN106998208B (zh) 一种可变长Polar码的码字构造方法
WO2011136089A1 (ja) 符号化装置、誤り訂正符号構成方法およびそのプログラム
CN107124251B (zh) 一种基于任意内核的极化码编码方法
KR102118328B1 (ko) 2의 멱이 아닌 길이로 확장된 폴라 코드의 코딩 및 디코딩
US8145971B2 (en) Data processing systems and methods for processing digital data with low density parity check matrix
JP4832447B2 (ja) チャネルコードを用いた復号化装置及び方法
US8392792B2 (en) Method for encoding low density parity check codes using result of checking previously specified parity bits
JP7047092B2 (ja) 階段コードの復号化方法、装置および記憶媒体
JP6970210B2 (ja) 無線通信システムにおいてｌｄｐｃ符号のパリティ検査行列に基づいて符号化を行う方法及びそれを用いる端末
CN107733441B (zh) 编码方法及装置、译码方法及装置
CN107592958B (zh) 不同码长下使用一个多比率指数表和一个扩展因子的多比率的ldpc编码和解码
CN109412606B (zh) 基于生成矩阵的qc_ldpc码编码方法及编码器
JP5523064B2 (ja) 復号装置及び方法
CN110730003B (zh) 一种ldpc编码方法及ldpc编码器
CN110324048B (zh) 一种通信调制系统中ra-ldpc-cc的编码方法及编码器
EP2951926B1 (en) Ldpc code design and encoding apparatus for their application
JP5385944B2 (ja) 復号器
CN111628783A (zh) 一种eg-ldpc译码器
CN103929272B (zh) Cmmb中部分并行输入的右移累加准循环矩阵乘法器
CN103916135A (zh) 近地通信中全并行输入的循环左移qc-ldpc编码器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant