CN107580701B - 用于提供可重新配置的双向前端接口的装置和方法 - Google Patents

用于提供可重新配置的双向前端接口的装置和方法 Download PDF

Info

Publication number
CN107580701B
CN107580701B CN201680026591.7A CN201680026591A CN107580701B CN 107580701 B CN107580701 B CN 107580701B CN 201680026591 A CN201680026591 A CN 201680026591A CN 107580701 B CN107580701 B CN 107580701B
Authority
CN
China
Prior art keywords
usb
mode
signals
circuit
bidirectional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680026591.7A
Other languages
English (en)
Other versions
CN107580701A (zh
Inventor
朱志
孔晓华
N·格贝尔
C·J·威斯纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107580701A publication Critical patent/CN107580701A/zh
Application granted granted Critical
Publication of CN107580701B publication Critical patent/CN107580701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

公开了用于被包括在片上系统(SoC)内的双向前端电路的装置和方法。双向前端电路包括用于接收和发送信号的差分双向端子。双向前端电路被配置为当在第一模式中操作时通过差分双向端子在第一控制器与连接器之间提供第一通信路径。此外，当在第二模式中操作时，双向前端电路被重新配置为通过差分双向端子在第二控制器与连接器之间提供第二通信路径。

Description

用于提供可重新配置的双向前端接口的装置和方法
相关申请的交叉引用
本申请要求于2015年9月17日提交的美国非临时申请No.14/856,978的优先权，并且要求于2015年5月13日提交的美国临时专利申请No.62/161,080的权益，这两个申请均由此如同在下面完全阐述的通过引用整体并入本文，并且用于所有适用的目的。
技术领域
本申请涉及计算设备连接器，并且更具体地涉及适于发送和接收信号的可重新配置的双向前端接口。
背景技术
计算设备可以配备有可以向设备提供连接、通信和电源的一个或多个连接器。这样的计算设备可以使用连接器进行各种通信，包括传送和/或接收信号。这样的计算设备的示例可以包括个人计算机、平板计算机和智能电话等。
连接器可以接收和发送符合不同标准的各种类型的信号，包括例如用于数据的通用串行总线(USB)、用于视频的显示端口(DP)、PCIe和音频接口等。
附图说明
构成说明书的一部分的附图示出了示例性实施例，并且与说明书一起用于解释这些示例性实施例的原理。在附图中，相同的附图标记可以指示相同或功能相似的元件。元件首次出现的附图通常用相应附图标记中的最左边的数字表示。
图1A是示出根据各种实施例的示例性系统的框图。
图1B是示出根据各种实施例的示例性系统的框图。
图2是根据各种实施例的可以在图1A和图1B的系统中使用的示例性双向通道前端电路。
图3是示出根据各种实施例的用于在连接器的物理层处提供不同模式的操作的方法的简化流程图。
具体实施方式
以下公开内容提供用于实现本申请的不同特征的很多不同实施例或示例。下面描述部件和布置的具体示例以简化本公开。当然，这些仅仅是示例，而不旨在限制。此外，本公开可以在各种示例中重复附图标记和/或字母。这个重复是为了简单和清楚的目的，并且本身并不规定所讨论的各种实施例和/或配置之间的关系。
可以受益于本申请的一个或多个实施例的设备的示例是诸如连接器的输入输出设备。以下公开将继续使用USB 3.1C类型连接器示例来说明本申请的各种实施例。然而，应当理解，本申请不应当限于特定类型的输入/输出连接器，除非具体要求保护。
本文中公开了用于适于发送和接收信号的可重新配置的双向前端接口的装置和方法的实施例。一个示例系统实施例包括USB控制器和视频控制器，其耦合到被封装为片上系统(SoC)的可重新配置的USB超高速物理层(USB-SS PHY)，其输出耦合到USB C类型连接器。在一个实施例中，USB-SS PHY包括双通道USB-SS PHY(总共四个差分对线路)，其可操作为动态地重新配置为显示端口替代模式通道。当被配置用于USB 3.1信号时，USB控制器利用双通道USB-SS PHY的两个差分线路用于发送以及两个差分线路用于接收。重新配置物理层用于在显示端口模式中发送视频信号，允许视频控制器利用多达四个差分线路用于发送以及四个差分线路用于接收。因此并且注意，与其中两个单向线路专用于接收信号以及两个单向线路专用于发送信号的USB 3.1相比，双通道USB-SS PHY的四个线路是双向的，并且可操作为都发送和接收信号。
注意，其他模式可以在同一时间可操作。例如，USB2模式可以在显示端口模式期间可操作，允许双通道USB-SS PHY发送/接收不同类型的信号。另外，注意，双通道USB-SS PHY可以被配置为实质上同时支持USB 3.1模式和显示端口模式，例如通过使用一个或多个锁相环(PLL)来支持每个模式的不同频率。因此，在各种实施例中，实施例的范围不限于任何特定数目的双向线路和/或模式，并且任何适当数目的双向线路和/或模式可以在相同或不同时间可操作。
在一个实施例中，为了实现双通道USB-SS PHY的动态重新配置，数据线路的发送/接收端子耦合到来自USB控制器的USB 3.1信号和来自视频控制器的显示端口信号。这些发送/接收端子也耦合到共享端接电路，用于在发送或接收信号时匹配数据线路之间的特征阻抗。本文中描述的各种实施例更详细地提供了使用晶体管来耦合/去耦合显示端口信号路径以及使用晶体管来将共享端接电路耦合/去耦合到数据线路的发送/接收端子，以便允许重新配置端子。
图1A是示出根据本公开的各种实施例的示例系统10的框图。在图1A中，系统10包括被配置为彼此通信的设备20、40。在两端处具有插头62、64以用于与USB C类型连接器22、42配合的电缆60针对设备20、40提供通信路径。设备20包括SOC 24，SOC 24包括USB超高速物理层(PHY)26、USB控制器28、视频控制器30和一个或多个其他模块32，这些耦合在一起并且被配置用于从USB C类型连接器22接收信号和向USB C类型连接器22发送信号。设备40包括SOC 44，SOC 44包括PHY 46、USB控制器48、视频控制器50和一个或多个其他模块52，这些耦合在一起并且被配置用于从USB C类型连接器42接收信号和向USB C类型连接器42发送信号。设备20和40可以包括个人计算机、平板计算机、智能手机、智能电视和游戏机等。图1B是示出根据本公开的各种实施例的与图1A的设备20、40中的任一个相对应的示例系统100的框图。在本实施例中，系统100允许发送和接收不同类型的信号。在本实施例中，不同类型的信号是USB 3.1信号和显示端口信号。虽然图1B的系统提供发送/接收USB 3.1信号和显示端口信号的USB 3.1/数据端口(DataPort)C类型连接器的示例以说明各种原理，但是应当理解，本公开不限于USB 3.1/DataPort C类型连接器或USB 3.1信号和显示端口信号。
当在USB 3.1模式和显示端口模式中操作时，系统100允许在物理层处进行动态重新配置。系统100包括耦合到USB C类型连接器104的SOC 102。系统100可以在包括SOC 102和USB C类型连接器104两者的单个板上实现。SOC 102包括USB控制器106、视频控制器108、和可重新配置的第一110和第二112USB超高速通道物理层(USB SS1PHY和USB SS2PHY)。元件110和112在本文中也可以统称为双通道可重新配置的USB-SS PHY 110和112。双通道可重新配置的USB-SS PHY 110和112的使用是可选的，并且在其他实施例中，仅利用单个可重新配置的USB-SS PHY，其输出在到达USB C类型连接器104之前从SOC 102复用为冗余信号。
USB超高速物理编码子层(USB SS PCS)114通过连接118和120耦合到USB控制器106和双通道可重新配置的USB-SS PHY 110和112并且耦合在其之间。USB SS PCS 114包括用于接收USB控制器106信号的数字控制逻辑，该信号可以作为数据位经由连接118并行地发送。USB SS PCS 114可操作为对来自USB控制器106的信号进行解码，并且将其转换为合适的模拟信号以用于由双通道可重新配置的USB-SS PHY 110和112的模拟电路来利用。
类似地，显示端口功率控制状态(DP PCS)116通过连接122和120耦合到视频控制器108以及双通道可重新配置的USB-SS PHY110和112并且耦合在其之间。DP PCS 116包括用于接收视频控制器108信号的数字控制逻辑，该信号可以作为数据位经由连接122并行地发送。DP PCS 116可操作为对信号进行解码并且将其转换成适合的模拟信号以用于由双通道可重新配置的USB-SS PHY 110和112的模拟电路来利用。在本实施例中，连接120在物理层处提供对从USB SS PCS 14和DP PCS 116接收的模拟信号的多路复用功能，从而降低设备成本并且提高性能，因为对较低速率的并行信号执行多路复用(与对串行信号的高速复用相比)。SOC 102还可以包括其他模块，例如一个或多个处理核心、调制解调器、其他电路和逻辑。实施例的范围不限于SoC电路，除非具体要求保护。
在一个实施例中，第一和第二可重新配置的USB-SS PHY 110、112耦合到四个差分数据线路，包括：线路1TX1/RX3P/N、线路2TX3/RX1P/N、线路3TX2/RX4P/N和线路4TX4/RX2P/N。值得注意的是，数据线路1至4是可重新配置和双向的，并且可以用于均接收和发送差分信号。差分信号用于差分编码，其中极性相反的相同电信号在该对数据线路上发送。接收电路评估两个信号之间的差以确定最终值。
用于将双通道可重新配置的USB-SS PHY 110和112耦合到USB C类型连接器104的四对数据线路可以是双绞线、印刷电路板和/或芯片上的迹线、同轴电缆中的导体、带状电缆或任何其他合适的电缆、或者基于设计要求的任何其他合适的装置。
可以在同一时间或不同时间从双通道可重新配置的USB-SS PHY110和112向USB C类型连接器104发送符合不同标准的不同类型的信号。例如，发送的信号可以符合例如USB3.1、显示端口、高清多媒体接口(HDMI)和其他标准。此外，可以在USB C类型连接器104的其他线路上提供其他信号，包括电源/接地电压。在一个实施例中，取决于连接到USB C类型连接器104的设备的类型，可以从USB-C类型连接器104向USB-SS PHY 110和112和/或向SoC102上的控制器发送回MODE信号，以指示要在与一个或多个标准相对应的哪个模式中来操作。以下公开将继续使用USB 3.1模式和显示端口模式示例来说明本申请的各种实施例。然而，应当理解，本申请不应当被限制为特定类型的模式，除非具体要求保护。
当MODE信号指示USB 3.1模式时，双通道USB-SS 110和112的四个差分对线路被设置为在USB 3.1模式中操作。在这种模式中，线路1作为发送线路(TX1P/N)操作，线路2作为接收线路(RX1P/N)操作，线路3作为发送线路(TX2P/N)操作，线路4作为接收线路(RX2P/N)操作。因此，在USB 3.1模式中，双通道USB-SS PHY 110和112的两个线路可以可操作为将视频信号从USB控制器106发送到USB C类型连接器104，并且两个线路可以可操作为接收信号。然而，由于USB C类型连接器104可以在任一取向上容纳插头(即，插头可以旋转180度)，尽管所有四个线路可以是有效的，在该示例中仅使用两个线路。因此，基于插头取向，双通道USB-SS 110和112中的仅一个可操作为发送和接收信号，而另一个空闲。例如，基于插头取向，第一可重新配置的USB-SS 112可以是空闲的，并且USB-SS110可以与用于发送信号的线路1和用于接收信号的线路2一起可操作。可替代地，基于插头取向，第一可重新配置的USB-SS 110可以是空闲的，并且USB-SS 112可以与用于发送数据的线路3和用于接收信号的线路4一起可操作。双通道USB-SS 110和112可以可操作为被重新配置为容纳线路被切换的不适当地制造的电缆。例如，当电缆的线路1与线路2切换时，线路1作为TX3/RX1P/N操作以及线路2作为TX1/RX3P/N操作。
当MODE信号指示显示端口模式时，双通道USB-SS 110和112的四个线路被设置为在显示端口模式中操作。在一个实施例中，当在显示端口模式中时，线路被设置为发送视频信号，使得线路1作为发送线路(TX1P/N)操作，线路2被重新配置并且作为发送线路(TX3P/N)操作，线路3作为发送线路(TX2P/N)操作，线路4被重新配置并且作为发送线路(TX4P/N)操作。因此，在显示端口模式中，双通道USB-SS PHY 110和112的所有线路可以是有效的以将视频信号从视频控制器108发送到USB C类型连接器104。USB C类型连接器104和插头取向可以正确地对准，允许从视频控制器108发送多达四个信号(每个线路一个信号)。因此，在一个实施例中，当在显示端口模式中时，双通道USB-SS 110和112的四个线路可以是有效的，并且每个线路从视频控制器108发送一个信号。
在替代实施例中，当在显示端口模式中时，这些线路作为接收线路操作，允许视频控制器108从连接到USB C类型连接器104的外部设备接收信号。在这样的实施例中，线路1被重新配置并且作为接收线路(RX3P/N)操作，线路2作为接收线路(RX1P/N)操作，线路3被重新配置并且作为接收线路(RX4P/N)操作，线路4作为接收线路(RX2P/N)操作。因此，在显示端口模式中，双通道USB-SS PHY 110和112的所有线路可以是有效的以通过插头从耦合到USB C类型连接器104的设备接收视频信号。USB C类型连接器104和插头取向可以正确地对准，允许从插入式设备的视频控制器接收多达四个信号(每个线路一个信号)。因此，在一个实施例中，当在显示端口模式中时，双通道USB-SS 110和112的四个线路可以是有效的，并且每个线路从外部设备接收一个信号，其由视频控制器108接收。
图2示出了根据本公开的实施例的双向通道前端电路200的示例性实现。双向通道前端电路200可用于在物理层处针对不同模式提供动态重新配置。双向通道前端电路200可以被实现为图1A和图1B的实施例的SOC 102内的第一可重新配置的USB-SS PHY 110和/或第二可重新配置的USB-SS PHY 112的部分。双向通道前端电路200被称为双向的，因为前部端子、即TX_RXP和TX_RXN可以均发送和接收信号。
双向通道前端电路200包括电压模式发送器(TX)电路202、接收器(RX)电路204和被包括作为电压模式TX电路202的部分的共享端接阻抗电路206。在图示实施例中，电压模式TX电路202具有两个并联反相器。电压模式TX电路202包括输入电压源Vdd、第一输入p沟道金属氧化物半导体(PMOS)晶体管208、第二输入PMOS晶体管210、以及第一和第二电阻器RD1,2。
PMOS晶体管208和210的源极耦合到Vdd。PMOS晶体管208的栅极输入耦合到TXP_term，PMOS晶体管208的漏极耦合到第一电阻器R1，并且第一电阻器R1的另一侧通过数据线路212耦合到TX_RXP双向端子。类似地，PMOS晶体管210的栅极输入耦合到TXN_term，PMOS晶体管210的漏极耦合到第二电阻器R2，并且第二电阻器R2的另一侧通过数据线路214耦合到TX_RXN双向端子。接收P和N输入信号的TXP_term和TXN_term是单向端子。
第一和第二电阻器R1,2中的每一个可以利用一个或多个电阻器(串联或并联)来实现，并且可以基于所使用的协议和期望的阻抗来被选择为适应不同类型的发送和/或接收信号。PMOS晶体管208和210用作开关，其将通过P和N输入信号接收的来自视频控制器108的显示端口信号耦合到TX_RXP和TX_RXN双向端子，并且在显示端口模式不活动时隔离(或去耦合)发送电压。
如上所述，共享端接阻抗电路206是电压模式TX电路202的部分。共享端接阻抗电路206包括通过数据线路212耦合到TX_RXP端子的第三电阻器R3和通过数据线路214耦合到TX_RXN端子的第四电阻器R4。n沟道金属氧化物半导体(NMOS)晶体管216耦合到第三电阻器R3的另一端子，并且第二NMOS晶体管218耦合到第四电阻器R4的另一端子。NMOS晶体管216和218用作开关，其当在显示端口模式中发送时允许对电压输出进行偏置以及当在USB 3.1模式中接收时允许数据线路212和214与类型C连接器104之间的阻抗匹配。到NMOS晶体管216的栅极输入与到PMOS晶体管208的栅极输入是公共的，并且通过TXP_term接收P输入信号，以及到NMOS晶体管218的输入栅极与到PMOS晶体管210的栅极输入是公共的，并且通过TXN_term接收N输入信号。P和N输入信号用于控制电路的操作模式，并且当在显示端口模式中时通过向双向TX_RXP和TX_RXN端子输出P和N信号来提供视频信号，如下面结合表1所讨论。
第三和第四电阻器R3,4中的每一个可以包括一个或多个电阻器(串联或并联)和多个阻抗开关(未示出)。在这样的实施例中，多个阻抗开关中的每一个控制是否将电阻器中的一个(或多个)切换成电阻器网络，从而设置该端接电阻器的阻抗。共享端接阻抗电路206的阻抗被称为“共享端接阻抗”，因为该阻抗在发送和接收信号时使用，并且它们所耦合的数据线路在C类型连接器处终止。
当在显示端口模式中发送信号时，第三和第四电阻器R3,4用于偏置输出电压并且提供到地的直流电流路径。当在USB 3.1模式中接收信号时，第三和第四电阻器R3,4用于提供端接阻抗匹配。可以选择第三和第四电阻器R3,4的阻抗以适应从TX_RXP和TX_RXN端子延伸到USB C类型连接器104的不同类型的发送线路(例如，双绞线、印刷电路板和/或芯片上的迹线、同轴电缆中的导体、带状电缆、或任何其他适当的电缆)。此外，可以基于所利用的协议来选择第三和第四电阻器R3,4的阻抗以适应不同类型的发送和/或接收信号。在本实施例中，第三和第四电阻器R3,4中的每一个是值为大约50欧姆的单个电阻器，并且从TX_RXP和TX_RXN端子延伸到USB C类型连接器104的发送线路具有大约50欧姆的阻抗。
RX电路204包括耦合到TX_RXP端子的第一电容器C1和耦合到TX_RXN端子的第二电容器C2。RX电路204还包括分别耦合到两个电容器C1,2的另一端子的第五和第六电阻器R5,6、以及耦合在第五和第六电阻器R5,6之间的共模电压VCM。利用两个电容器C1,2的分离端接用于提供滤波以消除可能存在于差分对RXP_term和RXN_term的互补信号之间的共模噪声。RXP_term和RXN_term是可操作为接收信号的单向端子。
第五和第六电阻器R5,6可以利用一个或多个电阻器(串联或并联)来实现，并且两个电容器C1,2中的每一个可以利用一个或多个电容器(串联或并联)来实现。可以选择第五和第六电阻器R5,6的阻抗以允许上拉和下拉组合以端接从TX_RXP和TX_RXN端子延伸到USBC类型连接器104的不同类型的发送线路(例如，双绞线、印刷电路板和/或芯片上的迹线、同轴电缆中的导体、带状电缆或任何其他合适的电缆)。此外，可以选择第五和第六电阻器R5,6和两个电容器C1,2的值以基于所利用协议来适应不同类型的发送和/或接收信号。
第一和第二可重新配置的USB-SS PHY 110和112(图1B)中的每一个可以包括双向通道前端电路200。在一个实施例中，第一双向通道前端电路200被实现为第一可重新配置的USB-SS PHY 110的部分，其中共享端接阻抗电路206提供第一可重新配置的USB-SSPHY110的线路1(TX1/RX3P/N)的两个数据线路的匹配特征阻抗。另外，第二双向通道前端电路200被实现为第一可重新配置的USB-SS PHY110的部分，其中共享端接阻抗电路206提供第一可重新配置的USB-SS PHY 110的线路2(TX3/RX1P/N)的两个数据线路的匹配特征阻抗。
在另一实施例中，第三双向通道前端电路200被实现为第二可重新配置的USB-SSPHY 112的部分，并且共享端接阻抗电路206提供第二可重新配置的USB-SS PHY 112的线路3(TX2/RX4P/N)的两个数据线路的匹配特征阻抗。此外，第四双向通道前端电路200被实现为第二可重新配置的USB-SS PHY 112的部分，并且共享端接阻抗电路206提供第二可重新配置的USB-SS PHY 112的线路4(TX4/RX2P/N)的两个数据线路的匹配特征阻抗。如上所述，这些实施例不是相互排斥的，并且四个双向通道前端电路200可以被包括在第一和第二可重新配置的USB-SS PHY 110和112中。
在操作期间，为了接收信号，通过分别经由TXP_term和TXN_term处的P和N输入信号将逻辑1施加到PMOS晶体管208的栅极输入并且将逻辑1施加到PMOS晶体管210的栅极输入而将电压模式TX电路202的Vdd电压与TX_RXP和TX_RXN双向端子去耦合。此外，由于NMOS晶体管216的栅极输入与PMOS晶体管208的栅极输入是公共的，逻辑1被施加到NMOS晶体管216的栅极输入，并且由于NMOS晶体管218的栅极输入与PMOS晶体管210的栅极输入是公共的，逻辑1被施加到NMOS晶体管218的栅极输入。在NMOS晶体管216和218的栅极输入处施加的逻辑1激活共享端接阻抗电路206，以提供接地路径。结果，共享端接阻抗电路206通过在接收信号时提供阻抗匹配的第三和第四电阻器R3,4耦合到TX_RXP和TX_RXN双向端子。通过TX_RXP和TX_RXN端子接收的输入信号经由第一和第二电容器C1,2在差分对RXP_term和RXN_term处被接收，并且最终通过连接120、USB SS PCS 114和连接118被发送到USB 3.1控制器106。
为了发送信号，通过经由在TXP_term处的信号P向PMOS晶体管208的栅极输入施加逻辑0而将电压模式TX电路202的Vdd耦合到TX_RXP端子。由于NMOS晶体管216的栅极输入与PMOS晶体管208的栅极输入是公共的，逻辑0也被施加到NMOS晶体管216的栅极输入，从而将TX_RXP端子从接地去耦合。
由于P和N信号实质上在经由信号P施加逻辑0的同时是差分信号，逻辑1经由TXN_term处的信号N被施加到PMOS晶体管210的栅极输入。经由信号N施加逻辑1将Vdd电压从TX_RXN端子去耦合，并且由于NMOS晶体管218的栅极输入与PMOS晶体管210的栅极输入是公共的，逻辑1被施加到NMOS晶体管218的栅极输入，从而通过电阻器R4将TX_RXN端子耦合到接地。
通过经由信号N将逻辑0施加到PMOS晶体管210的栅极输入而将电压模式TX电路202的Vdd耦合到TX_RXN端子。由于NMOS晶体管218的栅极输入与PMOS晶体管210的栅极输入是公共的，逻辑0也被施加到NMOS晶体管218的栅极输入，从而将TX_RXP端子从接地去耦合。
由于P和N实质上在经由信号N施加逻辑0的同时是差分对，经由信号P将逻辑1施加到PMOS晶体管208的栅极输入。经由信号P施加逻辑1将Vdd从TX_RXP端子去耦合，并且由于NMOS晶体管216的栅极输入与PMOS晶体管208的栅极输入是公共的，因此逻辑1被施加到NMOS晶体管216的栅极输入，从而通过电阻R3将TX_RXP双向端子耦合到接地。
下面提供的表1基于在TXP_term和TXN_term处的信号P/N来总结TX_RXP和TX_RXN端子的值。
模式 信号P 信号N TX_RXP TX_RXN
接收 1 1 RXP RXN
发送 1 0 TX(0) TX(1)
发送 0 1 TX(1) TX(0)
表1
各种实施例可以包括优点和缺点。更详细地，参考图1B的系统100，通过在PHY内使得能够将接收线路动态地重新配置为发送线路并且将发送线路动态地重新配置为接收线路，并且在发送和接收时共享端接电路，图1B的实施例允许SoC上的较小的占用面积/面积，允许重新使用四个线路用于发送和接收，另外有利于提高操作功能(例如，速度)。图1B的实施例的另外的优点包括不需要交叉点交换机，不需要多路复用器，不需要单独的视频PHY，最小化部件成本，并且简化了制造复杂性。此外，本文中公开的系统容易地实现为电流设备。应当理解，不同的实施例可以具有不同的优点，并且对于任何实施例，不一定需要特定的优点。
图3是根据一个实施例的允许动态地重新配置数据线路用于发送和接收不同类型的信号的示例方法300的图示。在本实施例中，不同类型的信号是USB 3.1和显示端口信号。虽然在本实施例中，方法300仅在显示端口模式期间仅重新配置发送线路(即，线路2和线路4)，但是为了说明各种原理，应当理解，本公开不受该示例的限制，并且本公开另外提供在显示端口模式期间重新配置接收线路(即，线路1和线路3)。
方法300可以由诸如图1A、图1B和图2所示的电路来执行。具体地，图1A、图1B和图2示出了包括基于操作模式来提供不同类型的信号的接收和/或发送的USB C类型连接器104的系统。各种实施例包括方法300的动作由图1A、图1B和图2所示的任何电路或电路组合来执行。
在动作302处，提供MODE信号。例如，在图1B的示例中，MODE信号由插入USB C类型连接器104的第一设备提供。MODE信号可以被提供给诸如USB控制器106和/或视频控制器108等一个或多个控制器、或者耦合到USB C类型连接器104的电路板上的模块。一个或多个控制器或模块可以位于电路板上的SoC 102内，诸如图1B所示。
在动作304处，响应于确定MODE信号处于第一模式，生成第一控制信号。在本实施例中，第一模式是USB 3.1模式。回到图1B的示例，第一控制信号由USB控制器106和/或视频控制器108、或者SoC 102上的其他控制模块生成。
在动作306处，将第一控制信号施加到双向通道前端电路的端子，以将双向通道前端电路配置为在第一模式中操作。例如，在图1B的实施例中，USB控制器106和/或视频控制器108、或者SoC 102上的其他控制模块可以将第一控制信号施加到图2所示的双向通道前端电路200的端子TXP_term和TXN_term。如以上结合图2的实施例所述，双向通道前端电路200可以被包括在图1B的通用串行总线超高速物理层110、112(USB SS PHY)中。
再次参考图2，由于在本实施例中，第一模式是USB 3.1模式，配置双向通道前端电路200包括将USB SS PHY 110、112的线路2和/或线路4的双向端子配置为接收信号。将双向端子配置为接收信号可以包括将双向端子的第一端子TX_RXP和第二端子TX_RXN耦合到端接阻抗电路206，如图2所示。将第一端子TX_RXP和第二TX_RXN端子耦合到端接电路206可以包括接通反相器电路的两个晶体管，如图2所示。
在动作308处，双向通道前端电路在第一模式中操作。在图1B的示例中，由于在本实施例中，第一模式是USB 3.1模式，在第一模式中操作双向通道前端电路200包括通过耦合到USB SS PHY 110、112的双向端子的双向线路(诸如线路2和4)接收USB 3.1信号。此外，在本实施例中，在第一模式中操作双向通道前端电路可以包括通过单向线路(诸如线路1和线路3)将通过USB SS PHY 110和112从USB控制器106接收的第一USB 3.1信号发送到USB C类型连接器104，以及通过双向线路(诸如线路2和4)将通过USB SS PHY 110和112从USB C类型连接器104接收的第二USB 3.1信号发送到USB控制器106。第一和第二信号可以由USBSS PHY同时处理。
在动作310处，响应于确定MODE信号处于不同于第一模式的第二模式，生成第二控制信号。例如，在图1的示例中，USB控制器106和/或视频控制器108或其他模块生成第二控制信号。在本实施例中，第二模式是显示端口模式。
在动作312处，将第二控制信号施加到双向通道前端电路的端子，以将双向通道前端电路重新配置为在第二模式中操作。再次参考图2的示例，由于第二模式是显示端口模式，所以将双向通道前端电路200重新配置为在第二模式中操作包括将USB SS PHY的双向端子重新配置为操作为发送信号。例如，将USB SS PHY的双向端子配置为操作为发送信号包括将双向端子的第一端子TX_RXP耦合到端接电路206，并且将双向端子的第二端子TX_RXN耦合到电压源Vdd。将第一端子TX_RXP耦合到端接电路206并且将第二端子TX_RXN耦合到电压源Vdd包括接通诸如图2所示的反相器电路的第一和第二晶体管。
在动作314处，双向通道前端电路在第二模式中操作。在图1B的示例中，由于在本实施例中，第二模式是显示端口模式，在第二模式中操作包括通过耦合到USB SS PHY 110、112的单向线路(诸如线路1和3)向USB C类型连接器104发送第一信号，并且通过耦合到USBSS PHY 110、112的双向端子的重新配置后的双向线路(诸如线路2和4)或者通过剩余的单向端子向USB C类型连接器104发送第二信号。第一和第二信号可以在所选择的线路上同时发送。因此，该示例允许同时通过线路1至4来发送四个不同的信号。在第二模式中操作双向通道前端电路200包括发送从视频控制器108接收的显示端口信号。
实施例的范围不限于图3所示的具体方法。其他实施例可以添加、省略、重新排列或修改一个或多个动作。例如，尽管图3的上述实施例提供了其中第一模式是USB 3.1模式并且第二模式是显示端口模式的图示，但是这两种模式可以互换，使得显示端口模式是第一模式并且USB 3.1端口模式是第二模式。此外，应当理解，上述公开内容不限于USB 3.1和显示端口模式，并且与两种不同协议相对应的任何不同模式被考虑并且在本公开的范围内。此外，如上所述，尽管图3的方法300提供了在显示端口模式期间重新配置两个发送线路，但是应当理解，本公开另外提供了在显示端口模式期间重新配置两个接收线路，使得在显示端口模式中，所有四个线路可以被配置为均发送和接收视频信号。
如本领域普通技术人员迄今为止将理解的并且取决于即将发生的具体应用，在不脱离本公开的精神和范围的情况下，可以对本公开的设备的材料、装置、配置和使用方法方面做出很多修改、替换和变化。鉴于此，本公开的范围不应当限于本文所示出和描述的特定实施例的范围，因为它们仅仅作为其一些示例，相反，本公开的范围应当完全符合所附权利要求及其功能等同物的范围。

Claims (5)

1.一种电路，包括：
片上系统SoC，包括：
双向通道前端电路，所述双向通道前端电路包括：
差分双向端子，选择性地可配置用于在第一模式中接收信号并且在第二模式中发送信号；以及
阻抗匹配电路，被配置为1)在所述第一模式中通过电阻器将所述差分双向端子耦合到接地以及2)通过所述差分双向端子在所述第二模式中发送信号；
其中所述双向通道前端电路包括具有第一晶体管和第二晶体管的发送电路，其中所述第一晶体管的漏极耦合到所述差分双向端子，其中所述第二晶体管的漏极耦合到所述差分双向端子，并且其中所述第一晶体管的栅极和所述第二晶体管的栅极耦合到公共端子，并且所述第一晶体管是p沟道金属氧化物半导体(PMOS)晶体管，并且其中所述第二晶体管是n沟道金属氧化物半导体(NMOS)晶体管。
2.根据权利要求1所述的电路，其中当在与第一协议相对应的所述第一模式中操作时，所述双向通道前端电路被配置为通过所述差分双向端子在第一控制器与外部连接器之间提供第一通信路径。
3.根据权利要求2所述的电路，其中当在与第二协议相对应的所述第二模式中操作时，所述双向通道前端电路被重新配置为通过所述差分双向端子在第二控制器与所述外部连接器之间提供第二通信路径。
4.根据权利要求3所述的电路，其中所述第一协议是通用串行总线USB 3.1协议，所述第二协议是显示端口DP协议，所述第一控制器是USB控制器，所述第二控制器是视频控制器，并且所述外部连接器是在所述SoC外部的用于与外部设备的通信的USB C类型连接器。
5.根据权利要求4所述的电路，其中当在所述USB 3.1协议中操作时，所述双向通道前端电路还可操作为通过所述差分双向端子从耦合到所述USB C类型连接器的所述外部设备接收信号并且向所述USB控制器提供接收的所述信号，以及
其中当在所述DP协议中操作时，所述双向通道前端电路可操作为通过所述差分双向端子从所述视频控制器向耦合到所述USB C类型连接器的所述外部设备发送信号。
CN201680026591.7A 2015-05-13 2016-03-14 用于提供可重新配置的双向前端接口的装置和方法 Active CN107580701B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562161080P 2015-05-13 2015-05-13
US62/161,080 2015-05-13
US14/856,978 US10073806B2 (en) 2015-05-13 2015-09-17 Apparatus and methods for providing a reconfigurable bidirectional front-end interface
US14/856,978 2015-09-17
PCT/US2016/022341 WO2016182630A1 (en) 2015-05-13 2016-03-14 Apparatus and methods for providing a reconfigurable bidirectional front-end interface

Publications (2)

Publication Number Publication Date
CN107580701A CN107580701A (zh) 2018-01-12
CN107580701B true CN107580701B (zh) 2020-12-11

Family

ID=55543155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680026591.7A Active CN107580701B (zh) 2015-05-13 2016-03-14 用于提供可重新配置的双向前端接口的装置和方法

Country Status (5)

Country Link
US (2) US10073806B2 (zh)
EP (1) EP3295318B1 (zh)
JP (1) JP2018519568A (zh)
CN (1) CN107580701B (zh)
WO (1) WO2016182630A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10268618B2 (en) * 2015-04-16 2019-04-23 Advanced Micro Devices, Inc. Chip level switching for multiple computing device interfaces
US10073806B2 (en) 2015-05-13 2018-09-11 Qualcomm Incorporated Apparatus and methods for providing a reconfigurable bidirectional front-end interface
TWI593292B (zh) * 2015-11-13 2017-07-21 晨星半導體股份有限公司 透過標準纜線傳送影音資訊的影音通訊裝置以及控制方法
TWI587124B (zh) 2016-06-03 2017-06-11 台達電子工業股份有限公司 USB Type-C轉接模組及其啟動方法
US10334334B2 (en) * 2016-07-22 2019-06-25 Intel Corporation Storage sled and techniques for a data center
KR102575430B1 (ko) * 2016-10-25 2023-09-06 삼성전자 주식회사 전자 장치와 전자 장치가 외부 장치의 접속 단자를 인식하는 방법
US10261933B2 (en) * 2017-01-23 2019-04-16 Wyse Technology L.L.C. Enabling session level restrictions for devices having disjoint stacks
CN108763130B (zh) * 2018-04-20 2022-03-08 苏州佳世达电通有限公司 具有链接重置功能的系统
US11144493B1 (en) * 2018-05-02 2021-10-12 Ecosense Lighting Inc. Composite interface circuit
TWI712942B (zh) * 2018-06-01 2020-12-11 同星科技股份有限公司 影像訊號切換和轉換之裝置及方法
US11055244B1 (en) * 2018-06-22 2021-07-06 Marvell Asia Pte, Ltd. Apparatus and method for simultaneous bidirectional serial lanes over USB-C interface
CN111949594B (zh) * 2020-08-18 2022-10-28 上海乐今通信技术有限公司 一种具有多个usb接口的移动终端及实现方法
CN112866362B (zh) * 2021-01-06 2023-04-28 北京腾红电子科技有限公司 物理连接装置
CN114911729A (zh) * 2021-02-10 2022-08-16 华为技术有限公司 电子设备的数据传输方法、电子设备及接口电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1084878C (zh) * 1996-02-06 2002-05-15 艾利森电话股份有限公司 测试集成电路器件的设备和方法
WO2011038211A1 (en) * 2009-09-25 2011-03-31 Analogix Semiconductor, Inc. Dual-mode data transfer of uncompressed multimedia contents or data communications

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736421A (en) * 1993-11-29 1998-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
KR100272671B1 (ko) 1998-03-09 2000-11-15 윤종용 데이터 트랜시버 및 그것을 갖는 버스 인터페이스
US6177835B1 (en) * 1998-07-31 2001-01-23 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method and apparatus for high data rate demodulation
US6214653B1 (en) * 1999-06-04 2001-04-10 International Business Machines Corporation Method for fabricating complementary metal oxide semiconductor (CMOS) devices on a mixed bulk and silicon-on-insulator (SOI) substrate
US7068065B1 (en) 2004-01-13 2006-06-27 Innovative Semiconductors System and method for dynamic impedance matching
US7522659B2 (en) 2005-09-19 2009-04-21 Synopsys, Inc. Universal serial bus (USB) 2.0 legacy full speed and low speed (FS/LS) mode driver
TWI301699B (en) * 2005-10-18 2008-10-01 Sunplus Technology Co Ltd Transmitting circuit, receiving circuit, interface switching module and interface switching method for sata and sas interface
US7788428B2 (en) 2008-03-27 2010-08-31 Sony Ericsson Mobile Communications Ab Multiplex mobile high-definition link (MHL) and USB 3.0
JP5157661B2 (ja) 2008-06-12 2013-03-06 富士通セミコンダクター株式会社 終端抵抗調整回路およびバスシステム
US8275914B2 (en) 2008-10-16 2012-09-25 Silicon Image, Inc. Discovery of connections utilizing a control bus
TWI393349B (zh) * 2008-12-17 2013-04-11 Ind Tech Res Inst 信號傳收裝置及系統
US8903332B2 (en) * 2009-06-23 2014-12-02 Silicon Laboratories Inc. Circuit device and method of coupling to an antenna
US8626932B2 (en) * 2009-09-01 2014-01-07 Apple Inc. Device-dependent selection between modes for asymmetric serial protocols
US8799537B1 (en) 2009-09-25 2014-08-05 Analogix Semiconductor, Inc. Transfer of uncompressed multimedia contents and data communications
US8806094B2 (en) * 2009-09-25 2014-08-12 Analogix Semiconductor, Inc. Transfer of uncompressed multimedia contents or data communications
JP5346979B2 (ja) * 2011-04-18 2013-11-20 シャープ株式会社 インターフェイス装置、配線基板、及び情報処理装置
US8751069B2 (en) * 2011-06-16 2014-06-10 The Boeing Company Dynamically reconfigurable electrical interface
US9323698B2 (en) 2011-09-22 2016-04-26 Synaptics Incorporated System and method for transmitting USB data over a DisplayPort transmission link
US8626975B1 (en) 2011-09-28 2014-01-07 Maxim Integrated Products, Inc. Communication interface with reduced signal lines
US20130217274A1 (en) 2011-12-06 2013-08-22 Transwitch Corporation Connector for achieving complete interoperability between different types of data and multimedia interfaces
JP2013135314A (ja) * 2011-12-26 2013-07-08 Toshiba Corp 差動出力回路
CN103198033A (zh) 2012-01-06 2013-07-10 联阳半导体股份有限公司 用于检测通用串列汇流排和移动高解析度链接设备的装置及其方法
US8615611B2 (en) 2012-04-16 2013-12-24 Icron Technologies Corporation Devices and methods for transmitting USB data over DisplayPort transmission media
DK2853028T3 (da) * 2012-05-21 2019-10-07 Schneider Electric It Corp System og metode til formagnetisering af en bus
EP2711843B1 (en) * 2012-09-21 2016-04-06 Nxp B.V. DisplayPort over USB mechanical interface
WO2016061683A1 (en) * 2014-10-21 2016-04-28 Icron Technologies Corporation Devices and methods for providing reduced bandwidth displayport communication
US20160173055A1 (en) 2014-12-15 2016-06-16 Intel Corporation Impedance matching in a transmission line
US10073806B2 (en) 2015-05-13 2018-09-11 Qualcomm Incorporated Apparatus and methods for providing a reconfigurable bidirectional front-end interface

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1084878C (zh) * 1996-02-06 2002-05-15 艾利森电话股份有限公司 测试集成电路器件的设备和方法
WO2011038211A1 (en) * 2009-09-25 2011-03-31 Analogix Semiconductor, Inc. Dual-mode data transfer of uncompressed multimedia contents or data communications

Also Published As

Publication number Publication date
WO2016182630A1 (en) 2016-11-17
US10719476B2 (en) 2020-07-21
US10073806B2 (en) 2018-09-11
EP3295318B1 (en) 2021-10-27
US20180349311A1 (en) 2018-12-06
EP3295318A1 (en) 2018-03-21
JP2018519568A (ja) 2018-07-19
CN107580701A (zh) 2018-01-12
US20160335221A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
CN107580701B (zh) 用于提供可重新配置的双向前端接口的装置和方法
US8060663B2 (en) Physical layer interface for computing devices
US9842076B2 (en) Switchless USB C-connector hub
US11422961B2 (en) Efficient signaling scheme for high-speed ultra short reach interfaces
TWI653844B (zh) C型通用序列匯流排切換電路
TWI406134B (zh) 管腳共享裝置及管腳共享方法
US20160162430A1 (en) Integrated circuits with universal serial bus 2.0 and embedded universal serial bus 2 connectivity
WO2014140660A1 (en) Driving data of multiple protocols through a single set of pins
US8970248B2 (en) Sharing hardware resources between D-PHY and N-factorial termination networks
US11984941B2 (en) Rejection of end-of-packet dribble in high speed universal serial bus repeaters
US6968413B2 (en) Method and system for configuring terminators in a serial communication system
US10122392B2 (en) Active equalizing negative resistance amplifier for bi-directional bandwidth extension
US8531205B1 (en) Programmable output buffer
CN107689800B (zh) C型通用序列汇流排切换电路
CN112799986B (zh) 通用序列总线切换电路与相关的电子装置
CN109565124B (zh) Pcie接口、连接器及终端设备
US10289599B2 (en) System and method employed for signal reception by providing programmable and switchable line terminations
CN116561035B (zh) Fpga与mipi双向通信的方法、装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant