CN109565124B - Pcie接口、连接器及终端设备 - Google Patents

Pcie接口、连接器及终端设备 Download PDF

Info

Publication number
CN109565124B
CN109565124B CN201780027022.9A CN201780027022A CN109565124B CN 109565124 B CN109565124 B CN 109565124B CN 201780027022 A CN201780027022 A CN 201780027022A CN 109565124 B CN109565124 B CN 109565124B
Authority
CN
China
Prior art keywords
port
attribute
ports
interface
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201780027022.9A
Other languages
English (en)
Other versions
CN109565124A (zh
Inventor
刘志伟
张强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SZ DJI Technology Co Ltd
Original Assignee
SZ DJI Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SZ DJI Technology Co Ltd filed Critical SZ DJI Technology Co Ltd
Publication of CN109565124A publication Critical patent/CN109565124A/zh
Application granted granted Critical
Publication of CN109565124B publication Critical patent/CN109565124B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/70—Structural association with built-in electrical component with built-in switch
    • H01R13/703—Structural association with built-in electrical component with built-in switch operated by engagement or disengagement of coupling parts, e.g. dual-continuity coupling part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/70—Structural association with built-in electrical component with built-in switch
    • H01R13/703—Structural association with built-in electrical component with built-in switch operated by engagement or disengagement of coupling parts, e.g. dual-continuity coupling part
    • H01R13/7039—Structural association with built-in electrical component with built-in switch operated by engagement or disengagement of coupling parts, e.g. dual-continuity coupling part the coupling part with coding means activating the switch to establish different circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2201/00—Connectors or connections adapted for particular applications
    • H01R2201/06—Connectors or connections adapted for particular applications for computer periphery

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种PCIE接口、连接器以及终端设备，该PCIE接口包括：至少一对属性为接收功能的端口，用于接收数据；至少一对属性为发送功能的端口，用于发送数据；其中，所述每对端口中两个端口的极性相反，所述属性为接收功能和发送功能的端口中每一个端口和与其中心对称的端口属性相同。该接口能够在正方两个方向的插入时实现数据的正常传输。

Description

PCIE接口、连接器及终端设备
技术领域
本发明的实施例涉及计算机技术领域，具体而言，涉及一种PCIE接口、连接器以及终端设备。
背景技术
PCIE(peripheral component interconnect express，高速外设组件互联)接口由于具有数据传输速率高、延迟低、引脚数量少等优点在接口互联领域得到了广泛应用。
目前，普通设备的PCIE接口由于不支持正反插的功能，需要采取结构的机械限位来防止错误的插入方向。插入方向错误后，需要再次拔插切换为正确的方向来使信号得到正确的连接，这不仅影响用户体验，还会降低接口的寿命。
发明内容
本发明实施例的目的在于提供一种PCIE接口、连接器以及终端设备，以使PCIE接口正反插都可以传输数据。
本发明实施例的第一方面提供一种PCIE接口，包括：
至少一对属性为接收功能的端口，用于接收数据；
至少一对属性为发送功能的端口，用于发送数据；
其中，所述每对端口中两个端口的极性相反，所述属性为接收功能和发送功能的端口中每一个端口和与其中心对称的端口属性相同。
本发明实施例的第二方面提供一种连接器，包括：
如第一方面所述的PCIE接口；
与所述接口连接的存储接口，用于与所述存储介质连接；
连接所述PCIE接口和所述存储接口的互联转接板。
本发明实施例的第三方面提供一种终端设备，包括：
如第一方面所述的PCIE接口。
本发明实施例的第四方面提供一种PCIE接口，包括：多对属性为接收功能的通路、多对属性为发送功能的通路、与所述通路中的每一个通路对应的高速开关、与所述每一个开关对应的端口，一对属性为检测功能的端口，其中，所述每对通路中两个通路的极性相反，
当属性为检测功能的端口中的第一端口检测到外接接口的连接指示端口时，所述开关切换至第一状态以使与每一个端口连接的通路的属性和该端口中心对称的端口连接的通路的属性相同且两个通道互为反向顺序通道；
当属性为检测功能的端口中的第二端口检测到外接接口的连接指示端口时，所述开关切换至与第一状态相对应的第二状态。
本发明实施例的第五方面提供一种连接器，包括：
如第四方面所述的PCIE接口；
存储接口，用于与所述存储介质连接
连接PCIE接口的通路和存储接口的互联转接板。
本发明实施例的第二方面提供一种终端设备，包括：
如第四方面所述的PCIE接口。
根据本公开的示例实施例的PCIE接口、连接器以及终端设备，能够在正插连接下和反插连接下都能够实现数据的正常传输，在反向插入时不需要再次拔插，为用户带来便利性。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种固态硬盘与连接器连接的示意图；
图2为本发明实施例提供的PCIE规范中差分信号对极性翻转的示意图；
图3为本发明实施例提供的PCIE规范中数据支持反向顺序的示意图；
图4为本发明实施例提供的PCIE接口的连接示意图；
图5为本发明另一实施例提供的PCIE接口的连接示意图；
图6为本发明另一实施例提供的PCIE接口的连接示意图；
图7为本发明另一实施例提供的PCIE接口的连接示意图；
图8为本发明另一实施例提供的PCIE接口的连接示意图；
图9为本发明实施例提供的PCIE接口的示意图；
图10为本发明另一实施例提供的PCIE接口的连接示意图；
图11为本发明另一实施例提供的PCIE接口的连接示意图；
图12为本发明另一实施例提供的PCIE接口的示意图；
图13为本发明另一实施例提供的PCIE接口的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免使本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
如图1所示，目前，固态硬盘(Solid State Drives，SSD)多采用金手指作为对外的电信号接口，由于金手指120在多次拔插的场景下容易损坏，因此需要经过一级转接电路，即互联转接板，对外采用可耐拔插的接口110以提高接口的使用寿命。
然而，由于普通的转接电路一般只是信号直连，仅起到信号之间的桥接互联的作用，因此，接口110也不支持正反插的功能，导致用户在使用过程中，还是会遇到插入方向错误而需要再次拔插的问题，因此，有必要设计一种可以支持正反插的接口。
目前，固态硬盘采用PCIE接口作为数据通道，PCIE接口采用高速差分信号作为数据信号，由于差分信号数据线为极性为正+和极性为负-的两根极性相反的数据线，根据正+、负-信号的摆幅差异传输数据。
根据PCIE规范，数据通道的差分信号对可以支持信号极性反转的功能。图2示出了一种技术方案中PCIE接口的极性反转的示意图。如图2所示，在不采用信号极性反转功能的数据通道中，主机端的属性为发送功能、极性为正的端口TX+连接存储端的属性为接收功能、极性为正的端口RX+，主机端的属性为发送功能、极性为负的端口TX-连接高速存储卡的属性为接收功能、极性为负的端口RX-。在采用极性反转功能的数据通道中，主机端的属性为发送功能、极性为正的端口TX+可连接存储端的属性为接收功能、极性为负的端口RX-，主机端的属性为发送功能、极性为负的端口TX-可连接存储端的属性为接收功能、极性为正的端口RX+。其中，存储端为包括固态硬盘所在的一端，存储端包括固态硬盘和PCIE接口，固态硬盘可以直接与PCIE接口连接，在某些实施例中，存储端包括如图1中的连接器，固态硬盘与金手指连接，金手指通过互联转接板与PCIE接口连接，主机端为终端设备所在的一端，主机端包括与存储端配合的PCIE接口。为了描述方便，附图中只画出了存储端和主机端的PCIE接口。
另外，时钟通道也可以支持信号极性反转的功能，具体地，在不采用信号极性反转功能的时钟通道中，主机端的属性为时钟、极性为正的端口CLK+连接存储端的属性为时钟、极性为正的端口CLK+，主机端的属性为时钟、极性为负的端口CLK-连接存储端的属性为时钟、极性为负的端口CLK-；在采用信号极性反转功能的时钟通道中，主机端的属性为时钟、极性为负的端口CLK-连接存储端的属性为时钟、极性为正的端口CLK+，主机端的属性为时钟、极性为正的端口CLK+连接存储端的属性为时钟、极性为负的端口CLK-。
此外，根据PCIE规范，数据通道之间可以支持通道反向顺序规则，即通道反转规则，但这个规则并不是强制的。通常大多数基于PCIE的接口的技术方案可以支持通道反转的工作模式。通常PCIE接口的连接方式为：主机端的属性为发送功能的端口TX0连接存储端的属性为接收功能的端口RX0，主机端的属性为接收功能的端口RX0连接存储端的属性为发送功能的端口TX0，主机端的属性为发送功能的端口TX1连接存储端的属性为接收功能的端口RX1，主机端的属性为接收功能的端口RX1连接存储端的属性为发送功能的端口TX1，以此类推。如图3所示，在通道反转的模式下，PCIE接口的连接方式可以变为：主机端的属性为发送功能的端口TX0连接存储端的属性为接收功能的端口RXn，主机端的属性为接收功能的端口RX0连接存储端的属性为发送功能的端口TXn，主机端的属性为发送功能的端口TX1连接存储端的属性为接收功能的端口RXn-1，主机端的属性为接收功能的端口RX1连接存储端的属性为发送功能的端口TXn-1，以此类推，即在通道反转的模式下，主机端的端口与其对应连接的存储端的端口互为反向顺序端口。
基于以上两种PCIE规则的信号极性反转以及数据通道反转的标准功能，可以合理设计PCIE接口的各端口的顺序，使得PCIE接口的各端口自动适应信号通道和信号极性，达到支持正反方向信号均可正常通信的功能。
基于上述内容，在本发明实施例的第一方面提供了一种PCIE接口。该PCIE接口可以包括：至少一对属性为接收功能的端口，用于接收数据；至少一对属性为发送功能的端口，用于发送数据；其中，所述每对端口中两个端口的极性相反，所述属性为接收功能和发送功能的端口中每一个端口和与其中心对称的端口属性相同。
参见图4，该PCIE接口可以包括至少一对属性为接收功能的端口和至少一对属性为发送功能的端口，这里以一对属性为接收功能的端口RX0+与RX0-和一对属性为发送功能的端口TX0+与TX0-来进行示意性说明，其中，每对接收端口和每对发送端口中两个端口的极性相反，每对发送端口和接收端口都可以传输差分信号。所述属性为接收功能和发送功能的端口中每一个端口和与其中心对称的端口属性相同。具体地，以属性为接收功能的端口RX+为例，与端口RX+中心对称的端口应该设置为属性为接收功能的端口，在只有一对属性为接收功能的端口的前提下，与端口RX+中心对称的端口应该为属性为接收功能的端口RX-，则与端口RX-中心对称的端口应该设置为端口RX+；以属性为发送功能的端口TX+为例，与端口TX+中心对称的端口应该设置为属性为发送功能的端口，在只有一对属性为发送功能的端口的前提下，与端口TX+中心对称的端口应该为属性为发送功能的端口TX-，则与端口TX-中心对称的端口应该设置为端口TX+。
存储端的PCIE接口正插入主机端的PCIE接口时，存储端的PCIE接口中属性为接收功能的端口与主机端PCIE接口属性为发送功能的端口连接，存储端属性为接收功能的端口与主机端PCIE接口属性为发送功能的端口连接，可以实现正常数据传递。具体地，参见图4，主机端的PCIE接口中属性为发送功能的端口TX0+与TX0-分别与存储端的PCIE接口中属性为接收功能的端口RX0+与RX0-连接，主机端的PCIE接口中属性为发送功能的端口TX0+与TX0-分别与存储端的PCIE接口中属性为接收功能的端口RX0+与RX0-连接，可以实现正常的数据传递；
存储端的PCIE接口反插入主机端的PCIE接口时，依然可以保证存储端PCIE接口中属性为接收功能的端口与主机端PCIE接口属性为发送功能的端口连接，同时依然可以保证存储端属性为接收功能的端口与主机端PCIE接口属性为发送功能的端口连接。具体地，参见图4，当反插时，主机端的PCIE接口中属性为发送功能的端口TX0+与TX0-分别与存储端的PCIE接口中属性为接收功能的端口RX0-与RX0+连接，主机端的PCIE接口中属性为发送功能的端口TX0+与TX0-分别与存储端的PCIE接口中属性为接收功能的端口RX0-与RX0+连接，同时，由于每对属性为发送功能的端口和每对属性为接收功能的端口都可以支持信号极性翻转功能，即前述部分的差分信号对支持信号极性翻转功能，当反插时，依然可以实现正常的数据传递；
另外需要说明的是，由于每对端口都支持极性反转，因此，所述属性为接收功能的端口和所述属性为发送功能的端口中每一个端口和与其中心对称的端口可以互换，即端口RX+和端口RX-的位置可以互换，端口TX+和端口TX-的位置可以互换。其中，各种属性的端口的数量均可以根据需求而进行设置，这些同样在本公开的保护范围内。
通过这样的端口布置方式，存储端无论正插还是反插都可以实现与主机端的正常的数据传递，这样可以有效地防止用户在一次插拔后才知道接口是否正常插入和需要重复插入的问题，提升了用户体验。
进一步地，所述属性为接收功能和发送功能的端口中每一个端口和与其中心对称的端口互为反向顺序端口或者为顺序相同的端口。具体地，PCIE接口中的端口与其中心对称的端口除了属性相同以外，这两个端口要么互为反向顺序端口，要么端口顺序相同，这样才可以实现数据的正常传输，下面将详细解释：
参见图5，PCIE接口可以包括至少一对属性为接收功能的端口和至少一对属性为发送功能的端口，每对属性为接收功能的端口和每对为发送功能的端口中两个端口的极性相反，这里以4对属性为接收功能的端口和4对属性为发送功能的端口为例来进行示意性说明，本领域技术人员可以选用其他对数的属性为接收功能的端口和属性为发送功能的端口。其中，所述属性为接收功能的端口和所述属性为发送功能的端口中每一个端口和与其中心对称的端口为顺序相同的端口，即接口中的端口和与其中心对称的端口应该为同一对属性相同的端口，具体地，与端口RX0+中心对称的端口为RX0-端口，与端口RX1+中心对称的端口为RX1-端口，与端口RX2+中心对称的端口为RX2-端口，与端口RX3+中心对称的端口为RX3-端口，与端口TX0+中心对称的端口为TX0-端口，与端口TX1+中心对称的端口为TX1-端口，与端口TX2+中心对称的端口为TX2-端口，与端口TX3+中心对称的端口为TX3-端口。
存储端的PCIE接口正插入主机端的PCIE接口时，存储端的端口RX0+与主机端的端口TX0+端口连接，存储端的端口RX1+与主机端的端口TX1+端口连接，存储端的端口RX2+与主机端的端口TX2+端口连接，存储端的端口RX3+与主机端的端口TX3+端口连接，存储端的端口TX0+与主机端的端口RX0+端口连接，存储端的端口TX1+与主机端的端口RX1+端口连接，存储端的端口TX2+与主机端的端口RX2+端口连接，存储端的端口TX3+与主机端的端口RX3+端口连接，存储端的端口RX0-与主机端的端口TX0-端口连接，存储端的端口RX1-与主机端的端口TX1-端口连接，存储端的端口RX2-与主机端的端口TX2-端口连接，存储端的端口RX3-与主机端的端口TX3-端口连接，存储端的端口TX0-与主机端的端口RX0-端口连接，存储端的端口TX1-与主机端的端口RX1-端口连接，存储端的端口TX2-与主机端的端口RX2-端口连接，存储端的端口TX3-与主机端的端口RX3-端口连接，这样可以保证数据正常传输。
存储端的PCIE接口反插入主机端的PCIE接口时，存储端的端口RX0+与主机端的端口TX0-端口连接，存储端的端口RX1+与主机端的端口TX1-端口连接，存储端的端口RX2+与主机端的端口TX2-端口连接，存储端的端口RX3+与主机端的端口TX3-端口连接，存储端的端口TX0+与主机端的端口RX0-端口连接，存储端的端口TX1+与主机端的端口RX1-端口连接，存储端的端口TX2+与主机端的端口RX2-端口连接，存储端的端口TX3+与主机端的端口RX3-端口连接，存储端的端口RX0-与主机端的端口TX0+端口连接，存储端的端口RX1-与主机端的端口TX1+端口连接，存储端的端口RX2-与主机端的端口TX2+端口连接，存储端的端口RX3-与主机端的端口TX3+端口连接，存储端的端口TX0-与主机端的端口RX0+端口连接，存储端的端口TX1-与主机端的端口RX1+端口连接，存储端的端口TX2-与主机端的端口RX2+端口连接，存储端的端口TX3-与主机端的端口RX3+端口连接，这样，由于端口支持极性翻转，依然可以保证数据正常传输。
另外需要说明的是，由于每对端口都支持极性反转，因此，所述属性为接收功能的端口和所述属性为发送功能的端口中每一个端口和与其中心对称的端口可以互换，依然可以保证正常的数据传递。当端口和与其中心对称的端口为顺序相同的端口时，所述端口和与其中心对称的端口的极性相反。其中，各种属性的端口的数量均可以根据需求而进行设置，这些同样在本公开的保护范围内。
参见图6，PCIE接口可以包括至少一对属性为接收功能的端口和至少一对属性为发送功能的端口，每对属性为接收功能的端口和每对为发送功能的端口中两个端口的极性相反，参见图6，这里以4对属性为接收功能的端口和4对属性为发送功能的端口为例来进行示意性说明，本领域技术人员可以选用其他对数的属性为接收功能的端口和属性为发送功能的端口。其中，所述属性为接收功能的端口和所述属性为发送功能的端口中每一个端口和与其中心对称的端口互为反向顺序端口，即与端口RX0+中心对称的端口为RX3-端口，RX1+中心对称的端口为RX2-端口，RX2+中心对称的端口为RX1-端口，RX3+中心对称的端口为RX0-端口，与端口TX0+中心对称的端口为TX3-端口，TX1+中心对称的端口为TX2-端口，TX2+中心对称的端口为TX1-端口，TX3+中心对称的端口为TX0-端口。
存储端的PCIE接口正插入主机端的PCIE接口时，存储端的端口RX0+与主机端的端口TX0+端口连接，存储端的端口RX1+与主机端的端口TX1+端口连接，存储端的端口RX2+与主机端的端口TX2+端口连接，存储端的端口RX3+与主机端的端口TX3+端口连接，存储端的端口TX0+与主机端的端口RX0+端口连接，存储端的端口TX1+与主机端的端口RX1+端口连接，存储端的端口TX2+与主机端的端口RX2+端口连接，存储端的端口TX3+与主机端的端口RX3+端口连接，存储端的端口RX0-与主机端的端口TX0-端口连接，存储端的端口RX1-与主机端的端口TX1-端口连接，存储端的端口RX2-与主机端的端口TX2-端口连接，存储端的端口RX3-与主机端的端口TX3-端口连接，存储端的端口TX0-与主机端的端口RX0-端口连接，存储端的端口TX1-与主机端的端口RX1-端口连接，存储端的端口TX2-与主机端的端口RX2-端口连接，存储端的端口TX3-与主机端的端口RX3-端口连接，这样可以保证数据正常传输。
存储端的PCIE接口反插入主机端的PCIE接口时，存储端的端口RX0+与主机端的端口TX3-端口连接，存储端的端口RX1+与主机端的端口TX2-端口连接，存储端的端口RX2+与主机端的端口TX1-端口连接，存储端的端口RX3+与主机端的端口TX0-端口连接，存储端的端口TX0+与主机端的端口RX3-端口连接，存储端的端口TX1+与主机端的端口RX2-端口连接，存储端的端口TX2+与主机端的端口RX1-端口连接，存储端的端口TX3+与主机端的端口RX0-端口连接，存储端的端口RX0-与主机端的端口TX3+端口连接，存储端的端口RX1-与主机端的端口TX2+端口连接，存储端的端口RX2-与主机端的端口TX1+端口连接，存储端的端口RX3-与主机端的端口TX0+端口连接，存储端的端口TX0-与主机端的端口RX3+端口连接，存储端的端口TX1-与主机端的端口RX2+端口连接，存储端的端口TX2-与主机端的端口RX1+端口连接，存储端的端口TX3-与主机端的端口RX0+端口连接，这样，由于都可以支持信号极性翻转功能，如果数据通道之间支持通道翻转功能，则依然可以保证数据正常传输。
另外需要说明的是，由于每对端口都支持极性反转，因此，所述属性为接收功能的端口和所述属性为发送功能的端口中每一个端口和与其中心对称的端口可以互换，依然可以保证正常的数据传递。当端口和与其中心对称的端口互为反向顺序端口时，所述端口和与其中心对称的端口的极性相同或相反。其中，各种属性的端口的数量均可以根据需求而进行设置，这些同样在本公开的保护范围内。
参见图7，PCIE接口可以包括至少一对属性为接收功能的端口和至少一对属性为发送功能的端口，每对属性为接收功能的端口和每对为发送功能的端口中两个端口的极性相反，这里以4对属性为接收功能的端口和4对属性为发送功能的端口为例来进行示意性说明，本领域技术人员可以选用其他对数的属性为接收功能的端口和属性为发送功能的端口。其中，所述属性为接收功能的端口和所述属性为发送功能的端口中的一部分端口和与其中心对称的端口互为反向顺序端口，所述属性为接收功能的端口和所述属性为发送功能的端口中的另一部分端口和与其中心对称的端口为顺序相同的端口。具体地，与端口RX0+中心对称的端口为RX3+端口，RX1+中心对称的端口为RX2+端口，与端口RX0-中心对称的端口为RX3-端口，RX1-中心对称的端口为RX2-端口,与端口TX0+中心对称的端口为TX0-端口，TX1+中心对称的端口为TX1-端口，TX2+中心对称的端口为TX2-端口，TX3+中心对称的端口为TX3-端口。
存储端的PCIE接口正插入主机端的PCIE接口时，存储端的端口RX0+与主机端的端口TX0+端口连接，存储端的端口RX1+与主机端的端口TX1+端口连接，存储端的端口RX2+与主机端的端口TX2+端口连接，存储端的端口RX3+与主机端的端口TX3+端口连接，存储端的端口TX0+与主机端的端口RX0+端口连接，存储端的端口TX1+与主机端的端口RX1+端口连接，存储端的端口TX2+与主机端的端口RX2+端口连接，存储端的端口TX3+与主机端的端口RX3+端口连接，存储端的端口RX0-与主机端的端口TX0-端口连接，存储端的端口RX1-与主机端的端口TX1-端口连接，存储端的端口RX2-与主机端的端口TX2-端口连接，存储端的端口RX3-与主机端的端口TX3-端口连接，存储端的端口TX0-与主机端的端口RX0-端口连接，存储端的端口TX1-与主机端的端口RX1-端口连接，存储端的端口TX2-与主机端的端口RX2-端口连接，存储端的端口TX3-与主机端的端口RX3-端口连接，这样可以保证数据正常传输。
存储端的PCIE接口反插入主机端的PCIE接口时，存储端的端口RX0+与主机端的端口TX3+端口连接，存储端的端口RX1+与主机端的端口TX2+端口连接，存储端的端口RX2+与主机端的端口TX1+端口连接，存储端的端口RX3+与主机端的端口TX0+端口连接，存储端的端口RX0-与主机端的端口TX3-端口连接，存储端的端口RX1-与主机端的端口TX2-端口连接，存储端的端口RX2-与主机端的端口TX1-端口连接，存储端的端口RX3-与主机端的端口TX0-端口连接，由于数据通道之间支持数据翻转，则存储端可以正常接收主机端发送的数据；存储端的端口TX0+与主机端的端口RX0-端口连接，存储端的端口TX1+与主机端的端口RX1-端口连接，存储端的端口TX2+与主机端的端口RX2-端口连接，存储端的端口TX3+与主机端的端口RX3-端口连接，存储端的端口TX0-与主机端的端口RX0+端口连接，存储端的端口TX1-与主机端的端口RX1+端口连接，存储端的端口TX2-与主机端的端口RX2+端口连接，存储端的端口TX3-与主机端的端口RX3+端口连接，由于端口支持极性翻转，则主机端可以正常接收存储端发送的数据。这样，基于极性翻转和通道翻转两个特性，当所述属性为接收功能的端口和所述属性为发送功能的端口中的一部分端口和与其中心对称的端口互为反向顺序端口，另一部分端口和与其中心对称的端口为顺序相同的端口时，依然可以保证数据正常传输。
另外需要说明的是，由于每对端口都支持极性反转，因此，所述属性为接收功能的端口和所述属性为发送功能的端口中每一个端口和与其中心对称的端口可以互换，依然可以保证正常的数据传递。其中，各种属性的端口的数量均可以根据需求而进行设置，这些同样在本公开的保护范围内。
此外，本发明的实施例中的PCIE接口还可以包括：至少一对时钟端口，用于传输时钟信号，其中，所述属性为时钟的端口中每一个端口和与其中心对称的端口属性相同，每对时钟端口中的两个端口的极性相反。具体地，根据PCIE规范，属性为时钟的端口支持极性翻转，参照图8所示，在PCIE接口中，与属性为时钟的端口中心对称的端口也应该设置为属性为时钟的端口。
当正插连接时，存储端的属性为时钟的端口CLK+与主机端的属性为时钟的端口CLK+连接，存储端的属性时钟的端口CLK-与主机端的属性为时钟的端口CLK-连接，时钟信号可以正常传输。
当反向连接时，存储端的属性时钟的端口CLK+与主机端的属性为时钟的端口CLK-连接，存储端的属性时钟的端口CLK-与主机端的属性为时钟的端口CLK+连接，由于属性为时钟信号的端口支持极性翻转，因此时钟信号依然可以正常传输。
可选地，所述至少一对时钟端口可以设置在PCIE接口的中部或者两端。需要说明的是，当所述端口只有一对属性为时钟的端口时，所述属性为时钟的端口中每一个端口的极性和与其中心对称的端口的极性只能相反；当所述至少一对属性为时钟的端口为多对属性为时钟的端口时，所述属性为时钟的端口中每一个端口的极性和与其中心对称的端口的极性相反或相同。
此外，本发明的实施例中的PCIE接口还可以包括：所述接口包括属性为电源的端口和属性为地的端口，其中，属性为电源的端口和属性为地的端口中的每一个端口和与其中心对称的端口属性相同。具体地，参照图9所示，PCIE接口可以包括属性为电源的端口和属性为地的端口，其中，与属性为电源的端口中心对称的端口应该设置为属性为电源的端口，与属性为地的端口中心对称的端口应该设置为属性为地的端口，这样才能保证PCIE接口正常供电。此外，电极接口和/或地端口可以设置在PCIE接口的两端，也可以设置在PCIE接口的中部，还可以与发送接口或接收接口类似地设置，本发明对此不进行特殊限定。
本发明实施例的第二方面还提供一种连接器，包括：如第一方面所述的PCIE接口；与所述接口连接的存储接口，用于与所述存储介质连接；连接所述PCIE接口和所述存储接口的互联转接板。其中，所述连接器可以为连接存储介质和终端设备的装置，即类似与中连接器100的装置。连接器的存储接口与存储介质连接，PCIE接口用于与终端设备连接，具体地，与终端设备的PCIE接口连接，实现数据交互。可选地，所述存储接口为金手指接口。可选地，所述存储介质为固态硬盘。
本发明实施例的第三方面还提供一种终端设备，包括如第一方面所述的接口。终端设备可以为台式电脑、膝上型电脑、平板电脑、智能手机、穿戴式设备中的一种或多种。
本发明实施例第四方面提供另一种PCIE接口。该接口可以包括：多对属性为接收功能的通路、多对属性为发送功能的通路、与所述通路中的每一个通路对应的高速开关、与所述每一个开关对应的端口，一对属性为检测功能的端口，其中，所述每对通路中两个通路的极性相反，当属性为检测功能的端口中的第一端口检测到外接接口的连接指示端口时，所述开关切换至第一状态以使与每一个端口连接的通路的属性和该端口中心对称的端口连接的通路的属性相同且两个通道互为反向顺序通道；当属性为检测功能的端口中的第二端口检测到外接接口的连接指示端口时，所述开关切换至与第一状态相对应的第二状态，与每一个端口连接的通路的属性与所述端口中心对称的端口连接的通路的属性相同且两个通道互为反向顺序通道。
所述PCIE接口可以设置在主机端，也可以设置在存储端。参见图10，这里以PCIE接口设置在主机端来进行示意性说明，此时，存储端PCIE接口为外接接口，所述接口包括多对属性为接收功能的通路、多对属性为发送功能的通路，这里以4对属性为接收功能的通路和4对属性为发送功能的通路来进行示意性说明，接口中还包括与每一个通路对应的高速开关1003、与每一个高速开关对应1003对应的端口1004和一对属性为检测功能的端口，其中所述一对属性为检测功能的端口包括第一检测端口和第二检测端口。
存储端的PCIE接口正插入主机端的PCIE接口时，即当第一检测端口检测到外接接口的连接指示端口时，所述开关中每一个开关切换至第一状态，即开关切换至如图所示的实线状态，此时，通路TX0+导通至T1端口，通路TX0-导通至T2端口，通路RX0-导通至T3端口，通路RX0+导通至T4端口，通路TX1+导通至T5端口，通路TX1-导通至T6端口，通路RX2-导通至T7端口，通路RX2+导通至T8端口，通路RX1+导通至B1端口，通路RX1-导通至B2端口，通路TX2-导通至B3端口，通路TX2+导通至B4端口，通路RX3+导通至B5端口，通路RX3-导通至B6端口，通路TX3-导通至B7端口，通路TX3+导通至B8端口，此时，与端口连接的通路的属性与该端口中心对称的端口连接的通路的属性相同，例如，端口T1连接的通路TX0+的属性为发送功能，与端口T1中心对称的端口B8连接的TX3+的属性同样为发送功能，同时这两个端口连接的通路应该互为反向顺序通路。则在正插时，存储端的端口RX0+与主机端的通路TX0+端口连接，存储端的端口RX1+与主机端的通路TX1+端口连接，存储端的端口RX2+与主机端的通路TX2+端口连接，存储端的端口RX3+与主机端的通路TX3+端口连接，存储端的端口TX0+与主机端的通路RX0+端口连接，存储端的端口TX1+与主机端的通路RX1+端口连接，存储端的端口TX2+与主机端的通路RX2+端口连接，存储端的端口TX3+与主机端的通路RX3+端口连接，存储端的端口RX0-与主机端的通路TX0-端口连接，存储端的端口RX1-与主机端的通路TX1-端口连接，存储端的端口RX2-与主机端的通路TX2-端口连接，存储端的端口RX3-与主机端的通路TX3-端口连接，存储端的端口TX0-与主机端的通路RX0-端口连接，存储端的端口TX1-与主机端的通路RX1-端口连接，存储端的端口TX2-与主机端的通路RX2-端口连接，存储端的端口TX3-与主机端的通路RX3-端口连接，这样可以保证数据正常传输。
存储端的PCIE接口反插入主机端的PCIE接口时，所述开关中每一个开关切换至与第一状态对应的第二状态，即开关切换至如图所示的虚线状态，此时，通路TX0+导通至B8端口，通路TX0-导通至B7端口，通路RX0-导通至B6端口，通路RX0+导通至B5端口，通路TX1+导通至B4端口，通路TX1-导通至B3端口，通路RX2-导通至B2端口，通路RX2+导通至B1端口，通路RX1+导通至T8端口，通路RX1-导通至T7端口，通路TX2-导通至T6端口，通路TX2+导通至T5端口，通路RX3+导通至T4端口，通路RX3-导通至T3端口，通路TX3-导通至T2端口，通路TX3+导通至T1端口，此时，与端口连接的通路的属性与该端口中心对称的端口连接的通路的属性相同，同时这两个端口连接的通路应该互为反向顺序通路。在反插时，主机端的PCIE接口可能不支持通道翻转，因此，在开关切换到第二状态之后，存储端的端口RX0+与主机端的通路TX0+端口连接，存储端的端口RX1+与主机端的通路TX1+端口连接，存储端的端口RX2+与主机端的通路TX2+端口连接，存储端的端口RX3+与主机端的通路TX3+端口连接，存储端的端口TX0+与主机端的通路RX0+端口连接，存储端的端口TX1+与主机端的通路RX1+端口连接，存储端的端口TX2+与主机端的通路RX2+端口连接，存储端的端口TX3+与主机端的通路RX3+端口连接，存储端的端口RX0-与主机端的通路TX0-端口连接，存储端的端口RX1-与主机端的通路TX1-端口连接，存储端的端口RX2-与主机端的通路TX2-端口连接，存储端的端口RX3-与主机端的通路TX3-端口连接，存储端的端口TX0-与主机端的通路RX0-端口连接，存储端的端口TX1-与主机端的通路RX1-端口连接，存储端的端口TX2-与主机端的通路RX2-端口连接，存储端的端口TX3-与主机端的通路RX3-端口连接，这样可以保证数据正常传输。
通过这种高速开关的切换，可以有效地克服在不支持通道翻转的情况下，外接接口反向连接时不能正常数据传递的缺陷。
同理，请参见图11，所述PCIE接口也可以设置在存储端，存储端的PCIE接口正插入主机端的PCIE接口时，即当第一检测端口检测到外接接口的连接指示端口时，所述开关中每一个开关切换至第一状态，即开关切换至如图所示的实线状态，可以实现正常的数据连接。存储端的PCIE接口反插入主机端的PCIE接口时，即当第二检测端口检测到外接接口的连接指示端口时，所述开关中每一个开关切换至第二状态，即开关切换至如图所示的虚线状态，依然可以实现正常的数据连接，具体原理请参见前述部分，此处不再赘述。
此外，在本示例实施例中，参见图12，所述PCIE接口还可以包括至少一对属性为时钟的端口，用于传输时钟信号，其中，所述属性为时钟的端口中每一个端口和与其中心对称的端口属性相同。
进一步地，在本示例实施例中，当所述至少一对属性为时钟的端口为多对属性为时钟的端口时，所述属性为时钟的端口中每一个端口和与其中心对称的端口的极性相反或相同。
进一步地，在本示例实施例中，所述属性为时钟的端口设置在接口的中部。
此外，在本示例实施例中，请参见图13，所述接口可以包括属性为电源的端口和属性为地的端口，其中，属性为电源的端口和属性为地的端口中的每一个端口和与其中心对称的端口属性相同。
进一步地，在本示例实施例中，所述端口属性为电源的端口和/或端口属性为地的端口设置在接口的两端。
由于本示例实施例中的接口的各端口例如发送端口、接收端口、时钟端口、电源接口、地端口的设置与上述第一方面的示例实施例中的PCIE接口类似，在此将不再赘述。
本发明实施例的第五方面还提供一种连接器，包括：如权利要求14-19任一项所述的PCIE接口；存储接口，用于与所述存储介质连接；连接PCIE接口的通路和存储接口的互联转接板。其中，所述连接器可以为连接存储介质和终端设备的装置，即类似与中连接器100的装置。连接器的存储接口与存储介质连接，PCIE接口用于与终端设备连接，互联转接板将存储接口和PCIE接口的通路电性连接，实现存储介质与终端设备之间的数据交互。可选地，所述存储接口为金手指接口。可选地，所述存储介质为固态硬盘。
本发明实施例的第六方面还提供一种终端设备，包括如第四所述的接口。终端设备可以为台式电脑、膝上型电脑、平板电脑、智能手机、穿戴式设备中的一种或多种。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (10)

1.一种PCIE接口，包括：多对属性为接收功能的通路、多对属性为发送功能的通路、与所述通路中的每一个通路对应的高速开关、与所述每一个开关对应的端口，一对属性为检测功能的端口，其中，所述每对通路中两个通路的极性相反，
当属性为检测功能的端口中的第一端口检测到外接接口的连接指示端口时，所述开关切换至第一状态以使与所述每一个开关对应的端口连接的通路的属性和该端口中心对称的端口连接的通路的属性相同且两个通道互为反向顺序通道；
当属性为检测功能的端口中的第二端口检测到外接接口的连接指示端口时，所述开关切换至与第一状态相对应的第二状态以使与所述每一个开关对应的端口连接的通路的属性和该端口中心对称的端口连接的通路的属性相同且两个通道互为反向顺序通道。
2.根据权利要求1所述的PCIE接口，其特征在于，还包括至少一对属性为时钟的端口，用于传输时钟信号，其中，所述属性为时钟的端口中每一个端口和与其中心对称的端口属性相同。
3.根据权利要求2所述的PCIE接口，其特征在于，当所述至少一对属性为时钟的端口为多对属性为时钟的端口时，所述属性为时钟的端口中每一个端口和与其中心对称的端口的极性相反或相同。
4.根据权利要求3所述的PCIE接口，其特征在于，所述属性为时钟的端口设置在接口的中部。
5.根据权利要求1-4任一项所述的PCIE接口，其特征在于，所述接口包括属性为电源的端口和属性为地的端口，其中，属性为电源的端口和属性为地的端口中的每一个端口和与其中心对称的端口属性相同。
6.根据权利要求5所述的PCIE接口，其特征在于，
所述端口属性为电源的端口和/或端口属性为地的端口设置在接口的两端。
7.一种连接器，包括：
如权利要求1-6任一项所述的PCIE接口；
存储接口，用于与存储介质连接；
连接PCIE接口的通路和存储接口的互联转接板。
8.根据权利要求7所述的连接器，其特征在于，
所述存储接口为金手指接口。
9.根据权利要求7或8所述的连接器，其特征在于，
所述存储介质为固态硬盘。
10.一种终端设备，包括权利要求1-6任一项所述的PCIE接口。
CN201780027022.9A 2017-09-30 2017-09-30 Pcie接口、连接器及终端设备 Expired - Fee Related CN109565124B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/104817 WO2019061416A1 (zh) 2017-09-30 2017-09-30 Pcie接口、连接器及终端设备

Publications (2)

Publication Number Publication Date
CN109565124A CN109565124A (zh) 2019-04-02
CN109565124B true CN109565124B (zh) 2020-11-24

Family

ID=65863561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780027022.9A Expired - Fee Related CN109565124B (zh) 2017-09-30 2017-09-30 Pcie接口、连接器及终端设备

Country Status (2)

Country Link
CN (1) CN109565124B (zh)
WO (1) WO2019061416A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111064243A (zh) * 2019-12-12 2020-04-24 优奈柯恩(北京)科技有限公司 移动电源及为外设设备供电的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203883254U (zh) * 2014-03-28 2014-10-15 嘉基电子科技(苏州)有限公司 电连接器
TW201445275A (zh) * 2009-12-04 2014-12-01 Via Tech Inc 橋接電路
CN104331133A (zh) * 2014-11-07 2015-02-04 浪潮(北京)电子信息产业有限公司 一种硬盘背板和硬盘存储系统
CN106713803A (zh) * 2015-11-13 2017-05-24 晨星半导体股份有限公司 通过标准缆线传送影音信息的影音通讯装置以及控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203084723U (zh) * 2012-12-04 2013-07-24 深圳市祈飞科技有限公司 一种pcie接口
GB2527481C (en) * 2013-11-28 2021-04-07 Displaylink Uk Ltd Electrical connectors
US10169286B2 (en) * 2014-10-21 2019-01-01 Icron Technologies Corporation Devices and methods for providing reduced bandwidth DisplayPort communication
US9710406B2 (en) * 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
TWM526770U (zh) * 2016-05-11 2016-08-01 Portwell Inc 具板對板結構的ＵＳＢ ３.１ Ｔｙｐｅ－Ｃ ＰＣＩｅ介面卡
CN206003090U (zh) * 2016-07-29 2017-03-08 浪潮集团有限公司 一种用于显示器实现USB Type‑c接口功能的电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201445275A (zh) * 2009-12-04 2014-12-01 Via Tech Inc 橋接電路
CN203883254U (zh) * 2014-03-28 2014-10-15 嘉基电子科技(苏州)有限公司 电连接器
CN104331133A (zh) * 2014-11-07 2015-02-04 浪潮(北京)电子信息产业有限公司 一种硬盘背板和硬盘存储系统
CN106713803A (zh) * 2015-11-13 2017-05-24 晨星半导体股份有限公司 通过标准缆线传送影音信息的影音通讯装置以及控制方法

Also Published As

Publication number Publication date
WO2019061416A1 (zh) 2019-04-04
CN109565124A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
US10719476B2 (en) Apparatus and methods for providing a reconfigurable bidirectional front-end interface
US9160451B2 (en) Active optical cable connector plug and active optical cable using same
CN101335736B (zh) 高速外设互联接口
CN104583791A (zh) 用于测试装置的接口电路
CN109426638B (zh) Usb连接装置和包括其的终端设备
CN111800697A (zh) 充电盒、耳机系统、充电控制方法和存储介质
US20150269110A1 (en) Cable with multiple functions
CN109565124B (zh) Pcie接口、连接器及终端设备
CN109478174B (zh) 用于可逆接口的开关
US11288219B2 (en) USB switching circuit and electronic apparatus having the same
CN110688340A (zh) Usb集成电路
CN212624036U (zh) 一种type-c接口电路
CN212659794U (zh) 一种Type-C接口转Type-C接口的转接器
TWI396348B (zh) 連接器、連接偵測方法與使用其之轉接器
US20230273888A1 (en) USB-C Orientation Detection
WO2022198484A1 (zh) 一种数据传输装置及数据传输方法
CN216650090U (zh) 电路板及电子装置
CN218647020U (zh) 一种测试电路、电子设备和测试系统
CN211826943U (zh) 一种通讯控制电路及装置
CN220105684U (zh) Usb数据传输电路及终端设备
CN208805804U (zh) 一种含有usb信号连接电路的手持阅读器
CN111651393A (zh) 一种type-c接口电路
CN117980891A (zh) Usb-c取向检测
CN109032983A (zh) 一种含有usb信号连接电路的手持阅读器
CN117614437A (zh) 一种用于接口连接器的逻辑电路、接口连接器和扩展坞

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201124