CN107579048A - 一种改善多芯片堆叠装片的结构及其工艺方法 - Google Patents

一种改善多芯片堆叠装片的结构及其工艺方法 Download PDF

Info

Publication number
CN107579048A
CN107579048A CN201710891153.3A CN201710891153A CN107579048A CN 107579048 A CN107579048 A CN 107579048A CN 201710891153 A CN201710891153 A CN 201710891153A CN 107579048 A CN107579048 A CN 107579048A
Authority
CN
China
Prior art keywords
chip
base material
lower layer
work
framework base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710891153.3A
Other languages
English (en)
Inventor
缪江黔
刘敏
朱仲明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201710891153.3A priority Critical patent/CN107579048A/zh
Publication of CN107579048A publication Critical patent/CN107579048A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本发明一种改善多芯片堆叠装片的结构及其工艺方法，所述结构包括框架基材（1），所述框架基材（1）正面设置有下层芯片（2）和“工”字型支架（6），所述“工”字型支架（6）正面设置有上层芯片（3），所述框架基材（1）、下层芯片（2）及上层芯片（3）之间均通过焊线（7）相连接，所述下层芯片（2）、上层芯片（3）、“工”字型支架（6）和焊线（7）外围包封有塑封料（8）。本发明一种改善多芯片堆叠装片的结构及其工艺方法，它在同样大小的封装内尽可能的增加空间利用率，可以更方便的布局，避免上层芯片部分区域悬空设置，避免下层芯片部分打线区域被上层芯片遮盖的问题。

Description

一种改善多芯片堆叠装片的结构及其工艺方法
技术领域
本发明涉及一种改善多芯片堆叠装片的结构及其工艺方法，属于半导体封装技术领域。
背景技术
目前半导体产品的发展趋势就是小型化，密集化，在尽可能小的区域内安装尽可能多的芯片，减少空间占用，提高空间利用率，且客户需求的封装一般都有尺寸要求，因此产品的封装尺寸是受限制的，同样的的封装尺寸，多芯片堆叠装片有效的减小了封装尺寸，满足现在的发展趋势，现有对多芯片装片存在一些问题，目前有以下几种：
1、多芯片装片时，装片区域不够大无法满足条件，此时需重新设计芯片或框架，且不一定能满足所需要求，如图1、图2所示，此时因装片区域不足迫使芯片堆叠布置，上层芯片部分区域悬空（圆圈位置），部分打线区域悬空，影响打线制程，使得上层芯片悬空打线区域没有足够的强度造成芯片应力断裂的问题；
2、芯片堆叠装片时，由于受尺寸的限制以及下层芯片与上层芯片尺寸接近的等因素影响，下层芯片的部分打线区域容易被上层芯片的装片所遮盖。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种改善多芯片堆叠装片的结构及其工艺方法，在有限的空间内，它可以有效的增强多芯片装片的能力，增加将空间利用率，避免悬空打线区域因没有足够的强度造成芯片断裂的问题，同时也避免因空间不足造成下层芯片的部分打线区域容易被上层芯片的装片遮盖的问题。
本发明解决上述问题所采用的技术方案为：一种改善多芯片堆叠装片的结构，它包括框架基材，所述框架基材正面通过装片胶设置有下层芯片，所述框架基材正面通过贴膜设置有“工”字型支架，所述“工”字型支架正面通过装片胶设置有上层芯片，所述框架基材、下层芯片及上层芯片之间均通过焊线相连接，所述下层芯片、上层芯片、“工”字型支架和焊线外围包封有塑封料。
所述“工”字型支架为上大下小的“工”字型支架。
所述下层芯片的部分区域及部分焊线容置于“工”字型支架下面的空间。
所述下层芯片有多个。
一种改善多芯片堆叠装片的结构的工艺方法，所述方法包括以下步骤：
步骤一、取一框架基材；
步骤二、在框架基材上贴装下层芯片；
步骤三、下层芯片与框架基材之间进行打线作业；
步骤四、在框架基材上贴装“工”字型支架；
步骤五、在“工”字型支架上贴装上层芯片；
步骤六、上层芯片与框架基材之间进行打线作业；
步骤七、包封。
步骤二中使用刷胶或蘸胶工艺装片。
步骤二中下层芯片有多个。
一种改善多芯片堆叠装片的结构的另一工艺方法，
步骤一、取一框架基材；
步骤二、在框架基材上贴装多个下层芯片；
步骤三、在框架基材上贴装“工”字型支架；
步骤四、在“工”字型支架上贴装上层芯片；
步骤五、框架基材、下层芯片及上层芯片之间均通过焊线相连接；
步骤六、包封。
与现有技术相比，本发明的优点在于：
本发明一种改善多芯片堆叠装片的结构及其工艺方法，提高了框架基材的利用率，可以更方便布局，一方面避免上层芯片悬空打线区域因没有足够的强度支撑造成芯片应力断裂的问题，同时也避免因空间不足造成下层芯片的部分打线区域容易被上层芯片的装片遮盖的问题。
附图说明
图1为传统多芯片装片结构的示意图。
图2为传统多芯片装片结构的另一示意图。
图3为本发明一种改善多芯片堆叠装片的结构实施例1的示意图。
图4~图10为本发明一种改善多芯片堆叠装片的结构实施例1工艺方法的流程示意图。
图11为本发明一种改善多芯片堆叠装片的结构实施例2的示意图。
图12~图17为本发明一种改善多芯片堆叠装片的结构实施例2工艺方法的流程示意图。
图18~图24为本发明一种改善多芯片堆叠装片的结构实施例2另一工艺方法的流程示意图。
其中：
框架基材1
下层芯片2
上层芯片3
装片胶4
贴膜5
“工”字型支架6
焊线7
塑封料8。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例1：
如图3所示，本实施例中的一种改善多芯片堆叠装片的结构，它包括框架基材1，所述框架基材1正面通过装片胶4设置有下层芯片2，所述框架基材1正面通过贴膜5设置有“工”字型支架6，所述“工”字型支架6正面通过装片胶4设置有上层芯片3，所述框架基材1、下层芯片2及上层芯片3之间均通过焊线7相连接，所述下层芯片2、上层芯片3、“工”字型支架6和焊线7外围包封有塑封料8；
所述“工”字型支架6为上大下小的“工”字型支架，根据实际芯片的规格、封装厚度、打线能力来定制顶面与底面的面积与高度；
所述下层芯片2的部分区域及部分焊线7容置于“工”字型支架6下面的空间；
所述下层芯片2有多个；
贴膜5为“工”字型支架6底部使用，为保证安装稳定，需选用合适的film膜；
其工艺方法包括如下步骤：
步骤一、参见图4，取一框架基材；
步骤二、参见图5，在框架基材上贴装下层芯片；
按不同要求可使用刷胶或蘸胶工艺装片；
步骤三、参见图6，下层芯片与框架基材之间进行打线作业；
步骤四、参见图7，在框架基材上贴装“工”字型支架；
为保证“工”字型支架的平整度，采用film膜贴装的方式较平整且稳定，但是不限定采用其他方式是实现“工”字型支架的贴装，Film膜的选用需根据材质及工艺选用合适的膜；
步骤五、参见图8，在“工”字型支架上贴装上层芯片；
步骤六、参见图9，上层芯片与框架基材之间进行打线作业；
步骤七、参见图10，包封。
实施例2：
参见图11，实施例2与实施例1的区别在于：所述下层芯片2有多个。
其工艺方法包括如下步骤：
步骤一、参见图12，取一框架基材；
步骤二、参见图13，在框架基材上贴装多个下层芯片；
步骤三、参见图14，在框架基材上贴装“工”字型支架；
步骤四、参见图15，在“工”字型支架上贴装上层芯片；
步骤五、参见图16，框架基材、下层芯片及上层芯片之间均通过焊线相连接；
步骤六、参见图17，包封。
或其工艺方法包括如下步骤：
步骤一、参见图18，取一框架基材；
步骤二、参见图19，在框架基材上贴装多个下层芯片；
步骤三、参见图20，下层芯片与框架基材之间打线作业；
步骤四、参见图21，在框架基材上贴装“工”字型支架；
步骤五、参见图22，在“工”字型支架上贴装上层芯片；
步骤六、参见图23，上层芯片与框架基材之间进行打线作业；
步骤七、参见图24，包封。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。

Claims (8)

1.一种改善多芯片堆叠装片的结构，其特征在于：它包括框架基材（1），所述框架基材（1）正面通过装片胶（4）设置有下层芯片（2），所述框架基材（1）正面通过贴膜（5）设置有“工”字型支架（6），所述“工”字型支架（6）正面通过装片胶（4）设置有上层芯片（3），所述框架基材（1）、下层芯片（2）及上层芯片（3）之间均通过焊线（7）相连接，所述下层芯片（2）、上层芯片（3）、“工”字型支架（6）和焊线（7）外围包封有塑封料（8）。
2.根据权利要求1所述的一种改善多芯片堆叠装片的结构，其特征在于：所述下层芯片（2）有多个。
3.根据权利要求1所述的一种改善多芯片堆叠装片的结构，其特征在于：所述“工”字型支架（6）为上大下小的“工”字型支架。
4.根据权利要求1所述的一种改善多芯片堆叠装片的结构，其特征在于：所述下层芯片（2）的部分区域及部分焊线（7）容置于“工”字型支架（6）下面的空间。
5.一种改善多芯片堆叠装片的结构的工艺方法，其特征在于所述方法包括以下步骤：
步骤一、取一框架基材；
步骤二、在框架基材上贴装下层芯片；
步骤三、下层芯片与框架基材之间进行打线作业；
步骤四、在框架基材上贴装“工”字型支架；
步骤五、在“工”字型支架上贴装上层芯片；
步骤六、上层芯片与框架基材之间进行打线作业；
步骤七、包封。
6.根据权利要求5所述的一种改善多芯片堆叠装片的结构的工艺方法，其特征在于：步骤二中使用刷胶或蘸胶工艺装片。
7.根据权利要求5所述的一种改善多芯片堆叠装片的结构的工艺方法，其特征在于：步骤二中下层芯片有多个。
8.一种改善多芯片堆叠装片的结构的工艺方法，其特征在于：
步骤一、取一框架基材；
步骤二、在框架基材上贴装多个下层芯片；
步骤三、在框架基材上贴装“工”字型支架；
步骤四、在“工”字型支架上贴装上层芯片；
步骤五、框架基材、上层芯片及下层芯片之间均通过焊线相连接；
步骤六、包封。
CN201710891153.3A 2017-09-27 2017-09-27 一种改善多芯片堆叠装片的结构及其工艺方法 Pending CN107579048A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710891153.3A CN107579048A (zh) 2017-09-27 2017-09-27 一种改善多芯片堆叠装片的结构及其工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710891153.3A CN107579048A (zh) 2017-09-27 2017-09-27 一种改善多芯片堆叠装片的结构及其工艺方法

Publications (1)

Publication Number Publication Date
CN107579048A true CN107579048A (zh) 2018-01-12

Family

ID=61040218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710891153.3A Pending CN107579048A (zh) 2017-09-27 2017-09-27 一种改善多芯片堆叠装片的结构及其工艺方法

Country Status (1)

Country Link
CN (1) CN107579048A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313859A (zh) * 2023-05-26 2023-06-23 青岛泰睿思微电子有限公司 悬臂产品的焊线方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030262A1 (en) * 1999-02-08 2002-03-14 Salman Akram Multiple die stack apparatus employing T-shaped interposer elements
JP2002373968A (ja) * 2001-06-15 2002-12-26 Sony Corp 電子回路装置およびその製造方法
US20030020151A1 (en) * 2001-06-04 2003-01-30 Siliconware Precision Industries Co., Ltd Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
US20040000723A1 (en) * 2002-06-27 2004-01-01 Yoshimi Egawa Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding
US20040183180A1 (en) * 2003-03-21 2004-09-23 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
CN207398115U (zh) * 2017-09-27 2018-05-22 江苏长电科技股份有限公司 一种改善多芯片堆叠装片的结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030262A1 (en) * 1999-02-08 2002-03-14 Salman Akram Multiple die stack apparatus employing T-shaped interposer elements
US20030020151A1 (en) * 2001-06-04 2003-01-30 Siliconware Precision Industries Co., Ltd Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
JP2002373968A (ja) * 2001-06-15 2002-12-26 Sony Corp 電子回路装置およびその製造方法
US20040000723A1 (en) * 2002-06-27 2004-01-01 Yoshimi Egawa Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding
US20040183180A1 (en) * 2003-03-21 2004-09-23 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
CN207398115U (zh) * 2017-09-27 2018-05-22 江苏长电科技股份有限公司 一种改善多芯片堆叠装片的结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313859A (zh) * 2023-05-26 2023-06-23 青岛泰睿思微电子有限公司 悬臂产品的焊线方法
CN116313859B (zh) * 2023-05-26 2023-09-15 青岛泰睿思微电子有限公司 悬臂产品的焊线方法

Similar Documents

Publication Publication Date Title
US7015587B1 (en) Stacked die package for semiconductor devices
US7589408B2 (en) Stackable semiconductor package
US7911067B2 (en) Semiconductor package system with die support pad
US20150061099A1 (en) Dense-pitch small-pad copper wire bonded double ic chip stack packaging piece and preparation method therefor
CN102522383B (zh) 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法
CN104157619B (zh) 一种新型PoP堆叠封装结构及其制造方法
US20070252284A1 (en) Stackable semiconductor package
CN106409806A (zh) 一种ic引线支架
CN107579048A (zh) 一种改善多芯片堆叠装片的结构及其工艺方法
CN205723498U (zh) 多芯片的系统级晶圆级封装结构
CN207398115U (zh) 一种改善多芯片堆叠装片的结构
CN101958257B (zh) 双面图形芯片直接置放先镀后刻模组封装方法
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
CN104091791A (zh) 一种引线框架的宝塔式ic芯片堆叠封装件及其生产方法
CN105161465A (zh) 晶圆级芯片封装方法
CN102074517B (zh) 球栅阵列封装构造
US7195956B2 (en) Method for balancing molding flow during the assembly of semiconductor packages with defective carrying units
CN103579206A (zh) 堆叠封装器件及其制造方法
US20110260306A1 (en) Lead frame package structure for side-by-side disposed chips
US7863759B2 (en) Package structure and method for chip with two arrays of bonding pads on BGA substrate for preventing gold bonding wires from collapse
CN100543982C (zh) 具有非对称式导线架的多芯片堆叠封装结构
CN107845600A (zh) 一种键合式晶圆级封装结构及其工艺流程
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN204361080U (zh) 电路系统及其芯片封装
CN218069851U (zh) 一种嵌入式多制层封装芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination