CN107547084A - 频率控制电路、频率控制方法以及锁相回路电路 - Google Patents

频率控制电路、频率控制方法以及锁相回路电路 Download PDF

Info

Publication number
CN107547084A
CN107547084A CN201710133607.0A CN201710133607A CN107547084A CN 107547084 A CN107547084 A CN 107547084A CN 201710133607 A CN201710133607 A CN 201710133607A CN 107547084 A CN107547084 A CN 107547084A
Authority
CN
China
Prior art keywords
frequency
signal
control
output signal
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710133607.0A
Other languages
English (en)
Other versions
CN107547084B (zh
Inventor
陈俊亮
洪仕哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN107547084A publication Critical patent/CN107547084A/zh
Application granted granted Critical
Publication of CN107547084B publication Critical patent/CN107547084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0063Elements of loops
    • H04L2027/0067Phase error detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

频率控制电路、频率控制方法以及锁相回路电路。本申请揭示一种运用于锁相回路电路中的频率控制电路,且此频率控制电路包含第一频率控制区块、第二频率控制区块、泵控制单元以及充电泵单元。第一频率控制区块用以依据锁相回路电路的一输出信号的频率而产生第一控制信号,且第一控制信号用以控制位于预定频率区域中的输出信号的频率。第二频率控制区块用以依据输入信号的频率与输出信号的频率而产生第二控制信号,且第二控制信号用以控制位于目标频率的输出信号的频率。

Description

频率控制电路、频率控制方法以及锁相回路电路
技术领域
本申请涉及频率控制电路、频率控制方法以及锁相回路电路,特别涉及不需要运用额外的时钟信号以控制输出信号的频率的频率控制电路、频率控制方法以及锁相回路电路。
背景技术
锁相回路(Phase Locked Loop,PLL)电路为一种运用负反馈以产生输出信号的控制系统,且输出信号相位锁定于输入信号。锁相回路电路广泛地使用于各种应用中,例如合成稳定频率或回复通信信道中的信号。
锁相回路广泛地使用于通信系统中以回复时钟与数据。一般而言,锁相回路电路需要具有额外的时钟信号,且时钟信号用于频率追踪回路。额外的时钟信号可以由接收发射器所发射的时钟信号而产生,或由芯片上高精度参考时钟产生器直接产生。然而,由发射器所产生的参考时钟需要另一条信道以进行收发,而由芯片上高精确度参考时钟产生器所产生的参考时钟通常需要消耗更多功率。直接地由随机数据串流中提取频率信号为另一种于锁相回路中提供频率锁定的方法。然而,由于信道衰减,随机数据输入信号中普遍地存在符间干扰(Inter-Symbol Interference,ISI)抖动。因此,如何避免锁相回路电路的运作受到输入信号的抖动所影响亦是一个重要的议题。
发明内容
本申请揭示的一方面关于一种运用于锁相回路电路中的频率控制电路,且此频率控制电路包含第一频率控制区块、第二频率控制区块、泵控制单元以及充电泵单元。第一频率控制区块用以依据锁相回路电路的输出信号的频率而产生第一控制信号,且第一控制信号用以控制位于预定频率区域中的输出信号的频率。第二频率控制区块用以依据输入信号的频率与输出信号的频率而产生第二控制信号,且第二控制信号用以控制位于目标频率的输出信号的频率。泵控制单元电性耦接第一频率控制区块与第二频率控制区块,且泵控制单元用以依据第一控制信号与第二控制信号而产生上拉信号或下拉信号。充电泵单元电性耦接泵控制单元,且充电泵单元用以产生控制电流以依据上拉信号而上拉输出信号的频率或依据下拉信号而下拉输出信号的频率。
本申请揭示的另一方面是关于一种运用于锁相回路电路中的频率控制方法,且此频率控制方法包含以下步骤:依据锁相回路电路的输出信号的频率而产生第一控制信号,且第一控制信号用以控制位于预定频率区域中的输出信号的频率;依据输入信号的频率与输出信号的频率而产生第二控制信号,且第二控制信号用以控制位于目标频率的输出信号的频率;依据第一控制信号与第二控制信号而产生上拉信号或下拉信号;以及产生控制电流以依据上拉信号而上拉输出信号的频率或依据下拉信号而下拉输出信号的频率。
本申请所揭示的又一方面是关于一种锁相回路电路,且此锁相回路电路包含电压控制振荡器、相位控制电路、频率控制电路。电压控制振荡器用以产生输出信号。相位控制电路电性耦接电压控制振荡器,且相位控制电路用以依据输入信号的相位与输出信号的相位而产生第一控制电流。频率控制电路电性耦接该电压控制振荡器,且频率控制电路用以依据输入信号的频率与输出信号的频率而产生第二控制电流。频率控制电路包含第一频率控制区块、第二频率控制区块、泵控制单元以及充电泵单元。第一频率控制区块用以依据输出信号的频率而产生第一控制信号,且第一控制信号用以控制位于预定频率区域中的输出信号的频率。第二频率控制区块用以依据输入信号的频率与输出信号的频率而产生第二控制信号,且第二控制信号用以控制位于目标频率的输出信号的频率。泵控制单元电性耦接第一频率控制区块与第二频率控制区块,且泵控制单元用以依据第一控制信号与第二控制信号而产生上拉信号或下拉信号。充电泵单元电性耦接泵控制单元,且充电泵单元用以产生控制电流以依据上拉信号而上拉输出信号的频率或依据下拉信号而下拉输出信号的频率。
综上所述,本申请的技术方案与现有技术相比具有明显的优点和有益效果。藉由应用本申请所揭示的技术方案,即可以不需要运用额外的高精度时钟信号,从而可以减少锁相电路的成本。另外,在一些实施例中,控制频率检测单元可以有效地避免锁相回路电路的运作受输入信号的抖动所影响,或在一些实施例中,可以关断频率检测单元以降低功率消耗。
附图说明
图1为依据本申请揭示的实施例所绘制的锁相回路电路的示意图;
图2A为依据本申请揭示的实施例所绘制的频率检测单元的检测原理的示意图;
图2B为依据本申请揭示的实施例所绘制的频率检测单元的检测原理的示意图;
图2C为依据本申请揭示的实施例所绘制的频率检测单元的检测原理的示意图;
图2D为依据本申请揭示的实施例所绘制的频率检测单元的检测原理的示意图;
图2E为依据本申请揭示的实施例所绘制的第二频率控制区块的转换函数的示意图;
图3为依据本申请揭示的实施例所绘制的频率控制的示意图;以及
图4为依据本申请揭示的实施例所绘制的频率控制方法的流程图。
【符号说明】
100 锁相回路电路
110 电压控制振荡器
120 相位控制电路
130 频率控制电路
131 第一频率控制区块
132 第二频率控制区块
S410、S420、S430、S440 步骤
CP1、CP2 充电泵单元
CPC 泵控制单元
CK 时钟产生单元
DU 分频单元
Fc1 第一控制信号
Fc2 第二控制信号
FD 频率检测单元
FDUP、PDUP 上拉信号
FDDN、PDDN 下拉信号
Fin 目标频率
Fosc 时钟信号的频率
Fout 输出信号的频率
Ic1 第一控制电流
Ic2 第二控制电流
LPF 低通滤波器
N 因数
OFF 关断控制单元
OSC 时钟信号
PD 相位检测单元
RU 旋转单元
Vd 检测信号
Vdiv 分频信号
Vin 输入信号
Vout 输出信号
具体实施方式
下文是举实施例配合附图作详细说明,以更好地理解本申请的方面,但所提供的实施例并非用以限制本揭示所涵盖的范围,而结构操作的描述非用以限制其执行的顺序,任何由元件重新组合的结构,所产生具有均等功效的装置,皆为本揭示所涵盖的范围。此外,根据业界的标准及惯常做法,附图仅以辅助说明为目的,并未依照原尺寸作图,实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。
在全篇说明书与权利要求书所使用的用词(terms),除有特别注明外,通常具有每个用词使用在此领域中、在此揭示的内容中与特殊内容中的平常意义。某些用以描述本申请揭示的用词将于下或在此说明书的别处讨论,以提供本领域技术人员在有关本申请揭示的描述上额外的引导。
此外,在本申请中所使用的用词“包含”、“包括”、“具有”、“含有”等等,均为开放性的用语,即意指“包含但不限于”。
在本申请中,当一元件被称为“连接”或“耦接”时,可指“电性连接”或“电性耦接”。“连接”或“耦接”也可用以表示二或多个元件间相互搭配操作或互动。此外,虽然本申请中使用“第一”、“第二”、…等用语描述不同元件,该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明,否则该用语并非特别指称或暗示次序或顺位,亦非用以限定本申请。
请先参阅图1,图1为依据本申请揭示的一实施例所绘制的锁相回路电路100的示意图。锁相回路电路100可以运用于通信系统中,且锁相回路电路100也可以运用于其他需要相位锁定与频率锁定的应用中,但本申请并不局限于此。锁相回路电路100包含电压控制振荡器110、相位控制电路120以及频率控制电路130。
如图1所示,电压控制振荡器110用以产生输出信号Vout。相位控制电路120电性耦接电压控制振荡器130,且相位控制电路120用以依据输入信号Vin的相位与输出信号Vout的相位而产生第一控制电流Ic1。频率控制电路130电性耦接电压控制振荡器110,且频率控制电路130用以依据输入信号Vin的频率与输出信号Vout的频率而产生第二控制电流Ic2。换句话说,在此实施例中,可以将相位控制电路120视为相位追踪回路,并可以运用第一控制电流Ic1以让输出信号Vout的相位与输入信号Vin的相位保持一致。另一方面,可以将频率控制电路130视为频率追踪回路,并可以运用第二控制电流Ic2以让输出信号Vout的频率与输入信号Vin的频率保持一致。
更进一步说明,相位控制电路120包含相位检测单元PD与充电泵单元CP1。相位检测单元PD比较输出信号Vout的相位与输入信号Vin的相位,随后,相位检测单元PD依据比较结果而产生上拉信号PDUP或下拉信号PDDN。举例而言,若输出信号Vout的相位领先输入信号Vin的相位,则相位检测单元PD产生下拉信号PDDN至充电泵单元CP1以减少第一控制电流Ic1。若输出信号Vout的相位落后输入信号Vin的相位,则相位检测单元PD产生上拉信号PDUP至充电泵单元CP1以增加第一控制电流Ic1。
频率控制电路130包含第一频率控制区块131、第二频率控制区块132、泵控制单元CPC以及充电泵单元CP2。第一频率控制区块131用以依据输出信号Vout的频率而产生第一控制信号Fc1,且第一控制信号Fc1用以控制位于预定频率区域中的输出信号Vout的频率。第二频率控制区块132用以依据输入信号Vin的频率与输出信号Vout的频率而产生第二控制信号Fc2,且第二控制信号Fc2用以控制位于目标频率的输出信号Vout的频率。泵控制单元CPC电性耦接第一频率控制区块131与第二频率控制区块132,且泵控制单元CPC用以依据第一控制信号Fc1与第二控制信号Fc2而产生上拉信号FDUP或下拉信号FDDN。充电泵单元CP2电性耦接泵控制单元CPC,且充电泵单元CP2用以产生第二控制电流Ic2以依据上拉信号FDUP而上拉输出信号的频率Vout或依据下拉信号FDDN而下拉输出信号Vout的频率。
更进一步说明,在此实施例中,可以将第一频率控制区块131视为粗调控制器,并运用粗调控制器以控制位于预定频率区域中的输出信号Vout的频率。随后,可以将第二频率控制区块132视为微调控制器,并运用微调控制器以控制位于目标频率的输出信号Vout的频率。因此,第一频率控制区块131与第二频率控制区块132可以让输出信号Vout的频率与输入信号Vin的频率精确地保持一致。如图1所示,泵控制单元CPC产生上拉信号FDUP与下拉信号FDDN至充电泵单元CP2以为低通滤波器LPF进行充电/放电。另外,充电泵单元CP1与充电泵单元CP2电性耦接低通滤波器LPF,且低通滤波器LPF电性耦接电压控制振荡器110。举例而言,若预定频率为1GHz并假设频率偏差值为5%,则预定频率区域为0.95GHz~1.05GHz。因此,若输出信号Vout的频率并非位于0.95GHz~1.05GHz(如,1.2GHz),则产生第一控制信号Fc1至泵控制单元CPC,并产生下拉信号FDDN至充电泵单元CP2以减少第二控制电流Ic2,从而下拉输出信号Vout的频率。在此方案中,若输出信号Vout的频率低于0.95GHz(如,0.8GHZ),则产生第一控制信号Fc1至泵控制单元CPC,并产生上拉信号FDUP至充电泵单元CP2以增加第二控制电流Ic2,从而上拉输出信号Vout的频率。应了解到,上述数值仅用以例示性地说明本申请的实现方式之一且可以任意地为其他的数值所替换,并非用以限制本申请。
在一些实施例中,第一频率控制区块131包含时钟产生单元CK、分频单元DU以及旋转单元RU。时钟产生单元CK用以产生时钟信号OSC,且时钟信号OSC的频率表示为Fosc。举例而言,若时钟信号的频率Fosc为10MHz且因数N为100,则预定频率为1GHz,且预定频率等于时钟信号的频率Fosc乘以因数N。分频单元DU用以为依据因数N而为输出信号Vout的频率进行分频以产生分频信号Vdiv。旋转单元RU电性耦接分频单元DU与时钟产生单元CK。当分频信号Vdiv的频率与时钟信号OSC的频率之间的差值大于相应于预定频率区域的预定值时,旋转单元RU用以产生第一控制信号Fc1。
在此实施例中,时钟产生单元CK可以为除了高精度以外任意类型的时钟产生器(如,低功率RC振荡器)。举例而言,若低功率RC振荡器的精度为±3%,则当预定频率区域为较预定频率多3%的值与较预定频率少3%的值之间的区域时,即可以确保目标频率位于预定频率区域中。然而,对于通信应用而言,输出信号Vout的频率(~GHz)可能远高于时钟信号OSC的频率。因此,分频单元DU依据因数N而为输出信号Vout的频率进行分频以取得分频信号Vdiv,且分频信号Vdiv的频率相当地接近时钟信号OSC的频率。举例而言,若时钟信号OSC的频率为10MHz,输出信号Vout的频率为1.2GHz且因数N为100,则可以取得具有12MHz的频率的分频信号Vdiv。因此,旋转单元RU可以取得分频信号Vdiv的频率与时钟信号OSC的频率之间的差值(如,2MHz)。综上所述,若输出信号Vout的预定频率区间为0.95GHz~1.05GHz,且1.2GHz并非位于预定频率区域中,在此实施例中,则旋转单元RU可以判断分频信号Vdiv是否位于(0.95GHz~1.05GHz)/100=(9.5MHz~10.5MHz)中。换句话说,旋转单元RU判断差值2MHz是否大于0.5MHz。就结果而言,12MHz并非位于9.5MHz~10.5MHz(或2MHz大于0.5MHz),从而旋转单元RU可以产生第一控制信号Fc1至泵控制单元CPC以下拉输出信号Vout的频率。相似地,上述数值仅用以例示性地说明本申请的实现方式之一且可以任意地为其他的数值所替换,并非用以限制本申请。
请继续参阅图1,第二频率控制区块132包含频率检测单元FD。频率检测单元FD用以依据输出信号Vout的频率而产生检测信号Vd,并由输入信号的多个连续点位于异相区域中的持续时间而提取输出信号Vout与输入信号Vin之间的频率偏差值。
更进一步说明,请再参阅图2A~2D,图2A~2D为依据本申请揭示的实施例所绘制的频率检测单元FD的检测原理的示意图,且图2E为依据本申请揭示的实施例所绘制的第二频率控制区块的转换函数的示意图。如图2A所示,检测信号Vd的波形、输出信号Vout的波形以及输入信号Vin的波形位于图2A的上半部。检测信号Vd与输出信号Vout之间具有相位差值,因而,检测信号Vd与输出信号Vout之间具有异相区域(如阴影区域所示)。因此,若输出信号Vout的频率位于或锁定于输入信号Vin的频率,则输入信号Vin的上升边沿或下降边沿将会持续地位于检测信号Vd与输出信号Vout之间的同相区域中。
换句话说,若运用坐标符号(0,0)、(0,1)、(1,0)以及(1,1)以描述输入信号Vin的波边沿的位置,则第一数字代表检测信号Vd的电压电平,第二数字代表输出信号Vout的电压电平。若输出信号Vout的频率位于或锁定于输入信号Vin的频率,则输入信号Vin之上升边沿或下降边沿将持续地位于区域(0,0)或区域(1,1)中。
检测信号Vd、输出信号Vout以及输入信号Vin之间的关系可以绘制为如图2A的下半部所示的圆形图。由此可知,圆形图中的阴影区域对应于检测信号Vd与输出信号Vout之间的异相区域(如,区域(1,0)或区域(0,1))。圆形图中的非阴影区域对应于检测信号Vd与输出信号Vout之间的同相区域(如,区域(1,1)或区域(0,0))。圆形图中的点代表输入信号Vin的波边沿的位置,且第一数字代表检测信号Vd的电压电平。应了解到,在此实施例中,圆形图中的一个周期代表相位角度180°或输入信号Vin的一个单位间距。更进一步说明,由位置A上的波形追踪至位置B上的波形将依序地通过区域(1,1)、区域(1,0)、区域(0,0)以及区域(0,1),且其等于在圆形图上追踪两个完整的周期。换句话说,第一周期由圆形图中的非阴影区域(代表(1,1))追踪至圆形图中的阴影区域(代表(1,0)),而第二周期由圆形图中的非阴影区域(代表(0,0))追踪至圆形图中的阴影区域(代表(0,1))。
在一些实施例中,锁相回路的输入信号Vin为随机数据串流,且随机数据串流由通信系统中的有损信道所形成,因此,输入信号Vin中可能具有较大的抖动(如图2B所示)。由此可知,尽管输入信号Vin的波边沿未集中但仍分布于检测信号Vd与输出信号Vout之间的同相区域中,因而,输出信号Vout的频率将不会改变并仍位于或锁定于输入信号Vin的频率,且输出信号Vout的频率不会受到输入信号Vin中的抖动所影响。
另一方面,若输出信号Vout的频率并非位于或锁定于输入信号Vin的频率,输入信号Vin的部分的上升边沿或下降边沿将位于检测信号Vd与输出信号Vout之间的异相区域中(如图2C与图2D所示)。由此可知,图2C与图2D之间的差异为第2D图中的点的密度远高于图2C,且其代表图2C中的输出信号Vout的频率与输入信号Vin的频率之间的差异远高图2D。阴影区域中的连续点的数量正比于输入信号Vin停留于阴影区域中的时间。输入信号Vin停留于阴影区域中的持续时间可以代表输出信号Vout与输入信号Vin之间的频率偏差值。输入信号Vin停留于阴影区域中的持续时间越长,频率偏差值越小。频率检测单元FD可以依据阴影区域中的连续点的数量而调整第二控制信号Fc2直到阴影区域中不具有任何点(意即频率锁定)。频率检测单元FD将输出信号Vout与输入信号Vin之间的频率偏差值转换为第二控制信号Fc2的脉冲宽度(如图2E所示)。举例而言,第二频率控制区块132用以接收输出信号Vout与输入信号Vin,并比较输出信号Vout与输入信号Vin之间的频率偏差值以产生第二控制信号Fc2。充电泵单元CP2为低通滤波器LPF进行充电/放电的充电/放电持续时间依据第二控制信号Fc2的脉冲宽度而决定,从而调整输出信号Vout的频率。换句话说,充电/放电持续时间相关于输出信号Vout与输入信号Vin之间的频率偏差值。因此,如图2E所示,每一输出信号Vout与输入信号Vin之间的频率偏差值转换为相应的第二控制信号Fc2的脉冲宽度,且第二频率控制区块132的转换函数为对称函数。换句话说,当不同的输出信号Vout与输入信号Vin之间的频率偏差值具有相同的绝对值时,此些频率偏差值转换成相同的第二控制信号Fc2的脉冲宽度。因此,在上述两种条件下,频率检测单元FD将产生第二控制信号Fc2以上拉或下拉输出信号Vout的频率。藉由应用本申请所揭示的技术方案,即可以不需要运用额外的时钟信号,从而可以减少锁相电路的成本。
在一些实施例中,频率检测单元FD还用以控制检测信号Vd以依据第一控制信号Fc1而改变检测信号Vd与输出信号Vout之间的相位差值。换句话说,可以产生与输出信号Vout之间具有其他的相位差值的检测信号Vd,从而调整异相区域或圆形图中阴影区域的大小。
更进一步说明,请参阅图3,图3为依据本申请揭示的一实施例所绘制的频率控制的示意图。由此可知,输出信号Vout的频率表示为Fout,且Fosc代表时钟信号OSC的频率。Fin代表目标频率,N*Fosc代表预定频率,且0.95*N*Fosc~1.05*N*Fosc代表预定频率区域。首先,在时间t0时,第一频率控制区块131控制输出信号的频率Fout以让输出信号的频率Fout位于预定频率区域0.95*N*Fosc~1.05*N*Fosc,随后,第二频率控制区块132控制输出信号的频率Fout以让输出信号的频率Fout位于目标频率Fin。然而,如图2E所示,第二频率控制区块132仅能将频率偏差值转换为第二控制信号Fc2,意即第二频率控制区块132不具有提取正确的频率调整方向的机制。因此,第一频率控制区块131用以将频率偏差值转换为第一控制信号Fc1,意即第一频率控制区块131提供提取正确的频率调整方向的机制。换句话说,当泵控制单元CPC首次接收到第二控制信号Fc2时,第二控制信号Fc2可能具有用于泵控制单元CPC的预设设定。在此实施例中,以用于泵控制单元CPC的预设设定来产生上拉信号FDUP。因此,在时间周期t0~t1时,输出信号的频率Fout增加至1.05*N*Fosc,第一频率控制区块131在时间t1时产生第一控制信号Fc1至泵控制单元CPC以避免输出信号的频率Fout位于预定频率区域0.95*N*Fosc~1.05*N*Fosc以外,且泵控制单元CPC产生下拉信号FDDN。因而,在时间周期t1~t2时,频率检测单元FD持续地输出第二控制信号Fc2,且输出信号的频率Fout由1.05*N*Fosc减少至Fin。应了解到,输出信号的频率Fout应该在时间t2时停止并位于目标频率Fin,然而,在此实施例中,一开始便假设检测信号Vd与输出信号Vout之间具有相当大的相位差值,因而,异相区域或圆形图中具有相当大的阴影区域。因此,若输入信号Vin中具有相当大的抖动(如图2B所示),则频率检测单元FD将检测到输入信号Vin的部分的波边沿位于异相区域中,且频率检测单元FD将不会停止输出第二控制信号Fc2。就结果而言,在时间周期t2~t3时,输出信号的频率Fout持续地由Fin减少至0.95*N*Fosc。相似地,第一频率控制区块131在时间t3时产生第一控制信号Fc1至泵控制单元CPC以避免输出信号的频率Fout位于预定频率区域0.95*N*Fosc~1.05*N*Fosc以外,且泵控制单元CPC产生上拉信号FDUP。在此实施例中,在时间t3时,频率检测单元FD还用以控制检测信号Vd以依据第一控制信号Fc1而改变检测信号Vd与输出信号Vout之间的相位差值。换句话说,在时间t3时,频率检测单元FD改变检测信号Vd,藉以取得与输出信号Vout之间具有较小的相位偏差值的检测信号Vd,因而,异相区域或圆形图中具有较小的阴影区域。因此,在时间t3后,输出信号的频率Fout不仅可以由0.95*N*Fosc增加至Fin,更可以在时间t3后至时间t4前稳定地位于目标频率Fin。因而,在一些实施例中,控制频率检测单元可以有效地避免锁相回路电路的运作受到输入信号的抖动所影响。
在一些实施例中,第二频率控制区块132还包含关断控制单元OFF。当输出信号Vout的频率位于目标频率时,频率检测单元FD还用以产生至少一停止信号至关断控制单元OFF,且关断控制单元OFF用以计算至少一停止信号的连续计数值。当至少一停止信号的连续计数值大于预定计数值时,关断控制单元OFF关断频率检测单元FD。换句说话,若输出信号的频率Fout稳定地位于或锁定于输入信号Vin的频率,则频率检测单元FD便不再需要持续地运作而让能量损失。因此,在此实施例中,若输出信号的频率Fout稳定地位于或锁定在输入信号Vin的频率,则频率检测单元FD可以传送至少一停止信号至关断控制单元OFF。当至少一停止信号的连续计数值(如,连续计数值6)大于预定计数值(如,5)时,关断控制单元OFF可以关断频率检测单元FD。在一些实施例中,关断控制单元OFF依据重置信号而启动频率检测单元FD。在一些实际的应用中,在关断频率检测单元FD后,可以依据重置信号以重新启动频率检测单元FD。因而,在一些实施例中,可以关断频率检测单元OFF以降低功率消耗。
请参阅图4,图4为依据本申请揭示的一实施例所绘制的频率控制方法400的流程图。频率控制方法400可以由频率控制电路130(如图1所示)所实施,但本申请并不以此为限。为了方便并清楚地了解频率控制方法400,在此假设频率控制方法400由频率控制电路130(如图1所示)所实施。
首先,频率控制方法400进行步骤410,步骤410为依据锁相回路电路的输出信号的频率而产生第一控制信号,且第一控制信号用以控制位于预定频率区域中的输出信号的频率。
而后,频率控制方法进行步骤420,步骤420为依据输入信号的频率与输出信号的频率而产生第二控制信号,且第二控制信号用以控制位于目标频率的输出信号的频率。在一实施例中,频率控制信号400同时地进行步骤410与步骤420,即依据输入信号的频率与输出信号的频率而产生第一控制信号与第二控制信号。
接着,频率控制方法进行步骤430,步骤430为依据第一控制信号与第二控制信号而产生上拉信号或下拉信号。
然后,频率控制方法进行步骤440,步骤440为产生控制电流以依据上拉信号而上拉输出信号的频率或依据下拉信号而下拉输出信号的频率。藉由应用本申请所揭示的技术方案,即可以不需要运用额外的时钟信号,从而可以减少锁相电路的成本。
尽管上述说明包含示范性操作,但实际的操作并不需要依照所示的操作顺序进行。实际的操作可以依据本申请所揭示的实施例的精神与范围而适当地增加、替换、改变和/或删除。
藉由应用本申请所揭示的技术方案,即可以不需要运用额外的高精度时钟信号,从而可以减少锁相电路的成本。另外,在一些实施例中,控制频率检测单元可以有效地避免锁相回路电路的运作受输入信号的抖动所影响,或在一些实施例中,可以关断频率检测单元以降低功率消耗。
本领域技术人员可以容易理解到揭示的实施例实现一或多个前述举例的优点。阅读前述说明书之后,本领域技术人员将有能力对如同此处揭示内容作多种类的更动、置换、等效物以及多种其他实施例。因此本申请的保护范围当视权利要求书所界定者与其均等范围为主。

Claims (17)

1.一种频率控制电路,运用于一锁相回路电路中,该频率控制电路包含:
一第一频率控制区块,用以依据该锁相回路电路的一输出信号的频率而产生一第一控制信号,其中该第一控制信号用以控制位于一预定频率区域中的该输出信号的频率;
一第二频率控制区块,用以依据一输入信号的频率与该输出信号的频率而产生一第二控制信号,其中该第二控制信号用以控制位于一目标频率的该输出信号的频率;
一泵控制单元,电性耦接该第一频率控制区块与该第二频率控制区块,其中该泵控制单元用以依据该第一控制信号与该第二控制信号而产生一上拉信号或一下拉信号;以及
一充电泵单元,电性耦接该泵控制单元,其中该充电泵单元用以产生一控制电流以依据该上拉信号而上拉该输出信号的频率或依据该下拉信号而下拉该输出信号的频率。
2.如权利要求1所述的频率控制电路,其中该第一频率控制区块包含:
一时钟产生单元,用以产生一时钟信号;
一分频单元,用以依据一因数而为该输出信号的频率进行分频以产生一分频信号;以及
一旋转单元,电性耦接该分频单元与该时钟产生单元,其中当该分频信号的频率与该时钟信号的频率之间的差值大于相应于该预定频率区域的一预定值时,该旋转单元用以产生该第一控制信号。
3.如权利要求1所述的频率控制电路,其中该第二频率控制区块包含:
一频率检测单元,用以依据该输出信号的频率而产生一检测信号,并由该输入信号的多个连续点位于异相区域中的持续时间而提取该输出信号与该输入信号之间的频率偏差值。
4.如权利要求3所述的频率控制电路,其中该第二频率控制区块还包含一关断控制单元,当该输出信号的频率位于该目标频率时,该频率检测单元还用以产生至少一停止信号至该关断控制单元,且该关断控制单元用以计算该至少一停止信号的连续计数值,当该至少一停止信号的该连续计数值大于一预定计数值时,该关断控制单元关断该频率检测单元。
5.如权利要求4所述的频率控制电路,其中该关断控制单元依据一重置信号而启动该频率检测单元。
6.如权利要求3所述的频率控制电路,其中该频率检测单元还用以依据该第一控制信号而控制该检测信号以改变该检测信号与该输出信号之间的一相位差值。
7.一种频率控制方法,运用于一锁相回路电路中,该频率控制方法包含:
依据该锁相回路电路的一输出信号的频率而产生一第一控制信号,其中该第一控制信号用以控制位于一预定频率区域中的该输出信号的频率;
依据一输入信号的频率与该输出信号的频率而产生一第二控制信号,其中该第二控制信号用以控制位于一目标频率的该输出信号的频率;
依据该第一控制信号与该第二控制信号而产生一上拉信号或一下拉信号;以及
产生一控制电流以依据该上拉信号而上拉该输出信号的频率或依据该下拉信号而下拉该输出信号的频率。
8.如权利要求7所述的频率控制方法,其中产生该第一控制信号包含:
产生一时钟信号;
依据一因数而为该输出信号的频率进行分频以产生一分频信号;以及
当该分频信号的频率与该时钟信号的频率之间的差值大于相应于该预定频率区域的一预定值时,产生该第一控制信号。
9.如权利要求7所述的频率控制方法,其中产生该第二控制信号包含:
依据该输出信号的频率而产生一检测信号;以及
由该输入信号的多个连续点位于异相区域中的持续时间而提取该输出信号与该输入信号之间的频率偏差值。
10.如权利要求9所述的频率控制方法,还包含:
当该输出信号的频率位于该目标频率时,产生至少一停止信号;
计算该至少一停止信号的连续计数值;以及
当该至少一停止信号的该连续计数值大于一预定计数值时,产生一关断信号。
11.如权利要求9所述的频率控制方法,还包含:
依据该第一控制信号而控制该检测信号以改变该检测信号与该输出信号之间的相位差值。
12.一种锁相回路电路,包含:
一电压控制振荡器,用以产生一输出信号;
一相位控制电路,电性耦接该电压控制振荡器,并用以依据一输入信号的相位与该输出信号的相位而产生一第一控制电流;
一频率控制电路,电性耦接该电压控制振荡器,并用以依据该输入信号的频率与该输出信号的频率而产生一第二控制电流,其中该频率控制电路包含:
一第一频率控制区块,用以依据该输出信号的频率而产生一第一控制信号,其中该第一控制信号用以控制位于一预定频率区域中的该输出信号的频率;
一第二频率控制区块,用以依据该输入信号的频率与该输出信号的频率而产生一第二控制信号,其中该第二控制信号用以控制位于一目标频率的该输出信号的频率;
一泵控制单元,电性耦接该第一频率控制区块与该第二频率控制区块,其中该泵控制单元用以依据该第一控制信号与该第二控制信号而产生一上拉信号或一下拉信号;以及
一充电泵单元,电性耦接该泵控制单元,其中该充电泵单元用以产生一控制电流以依据该上拉信号而上拉该输出信号的频率或依据该下拉信号而下拉该输出信号的频率。
13.如权利要求12所述的锁相回路电路,其中该第一频率控制区块包含:
一时钟产生单元,用以产生一时钟信号
一分频单元,用以依据一因数而为该输出信号的频率进行分频以产生一分频信号;以及
一旋转单元,电性耦接该分频单元与该时钟产生单元,其中当该分频信号的频率与该时钟信号的频率之间的差值大于相应于该预定频率区域的一预定值时,该旋转单元用以产生该第一控制信号。
14.如权利要求12所述的锁相回路电路,其中该第二频率控制区块包含:
一频率检测单元,用以依据该输出信号的频率而产生一检测信号,并由该输入信号的多个连续点位于异相区域中的持续时间而提取该输出信号与该输入信号之间的频率偏差值。
15.如权利要求14所述的锁相回路电路,其中该第二频率控制区块还包含一关断控制单元,当该输出信号的频率位于该目标频率时,该频率检测单元还用以产生至少一停止信号至该关断控制单元,且该关断控制单元用以计算该至少一停止信号的连续计数值,当该至少一停止信号的该连续计数值大于一预定计数值时,该关断控制单元关断该频率检测单元。
16.如权利要求15所述的锁相回路电路,其中该关断控制单元依据一重置信号而启动该频率检测单元。
17.如权利要求14所述的锁相回路电路,其中该频率检测单元还用以依据该第一控制信号而控制该检测信号以改变该检测信号与该输出信号之间的一相位差值。
CN201710133607.0A 2016-06-23 2017-03-08 频率控制电路、频率控制方法以及锁相回路电路 Active CN107547084B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/191,509 2016-06-23
US15/191,509 US9722832B1 (en) 2016-06-23 2016-06-23 Frequency control circuit, frequency control method and phase locked loop circuit

Publications (2)

Publication Number Publication Date
CN107547084A true CN107547084A (zh) 2018-01-05
CN107547084B CN107547084B (zh) 2021-01-26

Family

ID=59382749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710133607.0A Active CN107547084B (zh) 2016-06-23 2017-03-08 频率控制电路、频率控制方法以及锁相回路电路

Country Status (3)

Country Link
US (1) US9722832B1 (zh)
CN (1) CN107547084B (zh)
TW (1) TWI593237B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020061901A1 (zh) * 2018-09-27 2020-04-02 深圳市傲科光电子有限公司 一种低功耗时钟数据恢复电路及接收机

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1486534A (zh) * 2001-01-16 2004-03-31 �Ҵ���˾ 具有相位旋转器的锁相环
US20060071728A1 (en) * 2004-09-30 2006-04-06 Broadcom Corporation Temperature compensated crystal oscillator
CN1808963A (zh) * 2005-01-21 2006-07-26 阿尔特拉公司 用于多模式时钟数据恢复的方法和装置
CN101013892A (zh) * 2005-12-20 2007-08-08 国际商业机器公司 锁相环
CN102609386A (zh) * 2010-12-03 2012-07-25 罗姆股份有限公司 串行数据的接收电路、接收方法及传输系统、传输方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176331B2 (ja) * 1997-10-15 2001-06-18 山形日本電気株式会社 Pll回路
US6680887B2 (en) 2000-05-15 2004-01-20 Matsushita Electric Industrial Co., Ltd. Optical disk apparatus and PLL circuit
US6803827B1 (en) * 2003-04-09 2004-10-12 Analog Devices, Inc. Frequency acquisition system
US7323944B2 (en) * 2005-04-11 2008-01-29 Qualcomm Incorporated PLL lock management system
TWI323560B (en) 2006-11-01 2010-04-11 Princeton Technology Corp Loop system capable of auto-calibrating oscillating frequency range and related method
JP2011120106A (ja) * 2009-12-04 2011-06-16 Rohm Co Ltd クロックデータリカバリ回路
US8457269B2 (en) * 2011-10-27 2013-06-04 Ncku Research And Development Foundation Clock and data recovery (CDR) architecture and phase detector thereof
US9237004B2 (en) 2013-09-16 2016-01-12 Himax Technologies Limited Clock data recovery circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1486534A (zh) * 2001-01-16 2004-03-31 �Ҵ���˾ 具有相位旋转器的锁相环
US20060071728A1 (en) * 2004-09-30 2006-04-06 Broadcom Corporation Temperature compensated crystal oscillator
CN1808963A (zh) * 2005-01-21 2006-07-26 阿尔特拉公司 用于多模式时钟数据恢复的方法和装置
CN101013892A (zh) * 2005-12-20 2007-08-08 国际商业机器公司 锁相环
CN102609386A (zh) * 2010-12-03 2012-07-25 罗姆股份有限公司 串行数据的接收电路、接收方法及传输系统、传输方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020061901A1 (zh) * 2018-09-27 2020-04-02 深圳市傲科光电子有限公司 一种低功耗时钟数据恢复电路及接收机

Also Published As

Publication number Publication date
US9722832B1 (en) 2017-08-01
TWI593237B (zh) 2017-07-21
TW201810952A (zh) 2018-03-16
CN107547084B (zh) 2021-01-26

Similar Documents

Publication Publication Date Title
CN109639271B (zh) 锁定指示电路及其构成的锁相环
US6856202B2 (en) Phase/frequency detector and phase lock loop circuit
CN104901686B (zh) 一种低相位噪声的锁相环
CN101409553B (zh) 一种相位延迟线器
US8258834B2 (en) Lock detector, method applicable thereto, and phase lock loop applying the same
CN104242920A (zh) 用于锁相环电路的锁定检测电路
Cheng et al. A difference detector PFD for low jitter PLL
CN104104385A (zh) 一种高精度锁相环和锁相方法
US7859313B2 (en) Edge-missing detector structure
US20110309867A1 (en) Phase locked loop
CN103684445A (zh) 多相位高分辨率锁相环
Son et al. A 0.42–3.45 Gb/s referenceless clock and data recovery circuit with counter-based unrestricted frequency acquisition
CN101567689B (zh) 一种基于等效鉴相频率的锁相环
CN101350620B (zh) 数字相位鉴别器
CN102347762B (zh) 锁相环电路的锁定检测电路
CN107547084A (zh) 频率控制电路、频率控制方法以及锁相回路电路
Nisa'Minhad et al. Investigating phase detectors: Advances in mature and emerging phase-frequency and time-to-digital detectors in phase-locked looped systems
CN2901700Y (zh) 一种低温漂晶振时钟电路
Hwang et al. A 180-Mb/s to 3.2-Gb/s, continuous-rate, fast-locking CDR without using external reference clock
CN103873051A (zh) 一种锁相环锁定指示电路及锁相环
US20090108879A1 (en) Programmable sensitivity frequency coincidence detection circuit and method
CN113193868A (zh) 锁相检测装置和锁相检测方法、锁相环
CN102811052A (zh) 一种锁相环电路
CN219145371U (zh) 一种压控振荡器自动选择及频率自动调整电路
Lule et al. Low Power 0.18 um CMOS phase frequency detector

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant