CN219145371U - 一种压控振荡器自动选择及频率自动调整电路 - Google Patents
一种压控振荡器自动选择及频率自动调整电路 Download PDFInfo
- Publication number
- CN219145371U CN219145371U CN202320169798.7U CN202320169798U CN219145371U CN 219145371 U CN219145371 U CN 219145371U CN 202320169798 U CN202320169798 U CN 202320169798U CN 219145371 U CN219145371 U CN 219145371U
- Authority
- CN
- China
- Prior art keywords
- circuit
- frequency
- output end
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了一种压控振荡器自动选择及频率自动调整电路，包括一个或多个压控振荡器，压控振荡器的输出并联输入至N分频中，N分频的输出端连接至鉴相器，鉴相器的另一输入端连接R分频的输出端，鉴相器的输出端与环路滤波相连，环路滤波的输出端连接至电压/锁定检测电路，还包括压控振荡器自动选择及频率自动调整电路，其中计数与比较电路的输入端与门控电路的输出端相连，门控电路的输入端的一端与分频电路相连，另一端与N分频相连，分频电路的输入端与R分频相连，计数与比较电路的输出端与状态机的输入端相连，状态机的另一输入端与电压/锁定检测电路相连，状态机的输出并联至压控振荡器。
Description
技术领域
本实用新型涉及一种自动调整电路，具体为一种压控振荡器自动选择及频率自动调整电路。
背景技术
为解决移动终端对无线通信速度越来越高的要求，毫米波无线通信技术成为了现在研究和应用的热点，而超宽带频率源是毫米波无线通信技术中重要的组成部分。超宽带频率一般由锁相环（PLL，Phase Locked Loop）产生，这是一种反馈控制电路，主要由鉴相器（PD，Phase Detector）、环路滤波（LF，Loop Filter）和压控振荡器（VCO，Voltage ControlOscilator）组成，其特点在于通过外部参考时钟控制内部压控振荡器产生的频率和相位，其中鉴相器用于检测参考时钟与VCO时钟的相位差，从而控制VCO的频率。VCO的频率自动调整的主要方法是固定鉴相器一端参考时钟的频率及相位，不断调整VCO产生的频率和相位，最终使得二者相等。
在现有技术中主要针对单个VCO进行频率调整，覆盖频率范围较窄，缺少对多个VCO的自动选择，且在自动调整VCO频率时需要使锁相环快速且稳定地锁定。
发明内容
本实用新型提供一种压控振荡器自动选择及频率自动调整电路有效的解决了现有技术中主要针对单个VCO进行频率调整，覆盖频率范围较窄，缺少对多个VCO的自动选择，且在自动调整VCO频率时需要使锁相环快速且稳定地锁定的问题。
本实用新型提供一种压控振荡器自动选择及频率自动调整电路，包括一个或多个压控振荡器，所述压控振荡器的输出并联输入至N分频中，N分频的输出端连接至鉴相器，鉴相器的另一输入端连接R分频的输出端，鉴相器的输出端与环路滤波相连，环路滤波的输出端连接至电压/锁定检测电路，还包括压控振荡器自动选择及频率自动调整电路，所述压控振荡器自动选择及频率自动调整电路包括计数与比较电路、数字自动频率调整状态机，所述计数与比较电路的输入端与门控电路的输出端相连，门控电路的一个输入端与分频电路相连，门控电路的另一输入端与N分频相连，分频电路的输入端与R分频相连，所述计数与比较电路的输出端与数字自动频率调整状态机的输入端相连，数字自动频率调整状态机的另一输入端与电压/锁定检测电路相连，数字自动频率调整状态机的输出并联至各个压控振荡器。
进一步地，所述电压/锁定检测电路的输出包括VCO电压指示和PLL锁定指示。
进一步地，所述数字自动频率调整状态机为Moore状态机，所述Moore状态机包括产生下一状态的组合逻辑电路、状态寄存器以及产生输出的组合逻辑电路；所述计数与比较电路的输出端连接至产生下一状态的组合逻辑电路，产生下一状态的组合逻辑电路的输出端连接至状态寄存器的输入端，状态寄存器的一输出端连接至产生输出的组合逻辑电路，状态寄存器的另一输出端连接至产生下一状态的组合逻辑电路，产生输出的组合逻辑电路的输出并联至压控振荡器中。
进一步地，所述数字自动频率调整状态机的输出值包括VCO选择信号和VCO频率分段选择信号。
进一步地，所述计数与比较电路包括：计数器、结果采样、目标值以及比较器；所述门控的输出端与计数器的输入端相连，计数器的输出端接入结果采样，结果采样的另一输入端连接B分频电路，所述目标值连接比较器的输入端，比较器的另一输入端与结果采样的输出端相连接，比较器的输出端连接数字自动频率调整状态机的输入端。
进一步地，所述分频电路包括：A分频电路、B分频电路；所述R分频的输出端连接A分频电路，A分频电路的输出端连接B分频电路的输入端，B分频电路的一个输出端连接门控电路，B分频电路的另一输出端连接结果采样，B分频电路的又一输出端连接数字自动频率调整状态机。
本实用新型提供一种压控振荡器自动选择及频率自动调整电路的有益效果为：使用多个VCO产生高频时钟，且相邻VCO之间存在较大频率交叠部分，防止边界频率点锁定不稳；每个VCO划分出2的n次方（n为正整数）个频率分段，相邻分段间也有交叠频率区间，避免出现频率间隙导致无法锁定。
附图说明
图1为本实用新型的电路整体连接示意图；
图2为本实用新型的计数与比较逻辑框图；
图3为本实用新型的状态机电路逻辑示意图。
具体实施方式
以下结合附图对本实用新型的实施方法进行详细说明，所描述的仅为部分实施例，并非全部实施例，为了清楚的目的，在附图及说明中省略了与本实用新型无关的表示及描述。
如图1所示，一种压控振荡器自动选择及频率自动调整电路，包括一个或多个压控振荡器，所述压控振荡器的输出并联输入至N分频中，N分频的输出端连接至鉴相器，鉴相器的另一输入端连接R分频的输出端，鉴相器的输出端与环路滤波相连，环路滤波的输出端连接至电压/锁定检测电路，还包括压控振荡器自动选择及频率自动调整电路，所述压控振荡器自动选择及频率自动调整电路包括：计数与比较电路、数字自动频率调整状态机，所述计数与比较电路的输入端与门控电路的输出端相连，门控电路的输入端的一端与分频电路相连，另一端与N分频相连，分频电路的输入端与R分频相连，所述计数与比较电路的输出端与数字自动频率调整状态机的输入端相连，数字自动频率调整状态机的另一输入端与电压/锁定检测电路相连，数字自动频率调整状态机的输出并联至压控振荡器。
计数与比较电路包括：计数器、结果采样、目标值以及比较器；所述门控的输出端与计数器的输入端相连，计数器的另一输入端接入数值counter_rstn，计数器的输出端接入结果采样，所述目标值连接比较器的输入端，比较器的另一输入端与结果采样的输出端相连接，比较器的输出端连接数字自动频率调整状态机的输入端。
数字自动频率调整状态机为moore状态机，包括产生下一状态的组合逻辑电路、状态寄存器以及产生输出的组合逻辑电路；所述计数与比较电路的输出端连接至产生下一状态的组合逻辑电路，产生下一状态的组合逻辑电路的输出端连接至状态寄存器的输入端，状态寄存器的一输出端连接至产生输出的组合逻辑电路，状态寄存器的另一输出端连接至产生下一状态的组合逻辑电路，产生输出的组合逻辑电路的输出并联至压控振荡器中。
分频电路包括：A分频、B分频；所述R分频的输出端连接A分频，A分频的输出端连接B分频的输入端，B分频的输出端连接门控电路，B分频的另一输出端经过延迟两个以上ref_div_clk周期后接入结果采样，经过延迟两个以上ref_div_clk周期后的另一值在经过延迟两个ref_div_clk周期后接入数字自动频率调整状态机。
压控振荡器的输出并联输入至N分频中，N分频的输出端连接至鉴相器，鉴相器的另一输入端连接R分频的输出端，鉴相器的输出端与环路滤波相连，环路滤波的输出端连接至电压/锁定检测电路部分通过数字自动频率调整状态机产生的VCO选择信号和VCO频率分段选择信号控制VCO时钟输出频率，其中VCO选择信号用于选择合适的VCO，而VCO频率分段选择信号用于从2的n次方（n为正整数）个分段中选出符合目标频率的频率分段。
VCO时钟经过N分频后一方面进入鉴相器与R分频后的参考分频时钟比较频率大小，一方面参与数字电路部分的VCO频率控制信号的调整。外部输入参考时钟，经过R分频后进入鉴相器和数字电路。鉴相器的电压/锁定检测结果指示VCO电压状态以及PLL是否锁定，二者均进入数字电路用于调整控制信号。
计数与比较电路的输入端与门控电路的输出端相连，门控电路的输入端的一端与分频电路相连，另一端与N分频相连，分频电路的输入端与R分频相连，计数与比较电路的输出端与数字自动频率调整状态机的输入端相连，数字自动频率调整状态机的另一输入端与电压/锁定检测电路相连，数字自动频率调整状态机的输出并联至压控振荡器部分主要使用参考时钟的R分频时钟和VCO输出时钟的N分频时钟。R分频时钟在数字电路内部继续分频并门控N分频时钟，令门控后的时钟计数，并在计数阶段结束后锁存，然后与目标值进行比较，比较结果将影响选择分段的方向。
目标值等于分频中的A分频与B分频相乘再除以2，可以看作门控信号有效期间的R分频时钟个数，则VCO分段选择期间计数锁存值与目标值的比较可以看作门控信号有效期间N分频时钟个数与R分频时钟个数的差异，而VCO校正的目的即是令二者相等。
如图2所示，参考分频时钟ana_ref_clk为输入参考时钟的R分频，在数字内部继续A分频得到ref_div_clk，再经过B分频后得到vco_clk_en。利用vco_clk_en门控vco分频时钟得到vco_gate_clk。vco_clk_en延迟两个以上ref_div_clk周期后得到ref_result_clk。使用vco_gate_clk计数并通过ref_result_clk进行结果采样，得到锁存后的计数值在比较器中与目标值进行比较，其中目标值等于A与B相乘再除以2，比较结果为数字自动频率调整状态机提供状态跳转的判断依据。上述过程完成后复位计数器，等待下一次计数。ref_result_clk延迟两个ref_div_clk周期后得到ref_set_clk，该时钟用于驱动状态跳转。
如图3所示，该状态机为moore状态机，其输出只与当前状态相关，滞后于输入。在当前状态，通过比较器结果、VCO电压指示、PLL锁定指示和其他输入信号的组合逻辑，产生下一个状态。再由ref_set_clk控制下一个状态转为当前状态，并通过输出组合逻辑产生vco选择信号和vco频率分段选择信号。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种压控振荡器自动选择及频率自动调整电路，包括一个或多个压控振荡器，所述压控振荡器的输出并联输入至N分频中，N分频的输出端连接至鉴相器，鉴相器的另一输入端连接R分频的输出端，鉴相器的输出端与环路滤波相连，环路滤波的输出端连接至电压/锁定检测电路，其特征在于，还包括压控振荡器自动选择及频率自动调整电路，所述压控振荡器自动选择及频率自动调整电路包括计数与比较电路、数字自动频率调整状态机，所述计数与比较电路的输入端与门控电路的输出端相连，门控电路的一个输入端与分频电路相连，门控电路的另一输入端与N分频相连，分频电路的输入端与R分频相连，所述计数与比较电路的输出端与数字自动频率调整状态机的输入端相连，数字自动频率调整状态机的另一输入端与电压/锁定检测电路相连，数字自动频率调整状态机的输出并联至各个压控振荡器。
2.根据权利要求1所述的一种压控振荡器自动选择及频率自动调整电路，其特征在于，所述电压/锁定检测电路的输出包括VCO电压指示和PLL锁定指示。
3.根据权利要求1所述的一种压控振荡器自动选择及频率自动调整电路，其特征在于，所述数字自动频率调整状态机为Moore状态机，所述Moore状态机包括产生下一状态的组合逻辑电路、状态寄存器以及产生输出的组合逻辑电路；所述计数与比较电路的输出端连接至产生下一状态的组合逻辑电路，产生下一状态的组合逻辑电路的输出端连接至状态寄存器的输入端，状态寄存器的一输出端连接至产生输出的组合逻辑电路，状态寄存器的另一输出端连接至产生下一状态的组合逻辑电路，产生输出的组合逻辑电路的输出并联至压控振荡器中。
4.根据权利要求1所述的一种压控振荡器自动选择及频率自动调整电路，其特征在于，所述数字自动频率调整状态机的输出值包括VCO选择信号和VCO频率分段选择信号。
5.根据权利要求1所述的一种压控振荡器自动选择及频率自动调整电路，其特征在于，所述计数与比较电路包括：计数器、结果采样、目标值以及比较器；所述门控的输出端与计数器的输入端相连，计数器的输出端接入结果采样，结果采样的另一输入端连接B分频电路，所述目标值连接比较器的输入端，比较器的另一输入端与结果采样的输出端相连接，比较器的输出端连接数字自动频率调整状态机的输入端。
6.根据权利要求1所述的一种压控振荡器自动选择及频率自动调整电路，其特征在于，所述分频电路包括：A分频电路、B分频电路；所述R分频的输出端连接A分频电路，A分频电路的输出端连接B分频电路的输入端，B分频电路的一个输出端连接门控电路，B分频电路的另一输出端连接结果采样，B分频电路的又一输出端连接数字自动频率调整状态机。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320169798.7U CN219145371U (zh) | 2023-02-09 | 2023-02-09 | 一种压控振荡器自动选择及频率自动调整电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320169798.7U CN219145371U (zh) | 2023-02-09 | 2023-02-09 | 一种压控振荡器自动选择及频率自动调整电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219145371U true CN219145371U (zh) | 2023-06-06 |
Family
ID=86602077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320169798.7U Active CN219145371U (zh) | 2023-02-09 | 2023-02-09 | 一种压控振荡器自动选择及频率自动调整电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219145371U (zh) |
-
2023
- 2023-02-09 CN CN202320169798.7U patent/CN219145371U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2309522C (en) | Wide frequency-range delay-locked loop circuit | |
| US8258831B1 (en) | Method and apparatus for clock generator lock detector | |
| US5511100A (en) | Method and apparatus for performing frequency detection | |
| US7209009B2 (en) | Controlling a voltage controlled oscillator in a bang-bang phase locked loop | |
| CN109639271B (zh) | 锁定指示电路及其构成的锁相环 | |
| US7676014B2 (en) | Digital lock detector for phase-locked loop | |
| US7595672B2 (en) | Adjustable digital lock detector | |
| US20080111633A1 (en) | Systems and Arrangements for Controlling Phase Locked Loop | |
| US20110074514A1 (en) | Frequency measurement circuit and pll synthesizer provided therewith | |
| US8258834B2 (en) | Lock detector, method applicable thereto, and phase lock loop applying the same | |
| USRE46336E1 (en) | Phase-lock assistant circuitry | |
| CN101494457B (zh) | 延迟锁定回路电路及其中消除信号间抖动和偏移的方法 | |
| CN106357266A (zh) | 锁定检测电路、方法及锁相电路 | |
| CN111953339B (zh) | 一种锁相环快速锁定鉴频电路 | |
| Cheng et al. | A difference detector PFD for low jitter PLL | |
| CN107565956B (zh) | 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法 | |
| US8866556B2 (en) | Phase shift phase locked loop | |
| US20020140470A1 (en) | Mode switching method for PLL circuit and mode control circuit for PLL circuit | |
| US20100277203A1 (en) | Edge-Missing Detector Structure | |
| Son et al. | A 0.42–3.45 Gb/s referenceless clock and data recovery circuit with counter-based unrestricted frequency acquisition | |
| CN219145371U (zh) | 一种压控振荡器自动选择及频率自动调整电路 | |
| US20060082402A1 (en) | Reducing metastable-induced errors from a frequency detector that is used in a phase-locked loop | |
| CN113114237B (zh) | 一种能够实现快速频率锁定的环路系统 | |
| US6285260B1 (en) | Phase-locked loop having circuit for synchronizing starting points of two counters | |
| CN115694477B (zh) | 一种基于小范围死区产生模块架构的亚采样锁相环 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |