CN107547074A - 一种上电复位电路 - Google Patents
一种上电复位电路 Download PDFInfo
- Publication number
- CN107547074A CN107547074A CN201710661361.4A CN201710661361A CN107547074A CN 107547074 A CN107547074 A CN 107547074A CN 201710661361 A CN201710661361 A CN 201710661361A CN 107547074 A CN107547074 A CN 107547074A
- Authority
- CN
- China
- Prior art keywords
- input
- output end
- generation unit
- signal generation
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 42
- 210000001367 artery Anatomy 0.000 claims description 2
- 210000003462 vein Anatomy 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000007493 shaping process Methods 0.000 description 4
- 238000007600 charging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本发明涉及一种上电复位电路，包括初始复位信号产生单元、控制信号产生单元和脉冲产生单元，其中初始复位信号产生单元用于产生初始复位信号供控制信号产生单元和脉冲产生单元使用；控制信号产生单元用于基于初始复位信号产生开关信号供脉冲产生单元使用，以及产生一个反馈信号在复位脉冲信号产生后使整个电路处于关闭状态；所述脉冲产生单元用于基于初始复位信号、开关信号产生一个宽度可控的复位脉冲信号。
Description
技术领域
本发明涉及射频识别技术领域，更具体地，涉及一种能够灵活调节复位脉冲信号宽度的上电复位电路。
背景技术
上电复位电路应用于射频识别系统中时，无源标签芯片的天线感应得到交流电流，这个电流经过整流和稳压处理后作为芯片的工作电源。这个电源电压有一个上升过程，上电复位电路就是从这个电压的上升过程中感应电平的大小产生脉冲信号。为了保证芯片能够正常工作，数字基带的初始状态必须处于一个预置的状态，上电复位脉冲信号能使数字基带部分在正常工作前处于预置状态。
应用于射频标签的上电复位电路要考虑以下几个方面：首先，无源标签的能量是通过电磁感应获得的，所以要求标签中的芯片功耗非常小。上电复位电路作为标签的一部分，同样需要尽量减小电路的功耗。由于无源标签的电源电压一般比较小，这就要求上电复位电路能够在低电压供电的环境下产生正常的脉冲信号。其次，如果电源电压的上升时间过长，将使得脉冲波高度不够，不能给数字基带复位。再次，如果上电复位电路对电源电压过于敏感，可能会因为噪声浮动致使电路产生误动作。
如图1所示是一个传统的上电复位电路。结点A随着电源电压VDD的上升一直给电容C充电。当结点A的电压大小达到反向器inv的翻转电压后，B点的电压跳变为低，并锁住为低电平，异或门根据两个输入信号的逻辑关系在输出端产生脉冲信号POR，脉冲的宽度由延迟单元的延迟时间决定。
但这种电路存在一定的不足。首先，这种电路没有器件限制电容的起始充电电压大小，所以如果电源电压VDD的上升时间大于RC的充电时间，POR的输出脉冲高度将无法达到电路初始化的要求，其次，该电路使用逻辑门电路和延迟单元来产生脉冲信号，使得脉冲信号的宽度不能灵活调节。
发明内容
本发明为解决以上现有技术的缺陷，提供了一种低功耗的、能够灵活调节复位脉冲信号宽度的上电复位电路。
为实现以上发明目的，采用的技术方案是：
一种上电复位电路，包括初始复位信号产生单元、控制信号产生单元和脉冲产生单元，其中初始复位信号产生单元用于产生初始复位信号供控制信号产生单元和脉冲产生单元使用；控制信号产生单元用于基于初始复位信号产生开关信号供脉冲产生单元使用，以及产生一个反馈信号在复位脉冲信号产生后使整个电路处于关闭状态；所述脉冲产生单元用于基于初始复位信号、开关信号产生一个宽度可控的复位脉冲信号。
与现有技术相比，本发明的有益效果是：
本发明提供的上电复位信号具有低功耗以及能够灵活调节复位脉冲信号宽度的特点。
附图说明
图1为传统的上电复位电路的结构示意图。
图2为本发明的上电复位电路的结构示意图。
图3为本发明的初始复位信号产生单元的结构示意图。
图4为本发明的初始复位信号产生单元的信号波形图。
图5为本发明的RS触发器的内部电路示意图。
图6为本发明的RS触发器输入与输出逻辑关系图。
图7为本发明的控制信号产生单元的结构示意图。
图8为本发明的控制信号产生单元各个结点的信号波形图。
图9为本发明的脉冲产生单元的结构示意图。
图10为本发明的脉冲产生单元各个输入输出结点的信号波形图。
具体实施方式
附图仅用于示例性说明，不能理解为对本专利的限制；
以下结合附图和实施例对本发明做进一步的阐述。
实施例1
如图2所示，一种上电复位电路，包括初始复位信号产生单元、控制信号产生单元和脉冲产生单元，其中初始复位信号产生单元用于产生初始复位信号供控制信号产生单元和脉冲产生单元使用；控制信号产生单元用于基于初始复位信号产生开关信号供脉冲产生单元使用，以及产生一个反馈信号在复位脉冲信号产生后使整个电路处于关闭状态；所述脉冲产生单元用于基于初始复位信号、开关信号产生一个宽度可控的复位脉冲信号。
如图3所示，所述初始复位信号产生单元包括两个PMOS管M1、M4和两个NMOS管M2、M3，两个电容C1、C2、二极管D1和三个CMOS反相器Q1、Q2、Q3；M1和M3的栅极与控制信号产生单元的反馈信号经结点fb连接；二极管D1的阳极与电源电压VDD连接，二极管D1的阴极与M2的栅极、电容C1的一端连接，电容C1的另一端接地；电容C2的一端、M1的源极、M4的源极与电源电压VDD连接，电容C2的另一端与M1的漏极、M4的漏极、M2的漏极、Q1的输入端连接；M2的源极与M3的漏极连接，M3的源极接地；M4的栅极与Q1的输出端、Q2的输入端连接，Q2的输出端与控制信号产生单元、Q3的输入端连接，Q3的输出端与脉冲产生单元连接。
在具体的实施过程中，反馈信号的初始状态为高电平使M3导通，M1截止，B点电压随电源电压VDD升高，当电源电压VDD上升到高于二极管D1的导通电压时，电容C1开始充电，A点电压升高，M2导通，之后B点电压下降。而Q1、Q2、Q3则起到了信号整形的作用，结点B的信号经过整形，分别从Q2的输出端经结点S2输出供控制信号产生单元使用，以及从Q3的输出端经结点C输出供脉冲产生单元使用，图4给出了结点B、结点S2和结点C的信号波形。
如图7所示，控制信号产生单元包括两个RS触发器K1、K2，四个CMOS延时反相器Q7、Q8、Q10、Q11，和一个CMOS反相器Q9；K1的S端与K2的QB端连接，K1的R端与Q10的输出端连接，Q10的输入端与Q11的输出端连接，Q11的输入端与Q2的输出端、K2的S端连接，K2的Q端接地；K1的Q端与Q7的输入端、脉冲产生单元连接，Q7的输出端与Q8的输入端连接，Q8的输出端与K2的R端、Q9的输入端连接，Q9的输出端作为反馈信号经结点fb与M1、M3的栅极连接；K1的QB端接地。
如图5所示，K1和K2的结构一致，均包括四个或非门G1、G2、G3、G4，其中G1的输入端A作为K1或K2的S端，G1的输入端B与G3的输出端、G4的输入端B连接，G1的输出端与G2的输入端A连接；G2的输入端B与G4的输出端连接，G4的输出端作为K1或K2的QB端；G2的输出端与G4的输入端A连接，G2的输出端作为K1或K2的Q端；G3的输入端A作为K1或K2的R端，G3的输入端B接地。图6给出了RS触发器K1、K2输入与输出的逻辑关系，当输入端S＝R＝0时，输出端Q＝1，QB＝0；当输入端S＝1，R＝0时，输出端Q＝1，QB＝0；当输入端S＝0，R＝1时，输出端Q＝0，QB＝1；当输入端S＝R＝1时，输出端保持原来的状态，由于普通的RS触发器当输入端S＝R＝0时，输出端的状态不定，所以禁止输入端S＝R＝0的情况出现，而本发明提供的RS触发器在输入端S＝R＝0时避免了输出状态不定的情况，所以提高了电路的可靠性。
其中，CMOS延时反相器Q7、Q8、Q10、Q11起到了信号延时的作用，其中结点S2到结点R1的延时决定了结点q处所输出信号的跳变起始时间，结点q到结点R2的延时确保了输入到结点R2的信号在反馈信号跳变前已经完成翻转，从而改变K2的QB端的状态，所述K1的Q端信号作为开关信号经结点q输出供脉冲产生单元使用。
图8给出了控制信号产生单元各个结点的信号波形，随着电源电压VDD上升，初始复位信号产生单元中结点S2的信号电平由高变低，经过两个反相器Q11、Q10的延时，当结点R1的信号电平也由高变低时，通过上述K1输入与输出的逻辑关系可知，结点q的信号电平由低变高，当结点R2的信号电平经过两个反相器Q7、Q8的延时也从低变高时，通过K2作用，结点S1的信号电平由低变高，同时，经过反相器Q9作用，结点fb的反馈信号由高变低，导致初始信号产生单元中的M3截止使电路处于关闭状态，降低了功耗，同时，M1导通使电容C2快速放电，B点的电压随电源电压VDD继续升高，因此，结点S2的信号电平又从低变高，通过K2作用，结点S1的信号电平保持在高电平状态，经过两个反相器Q11、Q10的延时，当结点R1的信号电平也由低变高后，通过K1作用，结点q的信号电平也保持在高电平状态，此后，控制信号产生单元各个结点的信号电平皆保持不变。
图9给出了脉冲产生单元的具体结构，如图9所示，脉冲产生单元包括两个PMOS管M5、M6，NMOS管M7，电容C3，以及CMOS反相器Q4、Q5、Q6；M5的栅极与K1的Q端连接，M5的源极、M6的源极与电源电压VDD连接，M5的漏极与M6的漏极、M7的漏极、M6的栅极连接；M7的栅极与Q3的输出端连接，M7的源极接地，M6的栅极通过电容C3接地，M6的栅极与Q4的输入端连接，Q4的输出端与Q5的输入端连接，Q5的输出端与Q6的输入端连接。
图10给出了脉冲产生单元各个输入输出结点的信号波形，在B点的信号翻转前，C点的信号为低电平，M7截止，q点的信号也为低电平，M5导通，电源VDD通过M5给电容C3充电，D点的电压随VDD升高，当B点的信号电平由高变低时，C点的信号电平由低变高，M7导通，同时q点的信号电平也由低变高，M5截止，此时电容C3通过M7放电，D点的电压降低，之后由于反馈信号的作用，B点信号电平由低变高，即C点信号电平由高变低，M7再次截止，q点信号任然保持高电平状态，M5继续截止，因此电源VDD仅通过M6再次给电容C3充电，通过调节M6管的尺寸可以改变M6的漏源电流大小，控制电容C3的充电时间，从而灵活调节脉冲信号的宽度，由图9还可以发现，两个串联的反相器Q5、Q6对信号有整形的作用，整形后使结点E信号的下降沿更加陡峭，最终得到复位脉冲信号POR。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。
Claims (4)
1.一种上电复位电路，其特征在于：包括初始复位信号产生单元、控制信号产生单元和脉冲产生单元，其中初始复位信号产生单元用于产生初始复位信号供控制信号产生单元和脉冲产生单元使用；控制信号产生单元用于基于初始复位信号产生开关信号供脉冲产生单元使用，以及产生一个反馈信号在复位脉冲信号产生后使整个电路处于关闭状态；所述脉冲产生单元用于基于初始复位信号、开关信号产生一个宽度可控的复位脉冲信号。
2.根据权利要求1所述的上电复位电路，其特征在于：所述初始复位信号产生单元包括两个PMOS管M1、M4和两个NMOS管M2、M3，两个电容C1、C2、二极管D1和三个CMOS反相器Q1、Q2、Q3；M1和M3的栅极与控制信号产生单元的反馈信号经结点fb连接；二极管D1的阳极与电源电压VDD连接，二极管D1的阴极与M2的栅极、电容C1的一端连接，电容C1的另一端接地；电容C2的一端、M1的源极、M4的源极与电源电压VDD连接，电容C2的另一端与M1的漏极、M4的漏极、M2的漏极、Q1的输入端连接；M2的源极与M3的漏极连接，M3的源极接地；M4的栅极与Q1的输出端、Q2的输入端连接，Q2的输出端与控制信号产生单元、Q3的输入端连接，Q3的输出端与脉冲产生单元连接。
3.根据权利要求2所述的上电复位电路，其特征在于：所述控制信号产生单元包括两个RS触发器K1、K2，四个CMOS延时反相器Q7、Q8、Q10、Q11，和一个CMOS反相器Q9；K1的S端与K2的QB端连接，K1的R端与Q10的输出端连接，Q10的输入端与Q11的输出端连接，Q11的输入端与Q2的输出端、K2的S端连接，K2的Q端接地；K1的Q端与Q7的输入端、脉冲产生单元连接，Q7的输出端与Q8的输入端连接，Q8的输出端与K2的R端、Q9的输入端连接，Q9的输出端作为反馈信号经结点fb与M1、M3的栅极连接；K1的QB端接地；所述K1和K2的结构一致，均包括四个或非门G1、G2、G3、G4，其中G1的输入端A作为K1或K2的S端，G1的输入端B与G3的输出端、G4的输入端B连接，G1的输出端与G2的输入端A连接；G2的输入端B与G4的输出端连接，G4的输出端作为K1或K2的QB端；G2的输出端与G4的输入端A连接，G2的输出端作为K1或K2的Q端；G3的输入端A作为K1或K2的R端，G3的输入端B接地。
4.根据权利要求3所述的上电复位电路，其特征在于：所述脉冲产生单元包括两个PMOS管M5、M6，NMOS管M7，电容C3，以及CMOS反相器Q4、Q5、Q6；M5的栅极与K1的Q端连接，M5的源极、M6的源极与电源电压VDD连接，M5的漏极与M6的漏极、M7的漏极、M6的栅极连接；M7的栅极与Q3的输出端连接，M7的源极接地，M6的栅极通过电容C3接地，M6的栅极与Q4的输入端连接，Q4的输出端与Q5的输入端连接，Q5的输出端与Q6的输入端连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710661361.4A CN107547074B (zh) | 2017-08-04 | 2017-08-04 | 一种上电复位电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710661361.4A CN107547074B (zh) | 2017-08-04 | 2017-08-04 | 一种上电复位电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107547074A true CN107547074A (zh) | 2018-01-05 |
| CN107547074B CN107547074B (zh) | 2020-08-04 |
Family
ID=60970636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710661361.4A Active CN107547074B (zh) | 2017-08-04 | 2017-08-04 | 一种上电复位电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107547074B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166545A (en) * | 1991-07-10 | 1992-11-24 | Dallas Semiconductor Corporation | Power-on-reset circuit including integration capacitor |
| CN102403988A (zh) * | 2011-12-22 | 2012-04-04 | 中国科学院上海微系统与信息技术研究所 | 一种上电复位电路 |
| CN102739215A (zh) * | 2011-04-07 | 2012-10-17 | Nxp股份有限公司 | 低功耗上电复位电路 |
| US9270265B2 (en) * | 2013-03-19 | 2016-02-23 | Fujitsu Limited | Power on reset circuit, power supply circuit, and power supply system |
| CN105991119A (zh) * | 2015-01-28 | 2016-10-05 | 无锡华润上华半导体有限公司 | 上电复位电路 |
| CN106230411A (zh) * | 2016-10-14 | 2016-12-14 | 湘潭芯力特电子科技有限公司 | 一种低功耗小尺寸的上电复位电路 |
| CN106571796A (zh) * | 2015-10-09 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 上电复位电路和方法 |
-
2017
- 2017-08-04 CN CN201710661361.4A patent/CN107547074B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166545A (en) * | 1991-07-10 | 1992-11-24 | Dallas Semiconductor Corporation | Power-on-reset circuit including integration capacitor |
| CN102739215A (zh) * | 2011-04-07 | 2012-10-17 | Nxp股份有限公司 | 低功耗上电复位电路 |
| CN102403988A (zh) * | 2011-12-22 | 2012-04-04 | 中国科学院上海微系统与信息技术研究所 | 一种上电复位电路 |
| US9270265B2 (en) * | 2013-03-19 | 2016-02-23 | Fujitsu Limited | Power on reset circuit, power supply circuit, and power supply system |
| CN105991119A (zh) * | 2015-01-28 | 2016-10-05 | 无锡华润上华半导体有限公司 | 上电复位电路 |
| CN106571796A (zh) * | 2015-10-09 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 上电复位电路和方法 |
| CN106230411A (zh) * | 2016-10-14 | 2016-12-14 | 湘潭芯力特电子科技有限公司 | 一种低功耗小尺寸的上电复位电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107547074B (zh) | 2020-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103795260B (zh) | 一种非互补反激有源钳位变换器 | |
| CN108768145B (zh) | 适用于GaN功率开关器件的高速半桥栅驱动电路 | |
| CN101202511B (zh) | 用于谐振功率转换器的同步整流电路 | |
| CN103762969B (zh) | 一种抗噪声干扰的高压侧栅驱动电路 | |
| CN107124166B (zh) | 一种低功耗高速零电流开关 | |
| CN103675426B (zh) | 电感电流过零检测方法及电路以及带该电路的开关电源 | |
| TWI556554B (zh) | A system and method for adjusting a power converter | |
| CN103560686B (zh) | 用于低功率的芯片上交流直流转换的无二极管的全波整流器 | |
| CN102832912B (zh) | 一种脉冲信号单侧边沿延时的电路 | |
| CN106357099B (zh) | 一种实现栅极驱动电路的系统和方法 | |
| CN104599620A (zh) | 栅极集成驱动电路的反相器、栅极集成驱动器及驱动方法 | |
| CN105656333B (zh) | 一种宽输入范围高效率的集成压电能量获取系统 | |
| CN203537351U (zh) | 振荡器电路 | |
| CN102739209A (zh) | 时钟脉冲宽度调制电路和时钟脉冲宽度调制方法 | |
| CN103151944B (zh) | 用于芯片上交流直流转换的自启动晶体管全波整流器 | |
| CN107493016A (zh) | 一种不对称半桥反激电路的控制方法及电路 | |
| CN104901652A (zh) | 可精确控制占空比的振荡器电路 | |
| CN103427624A (zh) | 用于集成式降压型dc/dc开关变换器的抗振铃电路 | |
| CN104901681B (zh) | 一种vdd耐压cmos的2vdd电平转换电路 | |
| CN100561873C (zh) | 一种电平移动器 | |
| CN103208980A (zh) | 一种窗口电压比较装置 | |
| CN104362839A (zh) | 一种四管变换器控制电路、四管变换器及其轻载控制方法 | |
| CN102270313A (zh) | Rfid标签的上电复位电路 | |
| CN101621288B (zh) | 一种pwm输出模式转化为pfm输出模式的电路 | |
| CN109104170B (zh) | 一种自适应宽频带数字时钟插值器单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |