CN107546299A - 基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法 - Google Patents

基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法 Download PDF

Info

Publication number
CN107546299A
CN107546299A CN201610487258.8A CN201610487258A CN107546299A CN 107546299 A CN107546299 A CN 107546299A CN 201610487258 A CN201610487258 A CN 201610487258A CN 107546299 A CN107546299 A CN 107546299A
Authority
CN
China
Prior art keywords
materials
layers
band gap
direct band
modified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610487258.8A
Other languages
English (en)
Other versions
CN107546299B (zh
Inventor
曹世杰
宋建军
苗渊浩
宣荣喜
胡辉勇
张鹤鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201610487258.8A priority Critical patent/CN107546299B/zh
Publication of CN107546299A publication Critical patent/CN107546299A/zh
Application granted granted Critical
Publication of CN107546299B publication Critical patent/CN107546299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明涉及一种基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法。该制备方法包括：选取Si衬底；生长第一Ge层；生长第二Ge层；利用刻蚀工艺对第二Ge层进行刻蚀形成位于中间位置的多个Ge台阶；在第二Ge层表面淀积Si3N4材料，选择性刻蚀Si3N4材料，保留多个Ge台阶的Si3N4材料形成Si3N4阻挡层；在第二Ge层表面利用化学气相淀积法生长Ge0.73Si0.24C0.03合金材料；去除Si3N4阻挡层，以形成直接带隙改性Ge材料。本发明提供了一种Ge1‑x‑ySixCy选择外延致Ge直接带隙半导体的实现方法，由于Ge的晶格常数大于Ge1‑x‑ySixCy的晶格常数，因此利用晶格失配致应力原理，在刻蚀出的Ge四周选择性外延Ge1‑x‑ySixCy，将对中心区域Ge半导体引入双轴张应力。

Description

基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法。
背景技术
光电集成是将光学元件和电子器件(集成电路)集成在一起，以期同时实现信息的传输和处理。从集成形式来讲，光电集成可以分为混合集成和单片集成。其中，成本低，产量高且器件性能稳定和可靠的单片集成方式备受瞩目，而高度成熟的硅基半导体加工工艺和集成电路系统为硅基单片光电集成的发展提供了便利条件。
硅材料具有间接带隙半导体的特点，其发光效率很低，因此关键在于寻找方法来突破硅低辐射复合速率的限制，进行技术创新，发展新型的工艺技术和半导体材料，进一步提高单片光电集成的性能，以适应信息化高速发展的需求。近年来，具有拉伸应变的锗的发现使硅基光电集成方向的研究有了很大的进展。
Ge为间接带隙半导体，改性可致其转变为直接带隙半导体。改性情况下Ge载流子迁移率显著高于Si载流子迁移率，应用于电子器件，工作速度高、频率特性好；应用于光子器件，转换效率高，发光效率可与Ⅲ-Ⅴ族半导体相当。同时，直接带隙改性Ge涉及光电集成的各重要元件(光源、光调制器、光探测器、电子器件)甚至均可在同一有源层集成于同一芯片上，为高速器件与电路提供了又一新的技术发展途径。因此，有关直接带隙改性Ge的相关研究已成为了当前国内外研究的热点和重点。特别地，如何制备和实现直接带隙改性Ge材料备受关注。
为了实现直接带隙Ge，需要首先从理论原理上给出Ge发生带隙转化的条件。请参见图1，图1为理论分析中晶向(001)的双轴张/压应变Ge导带各能级随应力变化关系图，依据广义胡克定律和形变势原理，在双轴张应力达到约2.4GPa时，由于Γ谷的收缩速率比L谷快，两者的能量差会相继减小直到Ge变成直接带隙半导体材料。根据应力与应变关系，当应力为2.4GPa时，相对应变张量约为1.7％～2.0％。
然而，单纯施加应力作用时所需强度过大，目前常见外延技术工艺很难实现2.4GPa的双轴应力，工艺实现难度大。如Si衬底上先外延Ge，退火过程中再利用Si与Ge不同的热膨胀系数，可使Ge外延层获得0.3％的拉伸应变，但仍无法使Ge转化为直接带隙半导体材料，还需配合重掺杂才仅实现准直接带隙Ge。
因此，解决直接带隙改性Ge材料制备技术，已成为本领域亟待突破的技术问题。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法。
具体地，本发明一个实施例提出的一种基于GeSiC选择外延的直接带隙改性Ge材料的制备方法，包括：
S101、选取晶面为(100)的Si衬底为初始材料；
S102、利用化学气相淀积法，在275℃～325℃下在所述Si衬底上生长厚度为40nm第一Ge材料；
S103、在500℃～600℃下，在所述第一Ge材料上利用CVD工艺淀积900～950nm的第二Ge材料；
S104、在750℃～850℃下，在H2气氛中退火10～15分钟；
S105、利用HF(DHF)与H2O比例为1:5的氢氟酸和去离子水循环清洗所述第二Ge材料；
S106、在所述第二Ge材料表面涂抹光刻胶，并经曝光处理后在所述第二Ge材料表面多个中心位置处形成边长为20nm的光刻胶保护层；
S107、在CF4和SF6气体环境中，采用感应耦合等离子体刻蚀方法对所述第二Ge材料进行一定厚度的刻蚀，并去除所述光刻胶保护层形成Ge台阶；
S108、在所述第二Ge材料表面淀积Si3N4材料；
S109、利用刻蚀工艺刻蚀所述Si3N4材料，保留所述Ge台阶的所述述Si3N4材料；
S110、在600～700℃下，以锗烷、硅烷、乙烯为气源，氢气作为载气，在所述第二Ge材料上生长厚度为20nm的Ge0.73Si0.24C0.03合金；
S111、去除所述Ge台阶的所述述Si3N4材料，并利用CMP工艺对所述Si3N4材料和所述Ge台阶表面进行平坦化处理，形成所述基于GeSiC选择外延的直接带隙改性Ge材料。
本发明另一个实施例提出的一种基于GeSiC选择外延的直接带隙改性Ge材料，包括：Si衬底层、第一Ge层、第二Ge层及Ge0.73Si0.24C0.03合金层；其中，所述直接带隙改性Ge材料由上述实施例所述的方法制备形成。
本发明另一个实施例提出的一种基于GeSiC选择外延的直接带隙改性Ge材料的制备方法，包括：
选取Si衬底；
在第一温度下，在所述Si衬底表面生长第一Ge层；
在第二温度下，在所述第一Ge层表面生长第二Ge层；
利用刻蚀工艺对所述第二Ge层进行刻蚀形成位于中间位置的多个Ge台阶；
在所述第二Ge层表面淀积Si3N4材料，选择性刻蚀所述Si3N4材料，保留多个所述Ge台阶的Si3N4材料形成Si3N4阻挡层；
在第二Ge层表面利用化学气相淀积法生长Ge0.73Si0.24C0.03合金材料；
去除所述Si3N4阻挡层，以形成所述基于GeSiC选择外延的直接带隙改性Ge材料。
在发明的一个实施例中，所述第一Ge层和所述第二Ge层分别在第一温度和第二温度下分别生长，其中，所述第一温度低于第二温度。
在本发明的一个实施例中，所述第一温度的范围为275℃～325℃；所述第二温度的范围为500℃～600℃。
在本发明的一个实施例中，利用刻蚀工艺对所述第二Ge层进行刻蚀形成位于中间位置的多个Ge台阶，包括：
在所述第二Ge材料表面涂抹光刻胶，并经曝光处理后在所述第二Ge材料表面多个中心位置处形成正方形区域的光刻胶保护层；
在CF4和SF6气体环境中，采用感应耦合等离子体刻蚀方法对所述第二Ge材料进行一定厚度的刻蚀，并去除所述光刻胶保护层形成多个所述Ge台阶。
在本发明的一个实施例中，在第二Ge层表面利用化学气相淀积法生长Ge0.73Si0.24C0.03合金材料，包括：
在600～700℃下，以锗烷、硅烷、乙烯为气源，氢气作为载气，采用化学气相淀积法，在所述第二Ge材料上生长厚度为20nm的Ge0.73Si0.24C0.03合金，生长时间为1h；其中，采用化学气相淀积法的设备工作在腔体压强低于5×10-10mbar。
在本发明的一个实施例中，去除所述Si3N4阻挡层之后，还包括：
利用CMP工艺对所述Si3N4材料和所述Ge台阶表面进行平坦化处理。
本发明另一个实施例提出的一种基于GeSiC选择外延的直接带隙改性Ge材料，包括：Si衬底层、第一Ge层、第二Ge层及Ge0.73Si0.24C0.03合金层；其中，所述直接带隙改性Ge材料由上述实施例所述的方法制备形成。
上述实施例，由于Ge的晶格常数大于Ge1-x-ySixCy的晶格常数，因此利用晶格失配致应力原理，在刻蚀出的Ge四周选择性外延Ge1-x-ySixCy，将对中心区域Ge半导体引入双轴张应力。具体优点如下：
1、本发明利用Ge周围选择性外延GeSiC引入张应力，制得的直接带隙Ge材料晶体质量高，且拉伸应变可以达到2.0％，能够使Ge应变层转变为直接带隙半导体材料，大大增强其自发辐射效率，发光效率高，有利于光电子的应用；
2、由于本发明所提出的工艺方法与现有Si集成电路加工工艺兼容，因此，可以在不用追加任何资金和设备投入的情况下，制备出直接带隙Ge材料；
3、本发明制得的直接带隙Ge材料载流子迁移率显著高于Si载流子迁移率，可应用于电子器件，工作速度高、频率特性好。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为理论分析中晶向(001)的双轴张/压应变Ge导带各能级随应力变化关系图；
图2为本发明实施例提供的一种基于GeSiC选择外延的直接带隙改性Ge材料的工艺流程图；
图3为本发明实施例提供的一种基于GeSiC选择外延的直接带隙改性Ge材料结构的俯视示意图；
图4为本发明实施例提供的一种基于GeSiC选择外延的直接带隙改性Ge材料的结构示意图；
图5a-图5i为本发明实施例提供的一种基于GeSiC选择外延的直接带隙改性Ge材料的工艺示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图2，图2为本发明实施例提供的一种基于GeSiC选择外延的直接带隙改性Ge材料的工艺流程图。该方法包括如下步骤：
步骤a、选取Si衬底；
步骤b、在第一温度下，在所述Si衬底表面生长第一Ge层；
步骤c、在第二温度下，在所述第一Ge层表面生长第二Ge层；
步骤d、利用刻蚀工艺对所述第二Ge层进行刻蚀形成位于中间位置的多个Ge台阶；
步骤e、在所述第二Ge层表面淀积Si3N4材料，选择性刻蚀所述Si3N4材料，保留多个所述Ge台阶的Si3N4材料形成Si3N4阻挡层；
步骤f、在第二Ge层表面利用化学气相淀积法生长Ge0.73Si0.24C0.03合金材料；
步骤g、去除所述Si3N4阻挡层，以形成所述基于GeSiC选择外延的直接带隙改性Ge材料。
其中，步骤b和步骤c中，所述第一Ge层和所述第二Ge层分别在第一温度和第二温度下分别生长，其中，所述第一温度低于第二温度。进一步地，所述第一温度的范围为275℃～325℃；所述第二温度的范围为500℃～600℃。
可选地，步骤d包括：
步骤d1、在所述第二Ge材料表面涂抹光刻胶，并经曝光处理后在所述第二Ge材料表面多个中心位置处形成正方形区域的光刻胶保护层；
步骤d2、在CF4和SF6气体环境中，采用感应耦合等离子体刻蚀方法对所述第二Ge材料进行一定厚度的刻蚀，并去除所述光刻胶保护层形成多个所述Ge台阶。
其中，对于步骤f，具体工艺可以为：
在600～700℃下，以锗烷、硅烷、乙烯为气源，氢气作为载气，采用化学气相淀积法，在所述第二Ge材料上生长厚度为20nm的Ge0.73Si0.24C0.03合金，生长时间为1h；其中，采用化学气相淀积法的设备工作在腔体压强低于5×10-10mbar。
其中，在步骤g中，去除所述Si3N4阻挡层之后，还包括工艺步骤：
利用CMP工艺对所述Si3N4材料和所述Ge台阶表面进行平坦化处理。
请一并参见图3和图4，图3为本发明实施例提供的一种基于GeSiC选择外延的直接带隙改性Ge材料结构的俯视示意图；图4为本发明实施例提供的一种基于GeSiC选择外延的直接带隙改性Ge材料的结构示意图。其中，本发明另一个实施例提出的一种基于GeSiC选择外延的直接带隙改性Ge材料，包括：Si衬底层、第一Ge层、第二Ge层及Ge0.73Si0.24C0.03合金层；其中，所述直接带隙改性Ge材料由上述实施例所述的方法制备形成。
具体原理如下：
由于Ge的晶格常数大于Ge1-x-ySixCy的晶格常数，因此利用晶格失配致应力原理，在刻蚀出的Ge四周选择性外延Ge1-x-ySixCy，将对中心区域Ge半导体引入双轴张应力。图3中，d表示Ge面长度，L表示相邻Ge面之间的距离；图4中，t表示Ge1-xCx外延层厚度。有限元应变场分析法(FEM)表明(由于FEM法基于线性弹性理论，需要确定这些参数的比例而不是具体值)：Ge1-x-ySixCy外延层Ge组分取0.73，Si取0.24，C取0.03；当Ge0.73Si0.24C0.03外延层厚度t与Ge方形区域边长d的比值等于或大于1，且相邻Ge区域之间距离L与Ge方形区域边长之比在10以上时，可以产生相对应变张量约2％的晶面(001)双轴张应变，进而实现直接带隙Ge。本发明取Ge0.73Si0.24C0.03外延层厚度为20nm，中心Ge区域边长为20nm，区域间距离L长度为200nm。此时可产生相对应变张量约2％的(001)双轴张应变，可实现直接带隙Ge半导体。
因此，本发明基于以上原理，具体优点如下：
1、本发明利用Ge周围选择性外延GeSiC引入张应力，制得的直接带隙Ge材料晶体质量高，且拉伸应变可以达到2.0％，能够使Ge应变层转变为直接带隙半导体材料，大大增强其自发辐射效率，发光效率高，有利于光电子的应用；
2、由于本发明所提出的工艺方法与现有Si集成电路加工工艺兼容，因此，可以在不用追加任何资金和设备投入的情况下，制备出直接带隙Ge材料；
3、本发明制得的直接带隙Ge材料载流子迁移率显著高于Si载流子迁移率，可应用于电子器件，工作速度高、频率特性好。
实施例二
请参见图5a-图5i，图5a-图5i为本发明实施例提供的一种基于GeSiC选择外延的直接带隙改性Ge材料的工艺示意图，在上述实施例的基础上，本实施例将较为详细地对本发明的工艺流程进行介绍。该方法包括：
S101、衬底选取。如图5a所示，选取Si(001)衬底片201作为原始材料；
S102、外延层生长：
S1021、利用CVD的方法，在衬底上，以低、高温两部法生长n型Ge(001)薄膜，掺杂浓度为1×1016～5×1016cm-3。
S1022、如图5b所示,在275～325℃下生长一层40nm厚的“低温”Ge(LT-Ge)层202。大部分弹性应力的弛豫发生在小于10纳米的低温Ge层，但为避免晶体质量损失需要厚度较大(大于27纳米)的低温Ge层。因此本发明将LT-Ge层设定为40nm。低的生长温度同时抑制了三维Ge岛的形成和位错形成的弛豫应力。
S1023、如图5c所示,在500～600℃的生长温度下，淀积900～950nm的Ge(HT-Ge)层203。
S1024、为提高晶格质量，在H2气氛中750～850℃退火(在一个固定的温度或循环)不超过10～15分钟。
S1025、使用稀氢氟酸(HF(DHF)：水＝1:5)和去离子(DI)的水循环清洗Ge。
S103、光刻，涂胶并选择区域曝光。如图5d所示，在中心保留边长为20nm的光刻胶区域204，四周的光刻胶被刻蚀掉；
S104、刻蚀Ge材料。如图5e所示，在CF4和SF6气体环境中，采用感应耦合等离子体(ICP)方法刻蚀。中心区域由于光刻胶的抗刻蚀性，中心的Ge材料得以保留；
S105、淀积Si3N4。如图5f所示，在Ge材料上淀积一层Si3N4205；
S106、如图5g所示，在中间区域的Ge材料上，以Si3N4205为掩膜，预留窗口。保留中间区域的Ge材料上的Si3N4205，其余区域的Si3N4被刻蚀；
S107、选择性外延生长。如图5h所示，在600～700℃下，以锗烷、硅烷、乙烯为气源，氢气作为载气，在暴露出的Ge衬底上生长一层20nm厚的Ge0.73Si0.24C0.03合金206。生长时腔体压强低于5×10-10mbar，生长时间为1h；
S108、如图5i所示，去除Si3N4。
综上所述，本文中应用了具体个例对本发明基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (9)

1.一种基于GeSiC选择外延的直接带隙改性Ge材料的制备方法，其特征在于，包括：
S101、选取晶面为(100)的Si衬底为初始材料；
S102、利用化学气相淀积技术，在275℃～325℃下在所述Si衬底上生长厚度为40nm第一Ge材料；
S103、在500℃～600℃下，在所述第一Ge材料上利用CVD工艺淀积900～950nm的第二Ge材料；
S104、在750℃～850℃下，在H2气氛中退火10～15分钟；
S105、利用HF(DHF)与H2O比例为1:5的氢氟酸和去离子水循环清洗所述第二Ge材料；
S106、在所述第二Ge材料表面涂抹光刻胶，并经曝光处理后在所述第二Ge材料表面多个中心位置处形成边长为20nm的光刻胶保护层；
S107、在CF4和SF6气体环境中，采用感应耦合等离子体刻蚀方法对所述第二Ge材料进行一定厚度的刻蚀，并去除所述光刻胶保护层形成Ge台阶；
S108、在所述第二Ge材料表面淀积Si3N4材料；
S109、利用刻蚀工艺刻蚀所述Si3N4材料，保留所述Ge台阶的所述述Si3N4材料；
S110、在600～700℃下，以锗烷、硅烷、乙烯为气源，氢气作为载气，在所述第二Ge材料上生长厚度为20nm的Ge0.73Si0.24C0.03合金；
S111、去除所述Ge台阶的所述述Si3N4材料，并利用CMP工艺对所述Si3N4材料和所述Ge台阶表面进行平坦化处理，形成所述基于GeSiC选择外延的直接带隙改性Ge材料。
2.一种基于GeSiC选择外延的直接带隙改性Ge材料，其特征在于，包括：Si衬底层、第一Ge层、第二Ge层及Ge0.73Si0.24C0.03合金层；其中，所述直接带隙改性Ge材料由权利要求1所述的方法制备形成。
3.一种基于GeSiC选择外延的直接带隙改性Ge材料的制备方法，其特征在于，包括：
选取Si衬底；
在第一温度下，在所述Si衬底表面生长第一Ge层；
在第二温度下，在所述第一Ge层表面生长第二Ge层；
利用刻蚀工艺对所述第二Ge层进行刻蚀形成位于中间位置的多个Ge台阶；
在所述第二Ge层表面淀积Si3N4材料，选择性刻蚀所述Si3N4材料，保留多个所述Ge台阶的Si3N4材料形成Si3N4阻挡层；
在第二Ge层表面利用化学气相淀积法生长Ge0.73Si0.24C0.03合金材料；
去除所述Si3N4阻挡层，以形成所述基于GeSiC选择外延的直接带隙改性Ge材料。
4.如权利要求3所述的方法，其特征在于，所述第一Ge层和所述第二Ge层分别在第一温度和第二温度下分别生长，其中，所述第一温度低于第二温度。
5.如权利要求4所述的方法，其特征在于，所述第一温度的范围为275℃～325℃；所述第二温度的范围为500℃～600℃。
6.如权利要求3所述的方法，其特征在于，利用刻蚀工艺对所述第二Ge层进行刻蚀形成位于中间位置的多个Ge台阶，包括：
在所述第二Ge材料表面涂抹光刻胶，并经曝光处理后在所述第二Ge材料表面多个中心位置处形成正方形区域的光刻胶保护层；
在CF4和SF6气体环境中，采用感应耦合等离子体刻蚀方法对所述第二Ge材料进行一定厚度的刻蚀，并去除所述光刻胶保护层形成多个所述Ge台阶。
7.如权利要求3所述的方法，其特征在于，在第二Ge层表面利用化学气相淀积法生长Ge0.73Si0.24C0.03合金材料，包括：
在600～700℃下，以锗烷、硅烷、乙烯为气源，氢气作为载气，采用化学气相淀积法，在所述第二Ge材料上生长厚度为20nm的Ge0.73Si0.24C0.03合金，生长时间为1h；其中，采用化学气相淀积法的设备工作在腔体压强低于5×10-10mbar。
8.如权利要求3所述的方法，其特征在于，去除所述Si3N4阻挡层之后，还包括：
利用CMP工艺对所述Si3N4材料和所述Ge台阶表面进行平坦化处理。
9.一种基于GeSiC选择外延的直接带隙改性Ge材料，其特征在于，包括：Si衬底层、第一Ge层、第二Ge层及Ge0.73Si0.24C0.03合金层；其中，所述直接带隙改性Ge材料由权利要求3～8任一项所述的方法制备形成。
CN201610487258.8A 2016-06-28 2016-06-28 基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法 Active CN107546299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610487258.8A CN107546299B (zh) 2016-06-28 2016-06-28 基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610487258.8A CN107546299B (zh) 2016-06-28 2016-06-28 基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法

Publications (2)

Publication Number Publication Date
CN107546299A true CN107546299A (zh) 2018-01-05
CN107546299B CN107546299B (zh) 2019-05-10

Family

ID=60961849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610487258.8A Active CN107546299B (zh) 2016-06-28 2016-06-28 基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法

Country Status (1)

Country Link
CN (1) CN107546299B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115188842A (zh) * 2022-06-21 2022-10-14 广州诺尔光电科技有限公司 一种Si衬底上Ge雪崩光电二极管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186458A1 (en) * 2005-02-23 2006-08-24 Micron Technology,Inc. Germanium-silicon-carbide floating gates in memories
CN102129178A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 用于锗硅碳器件的光刻标记结构
CN104993025A (zh) * 2015-07-01 2015-10-21 西安电子科技大学 氮化硅膜致应变的锗锡中红外led器件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186458A1 (en) * 2005-02-23 2006-08-24 Micron Technology,Inc. Germanium-silicon-carbide floating gates in memories
CN102129178A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 用于锗硅碳器件的光刻标记结构
CN104993025A (zh) * 2015-07-01 2015-10-21 西安电子科技大学 氮化硅膜致应变的锗锡中红外led器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115188842A (zh) * 2022-06-21 2022-10-14 广州诺尔光电科技有限公司 一种Si衬底上Ge雪崩光电二极管及其制造方法

Also Published As

Publication number Publication date
CN107546299B (zh) 2019-05-10

Similar Documents

Publication Publication Date Title
US9520285B2 (en) Silicon carbide epitaxy
JP4182986B2 (ja) 半導体装置とその製造方法
CN107170668B (zh) 一种自支撑氮化镓制备方法
US20140077240A1 (en) Iv material photonic device on dbr
JP2007326771A (ja) 形成方法および化合物半導体ウェハ
TW201344758A (zh) 半導體裝置及其製造方法
CN100444323C (zh) 形成晶格调制半导体基片
KR102210325B1 (ko) Ｃｍｏｓ 소자 및 그 제조 방법
KR102104062B1 (ko) 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법
US20130334541A1 (en) Three dimensional strained semiconductors
US9515222B2 (en) Gallium nitride on 3C—SiC composite wafer
US8455756B2 (en) High efficiency solar cell using IIIB material transition layers
CN112563189A (zh) 一种压应力goi的制作方法
KR101946010B1 (ko) 대면적 갈륨 나이트라이드 기판을 포함하는 구조체 및 그 제조방법
CN102569551B (zh) 具蚀刻停止层的磊晶结构及其制造方法
CN107546299B (zh) 基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法
KR20130063018A (ko) 복합 기판 및 제조방법
CN107546103B (zh) 一种与Si工艺兼容的直接带隙Ge材料及其制备方法
JP6572640B2 (ja) 半導体受光素子を作製する方法
CN105529305A (zh) 三层混合晶向绝缘体上半导体结构及其制作方法
CN107546116B (zh) SiGe选择外延致Ge准直接带隙半导体材料及其制备方法
CN107546178B (zh) 基于直接带隙改性Ge沟道的PMOS器件及其制备方法
JP2014067869A (ja) ヘテロエピタキシャル単結晶の製造方法、ヘテロ接合太陽電池の製造方法、ヘテロエピタキシャル単結晶、ヘテロ接合太陽電池
GB2514268A (en) Silicon carbide epitaxy
TW201729355A (zh) 製造混合式基材的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant