CN107544177A - 显示装置 - Google Patents

Abstract

本发明公开一种显示装置，包括第一基板，第一基板具有发光区及第一穿透区，第一基板包括：多个晶体管；以及发光二极管设置于第一基板上且与对应的晶体管电连接，且位于发光区内；其中发光二极管包括：第一电极对应的晶体管电连接，第一半导体层，设置于第一电极上；第二半导体层，设置于第一半导体层上；以及发光层设置于第一半导体层与第二半导体层之间，其中第一电极的上表面至第二半导体层的上表面的距离介于2μm～12μm的范围间。

Description

显示装置

技术领域

本发明涉及一种显示装置，且特别是涉及一种具有发光元件的显示装置。

背景技术

随着数字科技的发展，显示装置已被广泛地应用在日常生活的各个层面中，例如其已广泛应用于电视、笔记本、电脑、移动电话、智能型手机等现代化信息设备，且此显示装置不断朝着轻、薄、短小及时尚化方向发展。而此显示装置包括发光二极管显示装置。

发光二极管(LEDs)是利用p-n接面中的电子-空穴对的再结合(recombination)来产生电磁辐射(例如光)。在例如GaAs或GaN的直接带隙材料(direct band gap material)形成的顺向偏压的P-N接面中，注入空乏区中的电子-空穴对的再结合产生电磁辐射。上述电磁辐射可位于可见光区或非可见光区，且具有不同带隙的材料会形成不同颜色的发光二极管。

在现今发光二极管显示装置产业皆朝大量生产的趋势迈进的情况下，任何发光二极管显示装置的生产成本的减少皆可带来巨大的经济效益。然而，目前的显示装置并非各方面皆令人满意。

因此，业界仍须一种可更进一步提升显示品质或降低制造成本的显示装置。

发明内容

本发明的一些实施例提供一种显示装置，包括第一基板，第一基板具有发光区及第一穿透区，第一基板包括：多个晶体管；以及发光二极管设置于第一基板上且与对应的晶体管电连接，且位于发光区内；其中发光二极管包括：第一电极对应的晶体管电连接，第一半导体层，设置于第一电极上；第二半导体层，设置于第一半导体层上；以及发光层设置于第一半导体层与第二半导体层之间，其中第一电极的上表面至第二半导体层的上表面的距离介于2μm～12μm的范围间。

为让本发明实施例的特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附的附图，作详细说明如下。

附图说明

图1为本发明一些实施例，显示装置的上视图；

图2为一些实施例，沿图1所示的显示装置的A-A’切线的剖面示意图；

图3为另一些实施例，沿图1所示的显示装置的A-A’切线的剖面示意图；

图4为本发明一些实施例，显示装置的上视图；

图5为一些实施例，沿图4所示的显示装置的B-B’切线的剖面示意图；

图6为另一些实施例，沿图4所示的显示装置的B-B’切线的剖面示意图；

图7为本发明一些实施例，显示装置的上视图；

图8为本发明一些实施例，显示装置的电路图；

图9为本发明一些实施例，第一基板的上视图；

图10为另一些实施例，沿图9所示的第一基板的C-C’切线的剖面示意图；

图11为本发明一些实施例，第二基板的上视图；

图12为另一些实施例，沿图11所示的第二基板的D-D’切线的剖面示意图；

图13为本发明一些实施例，显示装置的剖面示意图；

图14为本发明一些实施例，第二基板的上视图；

图15为另一些实施例，沿图14所示的第二基板的E-E’切线的剖面示意图；

图16为本发明一些实施例，显示装置的剖面示意图；

图17为本发明一些实施例，第一基板的上视图；

图18为另一些实施例，沿图17所示的第一基板的F-F’切线的剖面示意图；

图19为本发明一些实施例，第一基板的上视图；

图20为另一些实施例，沿图19所示的第一基板的G-G’切线的剖面示意图；

图21为本发明一些实施例，第一基板的上视图；

图22为另一些实施例，沿图9所示的第一基板的H-H’切线的剖面示意图；

图23为本发明一些实施例，显示装置的上视图。

符号说明

100～显示装置；

100A～发光区；

100B～穿透区；

102～第一基板；

104～发光二极管；

104A～第一发光区；

104A’～第一发光区；

104B～第二发光区；

104B’～第二发光区；

104C～第三发光区；

104C’～第三发光区；

105A～第一半导体层；

105B～第二半导体层；

106～发光层；

108A～第一电极；

108B～第二电极；

110～遮光层；

112～保护基板；

114～第一填充物；

116～第二填充物；

118～第三填充物；

120～量子点薄膜；

122～色转换提升层；

124～滤光膜；

126～第一光学层；

128～第二光学层；

132～第四填充物；

134～量子点薄膜；

200～显示装置；

200A～发光区；

200B～非发光区；

300～显示装置的电路图；

302～数据线；

304～高电位线路；

306～扫描线；

308～第一晶体管；

310～第二晶体管；

312～发光二极管；

314～第三电极；

316～第四电极；

318～电容；

320～低电位线路；

400A～第一基板；

400B～第一基板；

400C～第一基板；

400D～第一基板；

402～低电位线路；

404～数据线；

406～高电位线路；

408～扫描线；

410～发光二极管；

412～第二电极；

414～第三电极；

418～缓冲层；

420～导电垫；

421～金属层

422～晶体管；

424～导通孔；

425～金属层；

426～钝化层；

428～钝化层；

430～钝化层；

432～钝化层；

434～导通孔；

436～导电垫；

438～第五填充物；

440～遮光层；

442～配向层；

444A～第一电极；

444B～第二电极；

445～发光层；

446A～第一半导体层；

446B～第二半导体层；

450～第四电极；

452～导通孔；

454～金属胶；

500～第二基板；

500’～第二基板；

502～数据线；

504～扫描线；

506～共用电极线路；

508～第六电极；

510～第七电极；

514～缓冲层；

516～导电垫；

518～晶体管；

520～金属层；

522～导通孔；

524～钝化层；

526～金属层；

528～钝化层；

530～钝化层；

532～钝化层；

534～配向层；

536～导通孔；

538～导通孔；

600～显示装置；

600A～发光区；

600B～穿透区；

602～液晶层；

700～第二基板；

700’～第二基板；

702～数据线；

704～共用电极线路；

706～扫描线；

708～第八电极；

712～缓冲层；

714～晶体管；

716～导电垫；

718～金属层；

720～钝化层；

722～金属层；

724～钝化层；

726～钝化层；

730～配向层；

732～导通孔；

800～显示装置；

800A～发光区；

800B～穿透区；

802～液晶层；

900～显示装置；

902～主动区；

904～周边区；

906～栅极驱动线路；

908～连接区；

910～解多工器；

912～导电材料；

T～距离；

d1～第一长度；

d2～第二长度；

d3～第三长度。

具体实施方式

以下针对本发明一些实施例的元件基板、显示装置及显示装置的制造方法作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本发明一些实施例的不同样态。以下所述特定的元件及排列方式仅为简单清楚描述本发明一些实施例。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。

此外，实施例中可能使用相对性的用语，例如「较低」或「底部」及「较高」或「顶部」，以描述附图的一个元件对于另一元件的相对关系。能理解的是，如果将附图的装置翻转使其上下颠倒，则所叙述在「较低」侧的元件将会成为在「较高」侧的元件。

在此，「约」、「大约」、「大抵」的用语通常表示在一给定值或范围的20％之内，优选是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明「约」、「大约」、「大抵」的情况下，仍可隐含「约」、「大约」、「大抵」的含义。

能理解的是，虽然在此可使用用语「第一」、「第二」、「第三」等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本发明一些实施例的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。

除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇发明所属的一技术者所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本发明的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本发明实施例有特别定义。

本发明一些实施例可配合附图一并理解，本发明实施例的附图亦被视为本发明实施例说明的一部分。需了解的是，本发明实施例的附图并未以实际装置及元件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本发明实施例的特征。此外，附图中的结构及装置以示意的方式绘示，以便清楚表现出本发明实施例的特征。

在本发明一些实施例中，相对性的用语例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「顶部」、「底部」等等应被理解为该段以及相关附图中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作。而关于接合、连接的用语例如「连接」、「互连」等，除非特别定义，否则可指两个结构直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。

值得注意的是，在后文中「基板」一词可包括透明基板上已形成的元件与覆盖在基底上的各种膜层，其上方可以已形成任何所需的晶体管元件，不过此处为了简化附图，仅以平整的基板表示之。

首先，参见图1～图2，图1为根据本发明一些实施例，显示装置100的上视图。图2为根据一些实施例，沿图1所示的显示装置100的A-A’切线的剖面示意图。

如图1所示，显示装置100可包含一第一基板102，此第一基板102包含发光区100A及穿透区100B。发光区100A通过遮光层110与穿透区100B隔开。遮光层110用以遮蔽显示装置100中并非用来显示颜色的区域或元件，例如用来遮蔽扫描线与数据线。此遮光层110的材料可为黑色光致抗蚀剂、黑色印刷油墨、黑色树脂或其它任何适合的遮光材料与遮光颜色，其中遮光材料与遮光颜色主要泛指阻止光的穿透，并不限于光的吸收，也可以是高反射的遮光材料与遮光颜色，而遮光颜色则可以是高浓度的白色材料，或者不限于单一种材料组成此结构，也可以是外围包覆高反射率金属的透明材料等，且不限于此。

如图1所示，发光区100A包含第一发光区104A、第二发光区104B及第三发光区104C。在一些实施例，第一发光区104A对应至蓝色像素、第二发光区104B对应至绿色像素，且第三发光区104C对应至红色像素。第一发光区104A、第二发光区104B及第三发光区104C个别具有一个发光二极管。

如图2所示，显示装置100包含第一基板102、发光二极管104及保护基板112。如图1所示，发光二极管104位于第一基板102和保护基板112之间，且位于显示装置100的发光区100A内。

第一基板102包含与发光二极管104电连接的集成电路(未绘示)，此集成电路例如为微处理器、存储元件及/或其它元件。集成电路也可包含不同的被动和主动微电子元件，例如薄膜电阻器(thin-film resistor)、其它类型电容器例如，金属-绝缘体-金属电容(metal-insulator-metal capacitor,MIMCAP)、电感、二极管、金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor field-effect transistors,MOSFETs)、互补式MOS晶体管、双载流子接面晶体管(bipolar junction transistors,BJTs)、横向扩散型MOS晶体管、高功率MOS晶体管、薄膜晶体管(thin film transistor)或其它类型的晶体管。保护基板112可包含透明基板，例如为玻璃基板、陶瓷基板、塑胶基板或其它任何适合的基板。

发光二极管104包含第一电极108A、设置于第一电极108A上的第一半导体层105A及设置于第一半导体层105A上的发光层106，邻设于发光层106上的第二半导体层105B，及邻设于第二半导体层105B的第二电极108B，第一电极108A与第二电极108B会与第一基板102的集成电路电连接。第一电极108A与第二电极108B的材料可包括铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料，且不限与此。第一半导体层105A与第二半导体层105B可包含可为元素半导体，包括非晶硅(amorphous-Si)、多晶硅(poly-Si)、锗(germanium)；化合物半导体，包括氮化镓(gallium nitride，GaN)、碳化硅(silicon carbide)、砷化镓(gallium arsenide)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)及/或锑化铟(indium antimonide)；合金半导体，包括硅锗合金(SiGe)、磷砷镓合金(GaAsP)、砷铝铟合金(AlInAs)、砷铝镓合金(AlGaAs)、砷铟镓合金(GaInAs)、磷铟镓合金(GaInP)及/或磷砷铟镓合金(GaInAsP)；金属氧化物，包括氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓锡锌(IGZTO)；有机半导体，包括多环芳族化合物，或上述材料的组合，且不限于此。

发光层106可包含同质接面(homojunction)、异质接面(heterojunction)、单一量子阱(single-quantum well(SQW))、多重量子阱(multiple-quantum well(MQW))或其它类似的结构。在一些实施例，发光层106包含未掺杂的n型In_xGa_(1-x)N。在其它实施例中，发光层106可包含例如Al_xIn_yGa_(1-x-y)N的其它常用的材料。另外，发光层106可为包含多重阱层(例如为InGaN)和阻障层(例如为GaN)交错排列的多重量子阱结构。再者，发光层106的形成方式可包括金属有机物化学气相沉积法(MOCVD)、分子束外延法(MBE)、氢化物气相外延法(HVPE)、液相外延法(LPE)或其它适当的化学气相沉积法方式。

在一些实施例，此发光二极管104为微发光二极管(micro light emittingdiode,μLED)。如图2所示，第一电极108A的上表面到第二半导体层105B的上表面的距离T介于2μm～12μm的范围间，在一些实施例，距离T为介于3μm～5μm的范围间。

在一些实施例，第一发光区104A的发光二极管104发出蓝光、第二发光区104B的发光二极管104发出绿光，且第三发光区104C的发光二极管104发出红光。在此实施例，显示装置100包含设置于发光区100A内的第一填充物114、第二填充物116及设置在穿透区100B内的第三填充物118。如图2所示，第一填充物114设置于第一基板102上，且第二填充物116设置在第一填充物114上。第一填充物114、第二填充物116及第三填充物118的材质可以是硅胶(silicone)、环氧树脂、聚甲基丙烯酸甲酯(Poly(methyl methacrylate),PMMA)、聚碳酸酯(Polycarbonate,PC)或其他适合的材料。在一些实施例，第三填充物118的穿透率大于第一填充物114的穿透率，第一填充物114的穿透率可与第二填充物116的穿透率不同。

接着，参阅图3，图3为根据另一些实施例，沿图1所示的显示装置100的A-A’切线的剖面示意图。在一些实施例，第一发光区104A、第二发光区104B及第三发光区104C的发光二极管104皆发出蓝光。在此实施例中，第二发光区104B及第三发光区104C的结构如图3的发光区100A所示，第一发光区104A的结构如图2的发光区100A所示。

如图3所示，显示装置100包含设置于第一填充物上114的量子点薄膜120，其材料可包含混掺量子点(quantum dot)的有机层或无机层，或者是其他有机发光材料，例如：磷光体(phosphor)，此量子点为一成分包含有锌、镉、硒、硫、铟、磷或其组合的纳米三维结构。此量子点的粒径约为1nm～30nm。通过调整量子点的粒径，可改变发光二极管104发出的光(例如：波长为380～500nm的蓝光)经激发后所产生的光的频谱。例如，混掺有第一粒径的量子点的第一量子点薄膜被蓝光激发后会产生第一颜色光，混掺有第二粒径的量子点的第二量子点薄膜被蓝光激发后会产生第二颜色光，混掺有第三粒径的量子点的第三量子点薄膜被蓝光激发后会产生第三颜色光，其中，上述量子点薄膜120也可以依不同的发光区而提供不同的量子点薄膜材料，其中，第一颜色光、第二颜色光与第三颜色光分别具有不同的频谱。在一些实施例，第二发光区104B的量子点薄膜120被蓝光激发后产生绿光，第三发光区104C的量子点薄膜120被蓝光激发后产生红光。

如图3所示，显示装置100还包含设置于量子点薄膜120上的色转换提升层122，以及设置在色转换提升层122上的滤光膜124。色转换提升层122可例如为反射蓝光的材料，其可将未被激发的蓝光反射回量子点薄膜120，如此可提升蓝光经由量子点薄膜120激发而产生其他颜色光的效率。滤光膜124可例如为蓝色滤光膜、红色滤光膜或绿色滤光膜，且不限于此。

在一些实施例，第一发光区104A、第二发光区104B及第三发光区104C的发光二极管104皆发出蓝光，且第一发光区104A、第二发光区104B及第三发光区104C的结构皆设置成如图3的发光区100A所示的结构。在此实施例，第一发光区104A、第二发光区104B及第三发光区104C的量子点薄膜120被蓝光激发后产生白光，此白光再经由滤光膜124而呈现不同的颜色。

参见图4～图5，图4为根据本发明一些实施例，显示装置200的上视图。图5为根据一些实施例，沿图4所示的显示装置200的B-B’切线的剖面示意图。

如图4所示，显示装置200包含一第一基板102，此第一基板包含发光区200A及非发光区200B。在一些实施例，发光区200A设置在非发光区200B的相对两侧。在此实施例，发光区200A包含第一发光区104A、第一发光区104A’、第二发光区104B、第二发光区104B’、第三发光区104C及第三发光区104C’。

在图5所示的实施例中，第一发光区104A的发光二极管104发出蓝光、第二发光区104B的发光二极管104发出绿光，且第三发光区104C的发光二极管104发出红光。

如图5所示，显示装置200包含第一光学层126及第二光学层128，第一光学层126设置于发光二极管104与第一基板102之间，第二光学层128设置于该发光二极管104上。此外，显示装置200亦包含第四填充物132，其设置于第一光学层126与第二光学层128之间。第一光学层126及第二光学层128可包含至少二层折射率不同的材料，例如为氧化铬、氮化铬或其他适合的材料，且不限于此，其中，第一光学层126与该第二光学层128还进一步在靠近第一基板102与第二基板112处的抗反射能力较靠近发光二极管104处高，而第一光学层126与该第二光学层128更进一步在靠近发光二极管104处为高反射的设计，可利用镀膜的方式先在第一基板102或第二基板112上镀上金属氧化物或氮化物的高吸收层，再镀上金属来分别形成此第一光学层126与第二光学层128。第四填充物132可例如为硅胶、环氧树脂、聚甲基丙烯酸甲酯、聚碳酸酯或其他适合的复合型材料，例如：polymer与高折射率无机材(TiO₂)的混合物，且不限于此。

在此实施例，发光二极管104发出的光经由第一光学层126和第二光学层128多次反射后，由第二光学层128与遮光层110之间的出口射出。在此实施例，显示装置200的发光区200A与穿透区重叠，且发光区200A位于发光二极管104的相对两侧，例如，第三发光区104C和第三发光区104C’位于发光二极管104的相对两侧。

如在图5所示，在一些实施例，显示装置200具有两个位于发光二极管104的相对两侧的发光区200A(例如第三发光区104C和第三发光区104C’)，且这两个发光区200A所呈现的光是由同一个发光二极管104发出。在一些实施例，可通过图案化第一抗反射层126和第二抗反射层128，而得到一个或更多个发光区200A。

参阅图6，图6为根据另一些实施例，沿图4所示的显示装置200的B-B’切线的剖面示意图。在此实施例，第一发光区104A、第二发光区104B及第三发光区104C的发光二极管104皆发出蓝光。

如图6所示，显示装置200包含了设置在第一光学层126与第二光学层128之间的量子点薄膜134，以及设置在对应至发光区200A的滤光膜124。量子点薄膜134的材料可与量子点薄膜120相同。在此实施例，量子点薄膜120被蓝光激发后产生各种颜色的光(例如，位于第二发光区104B和第二发光区104B’内的量子点薄膜120被蓝光激发后产生绿光，位于第三发光区104C和第三发光区104C’内的量子点薄膜120被蓝光激发后产生红光)，这些光再经由滤光膜124而呈现不同的颜色。

参阅图7，图7为根据本发明一些实施例，显示装置200的上视图。在一些实施例，如图7所示，第一发光区104A沿第一方向(例如为X轴)具有一第一长度d1，该第二发光区104B沿第一方向具有一第二长度d2，且该第三发光区104C沿第一方向具有一第三长度d3，该第一长度d1大于该第二长度d2，该第二长度d2大于该第三长度d3，且该第一长度d1、第二长度d2及第三长度d3更可通过图案化第一光学层126和第二光学层128而改变。当第一光学层126和第二光学层128的沿第一方向的长度越长时，发光二极管104发出的光可以经过更多次的反射后，才经由发光区200A射出。经由越多次的反射，可使得蓝光转换成其他颜色的光的效率提升。此外，当第一光学层126和第二光学层128的长度越长时，发光区200A的长度越小。

参阅图8，图8为根据本发明一些实施例，显示装置300的电路图。在一些实施例，如图8所示，显示装置300包含了沿第二方向(例如为Y方向)延伸的数据线302和高电位线路304，以及沿垂直于第二方向的第一方向(例如为X方向)延伸的扫描线306和低电位线路320。像素区由数据线302、高电位线路304、扫描线306及低电位线路320定义出。

此外，在一些实施例，显示装置300可包含第一晶体管308、第二晶体管310、发光二极管312及电容318。如图8所示，扫描线306与第一晶体管308的栅极相连、数据线302与第一晶体管308的源极相连，且第一晶体管308的漏极与第二晶体管310的栅极相连。此外，第二晶体管310的源极与高电位线路相连、第二晶体管310的漏极与发光二极管312相连。另外，电容318的第三电极314与第二晶体管310的栅极相连，且电容318的第四电极316与低电位线路320相连。

参阅图9～图10，图9为根据本发明一些实施例，第一基板400A的上视图。图10为根据另一些实施例，沿图9所示的第一基板400A的C-C’切线的剖面示意图。

如图9所示，第一基板400A设置有数据线404、高电位线路406、扫描线408及低电位线路402，其中第一基板400A的像素区由数据线404、高电位线路406、扫描线408及低电位线路402所定义。此外，第一基板400A亦包含第三电极414、第四电极412及发光二极管410。第三电极414和第四电极412的材料可为铜、铝、钨、金、铬、镍、铂、钛、铱、铑、上述的合金，或铟锡氧化物(ITO)氧化锡(TO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化锑锡(ATO)、氧化锑锌(AZO)、上述的组合或其它任何适合的透明导电氧化物材料，且不限于此。

参阅图10，需注意的是，图9的第三电极414并未位于C-C’切线上，因此，图10未绘出第三电极414。如图10所示，第一基板400A包含缓冲层418、导电垫420/436、金属层421/422、晶体管422及钝化层426/428/430/432。第一基板400A可为一承载基板，可包含玻璃基板、陶瓷基板、塑胶基板或其它任何适合的透明基板。缓冲层418设置在第一基板400A上，其可为二氧化硅、氮化硅、氮氧化硅、或其它任何适合的绝缘材料，且可通过化学气相沉积法、旋转涂布法、或其它任何适合的方法形成。

晶体管422位于钝化层426内，且通过导通孔424、金属层425、导通孔434及导电垫436而电连接至发光二极管410。晶体管422亦通过导通孔424、金属层425及金属层421而电连接至其他元件(未绘示)，例如栅极驱动电路、解多工器，且不限于此。

在一些实施例，第三电极414位于晶体管422上，且第四电极412位于第三电极414与发光二极管410之间。且如图9所示，第三电极414在第一基板400A上的第一投影具有第一面积，且第四电极412在第一基板400A上的第二投影具有第二面积，其中第一面积小于第二面积。此外，如图9所示，发光二极管410在第一基板400A上的第三投影与第一投影未重叠，且第三投影与第二投影重叠。

导电垫420、金属层421、金属层425、导通孔424、导通孔434及导电垫436的材料可包含铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料。形成导电垫420、金属层421、金属层425、导通孔424、导通孔434及导电垫436的方法包含沉积制作工艺、光刻制作工艺及蚀刻制作工艺。沉积制作工艺包含化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。在本发明的一些实施例中，此化学气相沉积法例如可为低压化学气相沉积法(low pressurechemical vapor deposition，LPCVD)、低温化学气相沉积法(low temperature chemicalvapor deposition，LTCVD)、快速升温化学气相沉积法(rapid thermal chemical vapordeposition，RTCVD)、等离子体辅助化学气相沉积法(plasma enhanced chemical vapordeposition，PECVD)、原子层沉积法(atomic layer deposition，ALD)或其它常用的方法，且不限于此。光刻制作工艺包含光致抗蚀剂涂布(例如旋转涂布)、软烤、光掩模对位、曝光、曝后烤、将光致抗蚀剂显影、冲洗、干燥(例如硬烤)、其它合适的制作工艺或前述的组合。另外，光刻制作工艺可由其它适当的方法，例如无掩模光刻、电子束写入(electron-beamwriting)及离子束写入(ion-beam writing)进行或取代。蚀刻制作工艺包含干蚀刻、湿蚀刻或其它蚀刻方法，且不限于此。沉积制作工艺包含化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成，且不限于此。

钝化层426/428/430/432可包含氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料。此高介电常数(high-k)介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如，此高介电常数(high-k)介电材料可为LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃或上述组合。此外，钝化层426/428/430/432亦可包含磷硅酸盐玻璃(phosphosilicate glass,PSG)、硼磷硅玻璃(borophosphosilicate glass,BPSG)、低介电常数(low-k)介电材料或其他适合的介电材料。低介电常数介电材料包含氟化石英玻璃(fluorinated silica glass,FSG)、碳掺杂氧化硅(carbon doped silicon oxide)、无定形氟化碳(amorphous fluorinated carbon)、聚对二甲苯(parylene)、对苯并环丁烯(bis-benzocyclobutenes,BCB)、聚亚酰胺(polyimide)、上述组合或其它适合的材料，且不限于此。

如图10所示，发光二极管410设置于第五填充物438内，其包含第一电极444A、第二电极444B、第一半导体层446A、第二半导体层446B及发光层445。此外，发光二极管410被遮光层440所环绕，以避免发光二极管410发出的光从水平侧射出。第五填充物438的材料可与第一填充物114的材料相同。此外，第一基板400A还包含配向层442。在一些实施例，配向层442设置于发光二极管410上，配向层442材料可例如为聚酰亚胺(PI)配向膜。

参阅图11～图12，图11为根据本发明一些实施例，第二基板500的上视图。图12为根据另一些实施例，沿图11所示的第二基板500的D-D’切线的剖面示意图。

如图11所示，第二基板500包含沿第二方向延伸的数据线502、以及沿垂直于第二方向的第一方向延伸的扫描线504及共用电极线路506。此外，第二基板500亦包含第六电极508及第七电极510。第六电极508及第七电极510的材料可与第四电极412相同。

如图12所示，第二基板500包含缓冲层514、导电垫516、导通孔522/538、金属层526、晶体管518及钝化层524/528/530/532。第二基板500为一承载基板，可包含玻璃基板、陶瓷基板、塑胶基板或其它任何适合的透明基板。

在一些实施例，晶体管518经由导通孔522、金属层526及导通孔538与第六电极508电连接。第六电极518设置在第五电极510与晶体管518之间。在一些实施例，如图11～图12所示，第六电极508在第二基板500上的第五投影具有第四面积，第七电极510在第二基板500上的第六投影具有第五面积，其中第四面积小于第五面积。

此外，第二基板500还包含配向层534，其中第六电极508位于配向层534与第七电极510之间。

参阅图13，图13为根据本发明一些实施例，显示装置600的剖面示意图。在一些实施例，如图13所示，显示装置600包含第一基板400A、液晶层602及第二基板500’。第二基板500’为第二基板500翻转(flip)后的样态。在此实施例，液晶层602设置于配向层534与配向层442之间，第六电极508设置于配向层534上方，第七电极510设置于第六电极508上方，且晶体管518设置于第七电极510上方。

在一些实施例，请再参阅图13所述，液晶层602可包含向列型液晶(nematic)、层列型液晶(smectic)、胆固醇液晶(cholesteric)、蓝相液晶(Blue phase)或其它任何适合的液晶材料。在此实施例，第一基板400A的第四电极412与第二基板500’的第六电极508作为用来控制液晶层602配向的共用电极，通过使第四电极412与第六电极508之间产生电场，而能控制液晶层602内液晶分子的配向。

在一些实施例，如图13所示，显示装置600包含发光区600A及穿透区600B，其中，第二基板500’的发光区与第一基板400A的发光区重叠，且第二基板500’的穿透区与第一基板400A的穿透区重叠。

参阅图14～图15，图14为根据本发明一些实施例，第二基板700的上视图，图15为根据另一些实施例，沿图14所示的第二基板700的E-E’切线的剖面示意图。

如图14所示，第二基板500包含沿第二方向延伸的数据线702、以及沿垂直于第二方向的第一方向延伸的扫描线706及共用电极线路704。此外，第二基板500亦包含第八电极708。第八电极708的材料可与第四电极412相同。

如图15所示，第二基板500包含缓冲层712、导电垫716、导通孔728/732、金属层718、晶体管714及钝化层720/724/726。第二基板500为一承载基板，可例如为玻璃基板、陶瓷基板、塑胶基板或其它任何适合的透明基板。

在一些实施例，晶体管714经由导通孔728、金属层722及导通孔732与第八电极708电连接。第八电极708设置在晶体管714上。

此外，第二基板700还包含配向层730，其中配向层730设置于晶体管714上方。

参阅图16，图16为根据本发明一些实施例，显示装置800的剖面示意图。在一些实施例，如图16所示，显示装置800包含第一基板400A、液晶层702及第二基板700’。第二基板700’为第二基板700翻转(flip)后的样态。在一些实施例，液晶层702设置于配向层730与配向层442之间，第八电极708设置于晶体管714与液晶层702之间。在此实施例，第一基板400A的第四电极412与第二基板700’的第八电极708作为用来控制液晶层802配向的共用电极，通过使第四电极412与第八电极708之间产生电场，而能控制液晶层802内液晶分子的配向。在一些实施例，如图16所示，显示装置800包含发光区800A及穿透区800B，其中，第二基板700’的发光区与第一基板400A的发光区重叠，且第二基板700’的穿透区与第一基板400A的穿透区重叠。

参阅图17～图18，图17为根据本发明一些实施例，第一基板400B的上视图。图18为根据另一些实施例，沿图17所示的第一基板400B的F-F’切线的剖面示意图。

如图17所示，第一基板400B包含数据线404、高电位线路406、扫描线408及低电位线路402。此外，第一基板400B亦包含发光二极管410、第三电极414、第四电极412。在一些实施例，第一基板400B还包含第五电极450。第五电极450的材料可与第三电极414的材料相同。

参阅图18，需注意的是，图17的第三电极414并未位于F-F’切线上，因此，图18未绘出第三电极414。此外，图18所示的元件标号与图10所示的元件标号相同的部分，在此不再赘述。如图18所示，第四电极设置在晶体管410上，且介于配向层442与第四电极412之间。此外，第五电极450通过导通孔452与第四电极412电连接。

在一些实施例，如图17～图18所示，第三电极414在第一基板400A上的第一投影具有第一面积，第四电极412在第一基板400A上的第二投影具有第二面积，第五电极450在第一基板400A上的第四投影具有第三面积，其中第三面积可等于第二面积，且第三面积大于第一面积。此外，如图17所示，发光二极管410在第一基板400A上的第三投影与第一投影未重叠，第三投影与第二投影重叠，且第三投影与第四投影重叠。

在一些实施例，在如图13所示的显示装置600及如图16所示的显示装置800中，可用第一基板400B取代第一基板400A。在此实施例，第四电极730可作为液晶层602或液晶层802的共用电极，由于第四电极730与第六电极508或第八电极708间的距离较近，因此可更容易控制液晶层602或液晶层802里液晶分子的配向。

参阅图19～图20，图19为根据本发明一些实施例，第一基板400C的上视图。图20为根据另一些实施例，沿图17所示的第一基板400C的G-G’切线的剖面示意图。

如图19所示，第一基板400C包含数据线404、高电位线路406、扫描线408及低电位线路402。此外，第一基板400C亦包含发光二极管410、第三电极414、第四电极412。

参阅图20，需注意的是，图19的第三电极414并未位于G-G’切线上，因此，图20未绘出第三电极414。此外，图20所示的元件标号与图10所示的元件标号相同的部分，在此不再赘述。在一些实施例，如图20所示，第一半导体层446A、第二半导体层446B及发光层445位于第一电极444A与第二电极444B之间。在此实施例，晶体管422与第一电极444A电连接，第二电极444B则通过导电胶454与金属层436电连接。导电胶454可例如为金、银、铜或其他适合的导电材料，且不限于此。此外，在此实施例，发光二极管410的第一电极444A的上表面至第二半导体层446B的上表面间的距离介于2μm～12μm的范围间。

在一些实施例，在如图13所示的显示装置600及如图16所示的显示装置800中，可用第一基板400C取代第一基板400A。

参阅图21～图22，图21为根据本发明一些实施例，第一基板400D的上视图。图22为根据另一些实施例，沿图17所示的第一基板400D的H-H’切线的剖面示意图。

如图21所示，第一基板400D包含数据线404、高电位线路406、扫描线408及低电位线路402。此外，第一基板400C也包含发光二极管410、第三电极414、第四电极412及第五电极450。

参阅图22，需注意的是，图21的第三电极414并未位于H-H’切线上，因此，图22未绘出第三电极414。此外，图22所示的元件标号与图10所示的元件标号相同的部分，在此不再赘述。在一些实施例，如图22所示，第一半导体层446A、第二半导体层446B及发光层445位于第一电极444A与第二电极444B之间。在此实施例，晶体管422与第一电极444A电连接，第二电极444B则通过导电胶454与金属层436电连接。此外，第五电极450设置在晶体管410上，且介于配向层442与第四电极412之间。此外，第五电极450通过导通孔452与第四电极412电连接。

在一些实施例，在如图13所示的显示装置600及如图16所示的显示装置800中，可用第一基板400D取代第一基板400A。

参阅图23，图23为根据本发明一些实施例，显示装置900的上视图。如图23所示，显示装置900包含主动区902及周边区904，其中栅极驱动线路906、连接区908、解多工器910及导电材料912设置于周边区904。在一些实施例，导电材料912设置于显示装置900的周边且围绕主动区902，导电材料912可与第一基板(例如第一基板400A/400B/400C/400D)及第二基板电性(例如第二基板500/700)连接，且亦与栅极驱动线路906、连接区908、解多工器910电连接。导电材料912可例如为金、银、铜或其他适合的导电材料，且不限于此。

虽然以上公开了本发明的实施例及其优点，但应该了解的是，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。此外，本发明的保护范围并未局限于说明书内所述特定实施例中的制作工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中具有通常知识者可从本发明一些实施例的揭示内容中理解现行或未来所发展出的制作工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明一些实施例使用。因此，本发明的保护范围包括上述制作工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本发明的保护范围也包括各个权利要求及实施例的组合。

Claims (14)

1.一种显示装置，包括：

第一基板，该第一基板具有发光区及第一穿透区，该第一基板包括：

多个晶体管；以及

至少一发光二极管，位于该发光区内；

其中该发光二极管包括：

第一电极，与对应的该晶体管电连接；

第一半导体层，设置于该第一电极上；

第二半导体层，设置于该第一半导体层上；以及

发光层，设置于该第一半导体层与该第二半导体层之间，其中该第一电极的一上表面至该第二半导体层的一上表面的距离介于2μm～12μm的范围间。

2.如权利要求1所述的显示装置，其中该发光区与该第一穿透区相邻，且该发光区包括一对应至蓝色像素的第一发光区、一对应至绿色像素的第二发光区及一对应至红色像素的第三发光区。

3.如权利要求2所述的显示装置，还包括：

第一填充物，设置于该发光区内，且设于该第一基板上；

第二填充物，设置于该发光区内，且设于该第一填充物上；以及

第三填充物，设置于该第一穿透区内，其中该第三填充物的穿透率与该第一填充物的穿透率不同，且该第一填充物的穿透率与该第二填充物的穿透率不同。

4.如权利要求2所述的显示装置，其中，该发光二极管包括第一发光二极管、第二发光二极管及第三发光二极管，而该第一发光二极管发出蓝光、该第二发光二极管发出绿光，且该第三发光二极管发出红光。

5.如权利要求2所述的显示装置，还包括：

量子点薄膜，设置于该发光二极管上；以及

滤光膜，设置于该量子点薄膜上。

6.如权利要求5所述的显示装置，其中，该发光二极管包括第一发光二极管、第二发光二极管及第三发光二极管，而该第一发光二极管、该第二发光二极管及该第三发光二极管发出蓝光。

7.如权利要求1所述的显示装置，还包括：

第一光学层，设置于该第一基板与该发光二极管之间；以及

第二光学层，设置于该发光二极管上方。

8.如权利要求7所述的显示装置，其中该发光区包括一对应至蓝色像素的第一发光区、一对应至绿色像素的第二发光区及一对应至红色像素的第三发光区。

9.如权利要求8所述的显示装置，其中该第一发光区沿第一方向具有一第一长度、该第二发光区沿第一方向具有一第二长度且该第三发光区沿第一方向具有一第三长度，该第一长度大于该第二长度，该第二长度大于该第三长度。

10.如权利要求1所述的显示装置，还包括：

第二基板，与该第一基板相对设置；以及

液晶层，设置于该第一基板与该第二基板之间。

11.如权利要求10所述的显示装置，其中该第一基板进一步包括：

至少一第一晶体管，与对应的该发光二极管电连接；以及

电容，设置于该第一晶体管上，该电容包括：

第二电极，设置于该晶体管上；

第三电极，设置于该第二电极与该第一晶体管之间；以及

介电层，设置于该第二电极与该第三电极之间。

12.如权利要求11所述的显示装置，其中该第二电极在该第一基板上的一第一投影具有一第一面积，该第三电极在该第一基板上的一第二投影具有一第二面积，该第一面积小于该第二面积。

13.如权利要求10所述的显示装置，其中该第二基板包括：多个第二晶体管；

第二配向层，设置于该液晶层与该多个第二晶体管之间，且邻近该液晶层；以及

第四电极，设置于该第二配向层与该多个第二晶体管之间，且与该多个第二晶体管电连接。

14.如权利要求13所述的显示装置，其中该第二基板还包括：

第五电极，设置于该多个第二晶体管与该第四电极之间。