CN107541698B - 用于薄膜沉积的掩模组件及其制造方法 - Google Patents
用于薄膜沉积的掩模组件及其制造方法 Download PDFInfo
- Publication number
- CN107541698B CN107541698B CN201710491660.8A CN201710491660A CN107541698B CN 107541698 B CN107541698 B CN 107541698B CN 201710491660 A CN201710491660 A CN 201710491660A CN 107541698 B CN107541698 B CN 107541698B
- Authority
- CN
- China
- Prior art keywords
- deposition
- glass mask
- mask
- metal layer
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000427 thin-film deposition Methods 0.000 title claims abstract description 10
- 239000011521 glass Substances 0.000 claims abstract description 149
- 238000000151 deposition Methods 0.000 claims abstract description 117
- 230000008021 deposition Effects 0.000 claims abstract description 114
- 239000002184 metal Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 90
- 238000005137 deposition process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/18—Metallic material, boron or silicon on other inorganic substrates
- C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Physical Vapour Deposition (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
公开了用于薄膜沉积的掩模组件及其制造方法。掩模组件包括玻璃掩模、第一金属层和第二金属层，其中，玻璃掩模具有第一表面和与第一表面相对的第二表面，第一金属层被图案化在玻璃掩模的第一表面上方以及第二金属层被图案化在玻璃掩模的第二表面下方。多个沉积区域布置在玻璃掩模上，以及多个沉积图案部分被图案化在多个沉积区域中，每个沉积图案部分具有多个狭缝。
Description
相关申请的交叉引用
本申请要求于2016年6月24日提交的第10-2016-0079281号韩国专利申请的优先权和权益，如本文中完全阐述的一样，出于所有目的，该韩国专利申请通过引用以其整体并入本文中。
技术领域
示例性实施方式涉及用于薄膜沉积的掩模组件及其制造方法。
背景技术
显示装置被用于诸如智能电话、膝上型计算机、数字相机、摄像机、便携式信息终端、笔记本和平板式个人计算机(PC)的各种移动装置或诸如台式计算机、电视(TV)、户外广告牌、展览显示设备、仪表盘和平视显示器(HUD)的电子设备中。
显示装置中被图案化的光发射层可以通过使用各种方法而形成。沉积方法是指通过使用具有与待沉积的薄膜的图案相同的图案的掩模将沉积材料沉积在基底上的方法。
掩模可安装在掩模框架上。在安装掩模时一定压力被施加至掩模。由于这种压力，掩模可能变形。因此，掩模可能与基底不对准，并且可能不能进行精确的图案化。
在本背景部分中公开的以上信息仅仅为了加强对本发明构思背景的理解，并且因此其可能含有并不构成本国中本领域技术人员已经知晓的现有技术的信息。
发明内容
示例性实施方式提供了用于薄膜沉积的掩模组件及其制造方法，该掩模组件能够提供精确的沉积图案。
额外的方面将在随后的描述中部分地阐述，并且部分地将从描述中显而易见，或者可通过实践本发明构思而习得。
示例性实施方式公开了用于薄膜沉积的掩模组件，该掩模组件包括玻璃掩模、第一金属层和第二金属层，其中，玻璃掩模具有第一表面和与第一表面相对的第二表面，第一金属层被图案化在玻璃掩模的第一表面上方以及第二金属层被图案化在玻璃掩模的第二表面下方，其中多个沉积区域布置在玻璃掩模上，以及多个沉积图案部分被图案化在多个沉积区域中，每个沉积图案部分具有多个狭缝。
多个沉积区域可分别布置在穿透玻璃掩模的开口中，并且开口在玻璃掩模中彼此间隔开。
沉积区域可以与基底的有源区域对应，该有源区域上将沉积沉积材料，以及每个沉积图案部分的多个狭缝图案可以与布置在有源区域中的多个光发射层图案对应。
第一金属层可以从玻璃掩模的第一表面朝沉积区域延伸，以及多个狭缝可以被图案化在与沉积区域对应的第一金属层中。
每个开口在玻璃掩模的第二表面中的区域可以大于每个开口在玻璃掩模的第一表面中的区域。
每个开口在玻璃掩模的第一表面中的区域可以分别与沉积区域对应。
每个开口在玻璃掩模的第二表面中的第二直径可以大于每个开口在玻璃掩模的第一表面中的第一直径。
玻璃掩模的围绕每个开口的内周壁可以是倾斜的。
玻璃掩模的内周壁的直径可以从玻璃掩模的第一表面至玻璃掩模的第二表面逐渐增加。
连接玻璃掩模的各部分的肋部可以布置在相邻沉积区域之间。
第一金属层可以包括多个堆叠的导电层。
玻璃掩模的第一表面可以是面对基底的表面，基底上将沉积沉积材料，以及玻璃掩模的第二表面可以是从沉积源发射的沉积材料在其上入射的表面。
还可以在玻璃掩模下方布置支撑杆。
玻璃掩模可以是母掩模，在母掩模上，多个沉积图案部分布置在多个沉积区域中。
玻璃掩模可以包括多个杆状掩模，并且每个杆状掩模可以包括布置在多个沉积区域中的多个沉积图案部分。
示例性实施方式还公开了用于薄膜沉积的掩模组件的制造方法，该方法包括：制备玻璃掩模；使在玻璃掩模的第一表面和第二表面上的金属层图案化以形成多个沉积图案部分；以及去除玻璃掩模的一部分以在与被图案化有沉积图案部分的沉积区域对应的区域中形成开口。
该方法还可以包括：在玻璃掩模的第一表面上方形成第一金属层以及在玻璃掩模的第二表面下方形成第二金属层；对第一金属层和第二金属层进行蚀刻；以及在与将形成第一金属层的每个沉积图案部分对应的区域中图案化多个狭缝，并且执行蚀刻使得在第二金属层中形成大于沉积区域的开口。
第一金属层和第二金属层可以通过电镀或溅射被图案化。
可以从玻璃掩模的第二表面对玻璃掩模进行蚀刻以穿过第二金属层被蚀刻的区域形成大于沉积区域的开口。
玻璃掩模的围绕相邻沉积区域的部分可以彼此连接。
上文的一般描述与下文的详细描述是示例性和说明性的，并且旨在提供对所要求保护主题的进一步说明。
附图说明
所包括的用于提供对本发明构思的进一步理解并且被并入本说明书中并构成本说明书一部分的附图示出了本发明构思的示例性实施方式，并且与描述内容一起用于说明本发明构思的原理。
图1是根据示例性实施方式的显示装置的示意性平面图。
图2是位于图1的有源区域中的光发射层的示意性放大平面图。
图3是根据示例性实施方式的掩模组件的示意性平面图。
图4是沿图3的线IV-IV'截取的剖视图。
图5是用于描述使用图3的掩模组件的沉积工艺的配置图。
图6是根据另一示例性实施方式的掩模组件的示意性平面图。
图7是根据另一示例性实施方式的掩模组件的剖视图。
图8A是示出在制备图3的玻璃掩模之后的状态的剖视图。
图8B是示出在图8A的玻璃掩模的两个表面上形成金属层之后的状态的剖视图。
图8C是示出在图8B的金属层中形成图案之后的状态的剖视图。
图8D是示出在图8B的玻璃掩模中形成开口之后的状态的剖视图。
具体实施方式
在以下描述中，出于说明的目的，阐述众多具体细节以便提供对各种示例性实施方式的透彻理解。然而，显而易见的是，各种示例性实施方式可在没有这些具体细节或具有一个或多个等同布置的情况下实践。在其它情况下，为了避免不必要地使各种示例性实施方式模糊不清，以框图形式示出了众所周知的结构和设备。
在附图中，出于清楚和描述的目的，层、膜、面板、区域等的尺寸和相对尺寸可能被放大。另外，相同的附图标记代表相同的元件。
当元件或层被称为在另一元件或层“上”、“连接至”或“联接至”另一元件或层时，其可以直接在该另一元件或层上、连接至或联接至该另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称为直接在另一元件或层“上”、“直接连接至”或“直接联接至”另一元件或层时，不存在中间元件或层。出于描述本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z组成的群组选取的至少一个”可被理解为仅X、仅Y、仅Z，或X、Y和Z中诸如两个或更多个的任意组合，例如，XYZ、XYY、YZ和ZZ。如本文中使用的，术语“和/或”包括一个或多个相关所列项的任意和所有组合。
虽然在本文中可使用术语第一、第二等描述各种元件、部件、区域、层和/或区段，但是这些元件、部件、区域、层和/或区段不应受这些术语限制。这些术语用于将一个元件、部件、区域、层和/或区段与另一元件、部件、区域、层和/或区段区分开。因此，在不背离本公开的教导的情况下，可以将以下所论述的第一元件、部件、区域、层和/或区段称为第二元件、部件、区域、层和/或区段。
出于描述目的，在本文中可以使用诸如“在……以下”、“在……下方”、“下方”、“在……上方”、“上方”等空间相对术语，并且因此来描述如图中所示的一个元件或特征与另一元件或特征的关系。空间相对术语旨在除包括图中所绘出的取向之外，还包括装置在使用、操作和/或制造中的不同取向。例如，如果图中的装置被翻转，则被描述为在其它元件或特征“下方”或“以下”的元件将被取向为在该其它元件或特征“上方”。因此，示例性术语“在……下方”可以包括在……上方和在……下方二者的取向。此外，装置可以以其它方式取向(例如，旋转90度或处于其它取向)，并且因此，相应地解释本文中使用的空间相对描述语。
本文中使用的术语是出于描述具体实施方式的目的，并且并非旨在进行限制。如本文中所使用的，除非上下文明确地另有所指，否则单数形式“一”、“一个”以及“该”也旨在包括复数形式。此外，当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”表示所陈述的特征、整体、步骤、操作、元件、部件和/或其群组的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其群组的存在或添加。
本文中参考作为理想化示例性实施方式的示意图的截面图和/或中间结构来描述各种示例性实施方式。由此，作为例如制造技术和/或公差的结果，图示的形状的变化是预期的。因此，本文中公开的示例性实施方式不应被解释为限于区域的具体示出形状，而是包括由例如制造产生的形状偏差。因此，图中示出的区域本质上是示意性的，并且它们的形状并非旨在说明设备的区域的实际形状，并且并非旨在进行限制。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开是其组成部分的领域中的普通技术人员通常理解的相同的含义。除非本文中明确地如此定义，否则诸如常用词典中定义的那些术语应被解释成具有与其在相关领域的上下文中的含义一致的含义，并且不应以理想化或过于正式的含义进行解释。
图1是根据示例性实施方式的显示装置100的示意性平面图，以及图2是位于图1的有源区域AA中的光发射层的示意性放大平面图。
参考图1和图2，基底101可以包括各种材料。基底101可包括含有SiO2作为主要组分的玻璃材料。基底101不限于此，并且基底101可包括塑料。
基底101具有在其上显示图像的有源区域AA和从有源区域AA向外延伸的无源区域IAA。
多个像素P可以布置在有源区域AA中。像素P可以布置在数据线DL与扫描线SL的交叉处。红光发射层102R、绿光发射层102G和蓝光发射层102B可以布置在像素P中。这些光发射层可提供各种颜色组合。
可以通过使用沉积掩模使位于有源区域AA中的红光发射层102R、绿光发射层102G和蓝光发射层102B图案化。
配置成将电信号从信号发生器(未示出)传递至有源区域AA的电源(未示出)或焊盘部分103可以布置在无源区域IAA中。
图3是根据示例性实施方式的掩模组件300的示意性平面图，图4是沿图3的线IV-IV'截取的剖视图，以及图5是用于描述使用图3的掩模组件300的沉积工艺的配置图。
参考图3至图5，掩模组件300包括玻璃掩模310。玻璃掩模310可以包括玻璃材料。在示例性实施方式中，玻璃掩模310可以包括与作为沉积靶的基底101的材料相同的材料。在示例性实施方式中，玻璃掩模310可以是硅片。
玻璃掩模310具有第一表面311和与第一表面311相对的第二表面312。玻璃掩模310的第一表面311可以是面对基底101的表面，基底101上将沉积沉积材料。玻璃掩模310的第二表面312可以是从沉积源510发射的沉积材料在其上入射的表面。第一金属层330可以被图案化在玻璃掩模310的第一表面311上。第二金属层340可以被图案化在玻璃掩模310的第二表面312上。
多个沉积区域320可以布置在玻璃掩模310中。沉积区域320可以在玻璃掩模310的X方向和Y方向上以一定间距间隔开。沉积区域320可与基底101的有源区域(图1的AA)对应，从沉积源510发射的沉积材料将沉积在有源区域上。
沉积图案部分350可以布置在沉积区域320中。多个狭缝351可以被图案化在沉积图案部分350中。多个狭缝351可以与被图案化在基底101的有源区域AA中的光发射层(图2的102R、102G和102B)对应。
多个开口313可以形成在玻璃掩模310中。开口313可在厚度方向上穿透玻璃掩模310。开口313可以在玻璃掩模310的X方向和Y方向上以一定间距间隔开。沉积区域320可以布置在开口313中。
第一金属层330可以从玻璃掩模310的第一表面311延伸至沉积区域320。例如，第一金属层330可以覆盖玻璃掩模310的第一表面311。在示例性实施方式中，第一金属层330可以完全覆盖玻璃掩模310的第一表面311。狭缝351可以被图案化在延伸至沉积区域320的第一金属层330中。狭缝351可以通过湿蚀刻或干蚀刻被图案化。
第二金属层340可以布置在玻璃掩模310的第二表面312下方。在示例性实施方式中，第二金属层340可以完全覆盖玻璃掩模310的第二表面312。
位于玻璃掩模310的第二表面312中的开口313b可以大于位于玻璃掩模310的第一表面311中的开口313a。例如，位于玻璃掩模310的第二表面312中的开口313b的第二直径d2可以大于位于玻璃掩模310的第一表面311中的开口313a的直径d1。在示例性实施方式中，位于玻璃掩模310的第一表面311中的开口313a可以与沉积区域320对应。
由于位于玻璃掩模310的第二表面312中的开口313b大于与沉积区域320对应的位于玻璃掩模310的第一表面311中的开口313a，因此，即使在运动经过开口313时沉积材料的一部分沉积在玻璃掩模310的非预期区域中，从沉积源510发射的沉积材料也可以在基底101的有源区域AA中沉积为具有所需图案。
在示例性实施方式中，玻璃掩模310的开口313可具有点状或条状。
玻璃掩模310的围绕开口313的内周壁314可以是倾斜的。具体地，由于位于玻璃掩模310的第一表面311中的开口313a的直径d1小于位于玻璃掩模310的第二表面312中的开口313b的直径d2，因此玻璃掩模310的内周壁314可以以一定角度倾斜。例如，玻璃掩模310的内周壁314的直径可以从玻璃掩模310的第一表面311朝玻璃掩模310的第二表面312逐渐变宽。
沉积区域320可以布置在整个玻璃掩模310中。沉积区域320可以布置在玻璃掩模310的开口313中，并且肋部360可以布置在每个相邻沉积区域320之间以便将玻璃掩模310的各部分彼此连接。肋部360提供玻璃掩模310的刚性。
肋部360包括多个第一肋部361和多个第二肋部362，该多个第一肋部361跨越位于在Y方向上间隔开的沉积区域320之间的区域，该多个第二肋部362跨越位于在X方向上间隔开的沉积区域320之间的区域。第一肋部361可以连接至第二肋部362。
在示例性实施方式中，玻璃掩模310可以是母掩模，在母掩模上，多个沉积图案部分350被图案化在多个沉积区域320中。形成有沉积图案部分350的沉积区域320可与单个显示装置的有源区域AA对应。为了方便制造，可以在一个母掩模上使形成有多个沉积图案部分350的多个沉积区域320图案化，以便同时制造多个显示装置。
在示例性实施方式中，玻璃掩模310可以是杆状掩模。参考图6，玻璃掩模610包括多个杆状掩模611。
杆状掩模611可以在宽度方向(X方向)上连续地布置。在每个杆状掩模611中，沉积区域620可以在长度方向(Y方向)上间隔开。沉积图案部分650可以布置在沉积区域620中。多个狭缝651可以被图案化在沉积图案部分650中。
在示例性实施方式中，被图案化在玻璃掩模上的金属层可以具有堆叠有多个导电层的结构。
参考图7，沉积区域720可以布置在玻璃掩模710中。沉积区域720可以布置在穿透玻璃掩模710的开口713中。被图案化有多个狭缝751的沉积图案部分750可以布置在沉积区域720中。
第一金属层730可以布置在玻璃掩模710的第一表面711上方。第二金属层740可以布置在玻璃掩模710的第二表面712下方。图5的基底101和图5的磁体520可以布置在玻璃掩模710的第一表面711上方，其中，基底101上将沉积沉积材料，磁体520布置在基底101上方。
第一金属层730包括被图案化在玻璃掩模710的第一表面711上方的第一导电层731、被图案化在第一导电层731上方的第二导电层732和被图案化在第二导电层732上方的第三导电层733。
第一导电层731、第二导电层732和第三导电层733可以是执行掩模组件700的各种功能的层。例如，第一金属层730可以包括防止第一金属层730在蚀刻玻璃掩模710的工艺期间被腐蚀的第一导电层731、易于沉积在玻璃掩模710上方的第二导电层732或易于连接至磁体520的第三导电层733。包括多个导电层(即，第一导电层731、第二导电层732和第三导电层733)的第一金属层730可以提供各个功能层的组合。
将参考图3至图5描述使用掩模组件300的沉积工艺。
将掩模组件300加载到用于沉积薄膜(诸如有机发光显示装置的有机发射层)的真空室500中。
可以将沉积源510设置在真空室500的下部中。可以将掩模组件300布置在沉积源510上方。掩模组件300包括玻璃掩模310和被图案化在玻璃掩模310的两个表面上的第一金属层330和第二金属层340。与相关领域中不同，掩模组件300不需要掩模框架。可以将掩模组件300安装在支撑块530上，支撑块530上安装在真空室500中。
可以将基底101布置在掩模组件300上方。可以将磁体520布置在基底101上方以产生磁力，使得掩模组件300紧密地接触基底101。
可以将支撑杆540安装在玻璃掩模310下方，以便防止玻璃掩模310下垂。可以将支撑杆540布置在玻璃掩模310的肋部360中。
当使沉积源510的沉积材料朝掩模组件300喷射时，运动经过玻璃掩模310的开口313的沉积材料可以穿过形成在沉积区域320中的沉积图案部分350的狭缝351并且在基底101的一个表面上沉积成具有所需图案。
图8A至图8D是根据示例性实施方式的用于描述制造图3的掩模组件300的方法的剖视图。
参考图8A，制备玻璃掩模310。玻璃掩模310可以包括玻璃材料。在示例性实施方式中，玻璃掩模310可以是硅片。玻璃掩模310可以是母掩模。
如图8B中所示，在玻璃掩模310的相对的第一表面311和第二表面312上分别形成第一金属层330a和第二金属层340a。在玻璃掩模310的第一表面311上方形成第一金属层330a，并且在玻璃掩模310的第二表面312下方形成第二金属层340b。第一金属层330a和第二金属层340b可以通过电镀或溅射形成。
如图8C中所示，通过在玻璃掩模310的两个表面上执行光刻工艺来形成第一金属图案330和第二金属图案340。例如，对位于玻璃掩模310的第一表面311上方的第一金属层330a进行蚀刻以在与每个沉积图案部分350对应的区域中形成多个狭缝351，其中每个沉积图案部分350中将形成第一金属图案330。可以对位于玻璃掩模310的第二表面312下方的第二金属层340a进行蚀刻以形成比沉积区域320大的开口。
如图8D中所示，去除玻璃掩模310的一部分以在与沉积区域320对应的区域中形成开口313。在蚀刻工艺中，蚀刻剂从玻璃掩模310的第二表面312蚀刻玻璃掩模310。由于具有比沉积区域320大的开口的第二金属图案340形成在玻璃掩模310的第二表面312上，因此蚀刻剂可以穿过第二金属层340a被蚀刻的区域形成大于沉积区域320的开口313。通过调整蚀刻速率，位于玻璃掩模310的第二表面312中的开口313b的第二直径d2可以大于位于玻璃掩模310的第一表面311中的开口313a的第一直径d1。
相邻沉积区域320通过第一肋部361和第二肋部362彼此连接以连接玻璃掩模310的各部分。
根据示例性实施方式，用于薄膜沉积的掩模组件及其制造方法能够使由玻璃掩模的热变形引起的位置变化最小化，从而提高掩模与基底之间的定位准确度。此外，可以容易地控制布置在玻璃掩模上方的金属层的图案厚度，从而实现精确图案化。
虽然本文中描述了某些示例性实施方式和实现方式，但是其它实施方式和修改将从本说明书显而易见。因此，发明构思不限于此类实施方式，而是所呈现权利要求的更广义范围和各种明显修改及等同布置。
Claims (16)
1.用于薄膜沉积的掩模组件，所述掩模组件包括：
玻璃掩模，包括第一表面和与所述第一表面相对的第二表面；
第一金属层，被图案化在所述玻璃掩模的所述第一表面上方；以及
第二金属层，被图案化在所述玻璃掩模的所述第二表面下方，
其中：
多个沉积区域布置在所述玻璃掩模上；
多个沉积图案部分被图案化在所述沉积区域中，每个所述沉积图案部分包括多个狭缝；
所述多个沉积区域分别布置在穿透所述玻璃掩模的开口中，并且所述开口在所述玻璃掩模中彼此间隔开；
所述第一金属层包括多个第一开口，所述多个第一开口限定所述多个狭缝；
所述第二金属层包括多个第二开口，每个所述第二开口对应于在所述玻璃掩模的所述第二表面中的开口中的一个；以及
所述第一金属层从所述玻璃掩模的所述第一表面朝所述多个沉积区域中的每个延伸，以及所述多个狭缝被图案化在与所述多个沉积区域对应的所述第一金属层中
其中，每个所述开口在所述玻璃掩模的所述第二表面中的区域大于每个所述开口在所述玻璃掩模的所述第一表面中的区域。
2.如权利要求1所述的掩模组件，其中，所述沉积区域与基底的有源区域对应，所述有源区域上将沉积沉积材料，以及每个所述沉积图案部分的多个狭缝图案与布置在所述有源区域中的多个光发射层图案对应。
3.如权利要求1所述的掩模组件，其中，每个所述开口在所述玻璃掩模的所述第一表面中的所述区域分别与每个所述沉积区域相对应。
4.如权利要求1所述的掩模组件，其中，每个所述开口在所述玻璃掩模的所述第二表面中的第二直径大于每个所述开口在所述玻璃掩模的所述第一表面中的第一直径。
5.如权利要求3所述的掩模组件，其中，所述玻璃掩模的围绕每个所述开口的内周壁是倾斜的。
6.如权利要求5所述的掩模组件，其中，所述玻璃掩模的所述内周壁的直径从所述玻璃掩模的所述第一表面至所述玻璃掩模的所述第二表面逐渐增加。
7.如权利要求1所述的掩模组件，其中，将所述玻璃掩模的各部分连接的肋部布置在相邻的沉积区域之间。
8.如权利要求1所述的掩模组件，其中，所述第一金属层包括多个堆叠的导电层。
9.如权利要求1所述的掩模组件，其中，所述玻璃掩模的所述第一表面是面对将沉积沉积材料的基底的表面，以及所述玻璃掩模的所述第二表面是从沉积源发射的沉积材料入射的表面。
10.如权利要求1所述的掩模组件，其中，所述玻璃掩模下方还布置有支撑杆。
11.如权利要求1所述的掩模组件，其中，所述玻璃掩模是母掩模，在所述母掩模上，所述多个沉积图案部分被布置在所述多个沉积区域中。
12.如权利要求1所述的掩模组件，其中，所述玻璃掩模包括多个杆状掩模，以及
所述杆状掩模中的每个包括布置在至少一个所述沉积区域中的至少一个所述沉积图案部分。
13.制造用于薄膜沉积的掩模组件的方法，所述方法包括：
制备玻璃掩模，所述玻璃掩模包括第一表面和与所述第一表面相对的第二表面；
在所述玻璃掩模的所述第一表面上方形成第一金属层；
在所述玻璃掩模的所述第二表面下方形成第二金属层；
对所述第一金属层进行蚀刻以形成多个沉积图案部分；
在与将形成所述第一金属层的每个所述沉积图案部分对应的区域中图案化多个狭缝，并且在所述第二金属层上执行蚀刻使得在所述第二金属层中形成与被图案化有所述沉积图案部分的沉积区域相对应的开口；以及
使在所述玻璃掩模的第一表面和第二表面上的金属层图案化；以及
去除所述玻璃掩模的一部分以在与所述沉积区域对应的区域中形成开口，
其中，所述第一金属层从所述玻璃掩模的所述第一表面朝所述沉积区域延伸，以及所述多个狭缝被图案化在与所述沉积区域对应的所述第一金属层中，并且，
其中，所述第二金属层中的开口大于所述沉积区域。
14.如权利要求13所述的方法，其中，所述第一金属层和所述第二金属层通过电镀或溅射被图案化。
15.如权利要求13所述的方法，其中，从所述玻璃掩模的所述第二表面对所述玻璃掩模进行蚀刻以穿过所述第二金属层被蚀刻的区域形成大于所述沉积区域的开口。
16.如权利要求15所述的方法，其中，所述玻璃掩模的围绕相邻沉积区域的部分彼此连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2016-0079281 | 2016-06-24 | ||
| KR1020160079281A KR102616578B1 (ko) | 2016-06-24 | 2016-06-24 | 박막 증착용 마스크 어셈블리와, 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107541698A CN107541698A (zh) | 2018-01-05 |
| CN107541698B true CN107541698B (zh) | 2022-07-19 |
Family
ID=60676766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710491660.8A Active CN107541698B (zh) | 2016-06-24 | 2017-06-26 | 用于薄膜沉积的掩模组件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10266935B2 (zh) |
| KR (1) | KR102616578B1 (zh) |
| CN (1) | CN107541698B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102608420B1 (ko) * | 2016-03-09 | 2023-12-01 | 삼성디스플레이 주식회사 | 증착용 마스크, 표시 장치의 제조 장치 및 표시 장치의 제조 방법 |
| CN108611592B (zh) * | 2018-04-19 | 2021-06-01 | 中芯集成电路（宁波）有限公司 | 一种掩膜版及其制造方法 |
| US11444244B2 (en) | 2018-04-19 | 2022-09-13 | Ningbo Semiconductor International Corporation | Mask plate and fabrication method thereof |
| CN108796439A (zh) * | 2018-07-26 | 2018-11-13 | 京东方科技集团股份有限公司 | 一种掩膜板及其制作方法 |
| CN110783493A (zh) * | 2018-07-26 | 2020-02-11 | 永恒光实业股份有限公司 | 掩模结构及其制造方法及工作件加工系统 |
| KR102669513B1 (ko) * | 2018-11-05 | 2024-05-28 | 삼성디스플레이 주식회사 | 캐리어, 이를 포함하는 표시 장치의 제조장치 및 표시 장치의 제조방법 |
| CN109440061B (zh) * | 2018-11-12 | 2021-08-06 | 京东方科技集团股份有限公司 | 掩膜板、掩膜装置、掩膜板的制备方法 |
| KR20200106589A (ko) | 2019-03-04 | 2020-09-15 | 삼성디스플레이 주식회사 | 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법 |
| US11557635B2 (en) * | 2019-12-10 | 2023-01-17 | Samsung Display Co., Ltd. | Display device, mask assembly, and apparatus for manufacturing the display device |
| KR102497695B1 (ko) * | 2020-05-19 | 2023-02-10 | 주식회사 오플렉스 | 대면적 증착 마스크, 마스크 프레임 어셈블리, 및 이를 이용하여 제조된 유기 발광 다이오드 소자 |
| JPWO2023145951A1 (zh) * | 2022-01-31 | 2023-08-03 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006188732A (ja) * | 2005-01-06 | 2006-07-20 | Seiko Epson Corp | マスク、マスクの製造方法、有機エレクトロルミネッセンス装置の製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002220656A (ja) * | 2000-11-22 | 2002-08-09 | Sanyo Electric Co Ltd | 蒸着用マスクおよびその製造方法 |
| KR20020082962A (ko) | 2001-04-24 | 2002-11-01 | 오리온전기 주식회사 | 칼라음극선관용 새도우 마스크 |
| KR100418035B1 (ko) | 2001-05-31 | 2004-02-11 | 엘지전자 주식회사 | 개선된 새도우마스크를 가지는 평면 브라운관 |
| KR20030081736A (ko) | 2002-04-12 | 2003-10-22 | 엘지전자 주식회사 | 글래스 쉐도우 마스크 및 그를 이용한 유기 ｅｌ 표시소자 |
| KR100813832B1 (ko) * | 2002-05-31 | 2008-03-17 | 삼성에스디아이 주식회사 | 증착용 마스크 프레임 조립체와 이의 제조방법 |
| KR20050038386A (ko) | 2003-10-22 | 2005-04-27 | 주식회사 멤스웨어 | 유기 전계발광소자용 섀도우 마스크 및 그 제조방법 |
| JP4870963B2 (ja) | 2004-10-19 | 2012-02-08 | 株式会社ブリヂストン | 電磁波シールド性光透過窓材の製造方法及びその方法に用いられるメッキ装置 |
| US20090151630A1 (en) | 2006-05-10 | 2009-06-18 | Advantech Global, Ltd. | Tensioned aperture mask and method of mounting |
| KR100971753B1 (ko) | 2007-11-23 | 2010-07-21 | 삼성모바일디스플레이주식회사 | 평판 표시장치의 박막 증착용 마스크 조립체 |
| KR101015841B1 (ko) | 2008-03-13 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 마스크 프레임 조립체 |
| KR101450903B1 (ko) | 2008-05-29 | 2014-10-14 | 엘지디스플레이 주식회사 | 평판표시장치의 박막 증착용 마스크 |
| KR101117645B1 (ko) * | 2009-02-05 | 2012-03-05 | 삼성모바일디스플레이주식회사 | 마스크 조립체 및 이를 이용한 평판표시장치용 증착 장치 |
| KR101135544B1 (ko) * | 2009-09-22 | 2012-04-17 | 삼성모바일디스플레이주식회사 | 마스크 조립체, 이의 제조 방법 및 이를 이용한 평판표시장치용 증착 장치 |
| KR101833234B1 (ko) * | 2011-06-21 | 2018-03-02 | 삼성디스플레이 주식회사 | 박막 증착용 마스크 프레임 어셈블리 |
| KR101480113B1 (ko) | 2013-05-08 | 2015-01-07 | (주)화인솔루션 | 유기 발광 소자 제조용 마스크 및 그 제조 방법 |
| KR102273049B1 (ko) * | 2014-07-04 | 2021-07-06 | 삼성디스플레이 주식회사 | 박막 증착용 마스크 프레임 어셈블리 |
| KR102273050B1 (ko) | 2014-09-17 | 2021-07-06 | 삼성디스플레이 주식회사 | 증착용 마스크 어셈블를 포함하는 증착 장치 및 증착 방법 |
-
2016
- 2016-06-24 KR KR1020160079281A patent/KR102616578B1/ko active IP Right Grant
-
2017
- 2017-06-22 US US15/630,206 patent/US10266935B2/en active Active
- 2017-06-26 CN CN201710491660.8A patent/CN107541698B/zh active Active
-
2019
- 2019-03-14 US US16/352,832 patent/US10626492B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006188732A (ja) * | 2005-01-06 | 2006-07-20 | Seiko Epson Corp | マスク、マスクの製造方法、有機エレクトロルミネッセンス装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10266935B2 (en) | 2019-04-23 |
| CN107541698A (zh) | 2018-01-05 |
| KR102616578B1 (ko) | 2023-12-22 |
| US10626492B2 (en) | 2020-04-21 |
| US20190233932A1 (en) | 2019-08-01 |
| US20170369983A1 (en) | 2017-12-28 |
| KR20180001639A (ko) | 2018-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107541698B (zh) | 用于薄膜沉积的掩模组件及其制造方法 | |
| EP3792976B1 (en) | Display substrate and manufacturing method therefor, and display device | |
| US10909901B2 (en) | Pixel arrangement, manufacturing method thereof, display panel, display device and mask | |
| WO2019134514A1 (zh) | 像素排布结构、其制作方法、显示面板、显示装置和掩模板 | |
| CN108277454B (zh) | 精细掩模板及其制备方法 | |
| WO2019134522A1 (zh) | 像素排布结构、其制作方法、显示面板、显示装置和掩模板 | |
| CN102569673B (zh) | 掩膜框架组件、其制造方法及制造有机发光显示器的方法 | |
| US10084133B2 (en) | Mask | |
| CN109487206B (zh) | 掩膜版及采用该掩膜版的掩膜装置 | |
| US20210404079A1 (en) | Manufacture Method of Mask for Evaporation and Mask for Evaporation | |
| US10236279B2 (en) | Emissive display with light management system | |
| CN109509782B (zh) | 像素界定层及其制造方法、自发光显示面板、显示装置 | |
| EP3444845B1 (en) | Method for manufacturing a display substrate | |
| US9508867B2 (en) | Thin film transistor, array substrate, method of fabricating same, and display device | |
| KR102373442B1 (ko) | 박막증착용 마스크와, 이의 제조방법 | |
| CN108663852A (zh) | 显示面板和显示装置 | |
| EP3678181A1 (en) | Manufacturing method for light-emitting layer, electroluminescent device and display device | |
| KR20130081528A (ko) | 증착 마스크 및 이를 이용한 증착 설비 | |
| CN109830517B (zh) | 显示基板、显示面板、显示装置及显示基板的制备方法 | |
| US10381332B2 (en) | Fabrication method for emissive display with light management system | |
| WO2019196798A1 (zh) | 像素界定层、像素结构、显示面板及显示装置 | |
| US20200136081A1 (en) | Electrode exhaust structure, electrode, display panel and manufacturing method therefor, and display apparatus | |
| US11539020B2 (en) | Display substrate and preparation method thereof, and display apparatus | |
| US20210013274A1 (en) | Light emitting panel and display apparatus | |
| KR102100296B1 (ko) | 분할 마스크 조립체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |